JPH04246161A - 基板表面を酸化処理するための方法及び半導体の構造 - Google Patents

基板表面を酸化処理するための方法及び半導体の構造

Info

Publication number
JPH04246161A
JPH04246161A JP3205277A JP20527791A JPH04246161A JP H04246161 A JPH04246161 A JP H04246161A JP 3205277 A JP3205277 A JP 3205277A JP 20527791 A JP20527791 A JP 20527791A JP H04246161 A JPH04246161 A JP H04246161A
Authority
JP
Japan
Prior art keywords
substrate
oxide
ozone
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3205277A
Other languages
English (en)
Other versions
JPH07118522B2 (ja
Inventor
David M Dobuzinsky
デービッド・マーク・ドブズィンスキー
David L Harmon
デービッド・ロウラント・ハーモン
Srinandan R Kasi
スリナンダン・ラママーティ・カシ
Donald M Kenney
ドナルド・マクアルペイン・ケニー
Son Van Nguyen
ソン・ヴァン・グェン
Tue Nguyen
チュー・グェン
Pai-Hung Pan
パイ−ハ・パン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04246161A publication Critical patent/JPH04246161A/ja
Publication of JPH07118522B2 publication Critical patent/JPH07118522B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6319—Formation by plasma treatments, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Formation Of Insulating Films (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、導電性又は半導性の表
面を酸化するための方法及びその結果生ずる構造に関す
る。特に、本発明は、オゾン及び酸素の混合物によって
比較的低い温度においてプラズマ酸化することにより集
積回路を製造する際に用いられる基板又は中間構造体の
酸化に関する。
【０００２】
【従来の技術】過去においては、半導体要素に用いられ
る基板の酸化は、絶縁層を形成するための種々の技術を
用いて実行されてきた。このようにして形成された薄い
二酸化ケイ素の膜は、半導体産業において広範囲の用途
を有している。二酸化ケイ素の薄い膜は、ケイ素の熱酸
化、グロー放電蒸着として知られるプラズマ強化型の化
学蒸着、プラズマ陽極酸化及びプラズマ酸化により形成
されてきた。これらの方法の各々は種々の利点及び欠点
を有している。例えば、薄い二酸化ケイ素を熱酸化技術
により形成した場合には、より高品質の膜が得られ、特
にケイ素／酸化物界面における膜の特性が優れている。 しかしながら、一般には９００°Ｃを超える高い温度が
必要とされ、そのような温度は現在の用途に対しては高
すぎる。
【０００３】科学技術が進歩して超大規模集積回路（Ｖ
ＬＳＩ）から６４メガビット及び２５６メガビットのダ
イナミックラム（ＤＲＡＭ）等の超高密度の極超大規模
集積回路（ＵＬＳＩ）デバイスに移行しているので、望
ましくないドーパントの拡散を極力少なくするためまた
膜の応力を小さくするために低温度処理が必要となって
いる。
【０００４】従って、半導体処理工学においては、７０
０°Ｃよりも低い温度、場合によっては３００°Ｃより
も低い温度、で酸化を行うための種々の技術が提案され
てきた。
【０００５】米国特許第４，３２３，５８９号明細書に
は、プラズマ酸化を用いてシリコン基板上に酸化膜を成
長させる方法が開示されている。この米国特許第４，３
２３，５８９号明細書の方法においては、０．７−１０
ｍ３（標準状態）／分の流量の酸素を用いると共に比較
的高い高周波電力（１０００−７０００ワット）を用い
ている。高い高周波電力（一般には２００ワットを越す
）を用いるとより厚い酸化膜が生ずることは良く知られ
ている。しかしながら、一般にそのような酸化膜はＵＬ
ＳＩに適用するには品質が劣っている。上記米国特許第
４，３２３，５８９号明細書においては、１５分から８
時間の範囲の処理時間にわたって酸化を行わせて約２６
００Åの厚みを達成する高い酸化物成長速度を得ている
。上記米国特許第４，３２３，５８９号明細書の方法に
よれば、酸化はプラズマの反対側に面するウエーハの側
部上に生ずる。
【０００６】米国特許第４，５７６，８２９号明細書も
また低温酸化方法を開示している。この米国特許第４，
５７６，８２９号明細書においては、プラズマ酸化は磁
気的に増強されたグロー放電装置の中で行われる。シリ
コン基板の温度は、酸化の間に、３００°Ｃよりも低い
温度に維持される。
【０００７】オゾンを用いることにより酸化を促進する
技術も広範囲な種々の用途に対して確立されている。例
えば、表面上の炭素堆積物の除去を促進するための洗浄
技術として、オゾンを用いて比較的低い温度でプロセス
を実行する技術が十分に確立されている。米国特許第２
，４４３，３７３号明細書は、オゾンを用いて表面を洗
浄する無数の技術の代表例である。オゾンを含む蒸気で
泡立てられた塩酸を用いて半導体ウエーハを洗浄する技
術が特開昭５８−１００４３３号に開示されている。
【０００８】ウエーハ洗浄用の成分としてのオゾンの確
立された性質に加えて、オゾン富化された雰囲気を用い
て半導体デバイス上の膜の形成を促進させることが提案
されている。特公昭４３−０９２９３６号は、気相状態
のモノシランとオゾンとの反応を利用して二酸化ケイ素
を成長させることにより、半導体上に絶縁膜を形成する
技術を開示している。特開昭４８−００８４３４号は、
分解可能なシリコン化学蒸着ガス源の中のオゾンを基板
を収容する反応装置の中に導入することにより、基板上
に二酸化ケイ素の膜を蒸着させる技術を開示している。 その後この基板に紫外線（ＵＶ）を照射して低温度の処
理を行う。
【０００９】紫外線の照射はオゾン雰囲気におけるシリ
コン基板の酸化速度を増加させるが、この技術には欠点
が伴っている。例えば、中程度の紫外線の光度において
は、酸化雰囲気中では反応性の酸化化学種がかなり低い
定常状態にあるために、その速度増加はプラズマにより
増加される場合に比べてかなり小さいものとなる。その
結果、酸化速度はかなり低くなる。紫外線の光度を増加
させると、基板はかなりの程度まで加熱され、その結果
低温処理の利点を失うことになる。
【００１０】更に、紫外線による光照射を強くすると、
二酸化ケイ素層にはかなりの捕獲された電子／正孔の対
が生ずる。これにより、その後に高温の徐冷段階を行う
ことなしには、ＵＬＳＩのみならずＶＬＳＩの製造にも
適しないものとなる。半導体デバイスの形成において紫
外線照射を用いることにより生ずるより一般的な問題点
は、１２．７−２０．３ｃｍ（５−８インチ）の直径の
可干渉性でかつ均一な紫外線の光源ビームを得ることは
困難であることである。その結果、酸化された層の厚み
の均一性は、プラズマ酸化により得られるものに比較し
て劣る傾向がある。
【００１１】オゾンをモノシランと組み合せて用いるこ
とにより非常に低い温度で酸化膜を化学蒸着させる技術
が特開昭５７−１８６９５６号に開示されている。この
技術においては、酸素を、反応室に通す前に、イオン化
装置に通す。この技術によれば、例えば合成樹脂等の約
２００°Ｃで分解する基板の表面に酸化膜を形成するこ
とが可能である。
【００１２】東独特許第８１，９１６号明細書は、酸素
及びオゾンの混合物を用いてシリコン表面を酸化する方
法を開示している。しかしながら、オゾンの発生は、高
周波電気放電により高周波反応管自身の中で生ずる。こ
の方法は、オゾンが酸素高周波グロー放電において発生
する上記米国特許第４，３２３，５８９号明細書に開示
されるものと基本的に同一である。その結果、４００°
Ｃよりも低い温度の酸化のための放電において十分な反
応性のオゾンを維持するために、２００ワットを遥かに
超える高い高周波電力が必要となる。従って、この種類
の放電により成長された酸化膜は品質が劣っていてＵＬ
ＳＩの製造には適当ではない。上記東独特許第８１，９
１６号明細書の開示によれば、シリコン表面は約１００
°Ｃの温度まで加熱される。他の技術と同様に、オゾン
の酸化効果は紫外線照射により促進される。
【００１３】酸素及びオゾンを用いて絶縁膜を形成する
他の例が、英国特許第１，２７４，６９９号明細書に開
示されている。この英国特許明細書が開示するところに
よれば、１５０−３００°Ｃの範囲の反応温度でモノシ
ラン及びオゾンを気相状態で反応させることにより、二
酸化ケイ素の膜が成長する。
【００１４】半導体処理のためにプラズマ蒸着を用いる
ことが提案されているが、商業的な成功は限定されてい
る。その理由は、プラズマ処理のパラメータを制御する
ことが困難であること及び生ずる現象が複雑であること
が挙げられる。ＵＬＳＩ製造の初期の段階においては、
他の方法と競合するには膜の品質があまりにも低いと考
えられていた。同様に、プラズマ酸化処理は研究の対象
であって商業的な実用性を達成していなかった。
【００１５】半導体デバイスの製造におけるプラズマの
基本的な役割は、最終的には処理されている表面に蒸着
するかあるいはこの表面を酸化する化学的に活性な化学
種を発生させることである。一般に、半導体の用途に用
いられるプラズマは、ガス体を横断して高周波数の電場
を付与することにより発生される。プラズマ処理が開始
すると、電場からのエネルギは、幾つかの自由電子の運
動エネルギを介してほぼ全体的にガスに結合される。電
子は電場からエネルギを獲得し、弾性衝突の結果として
そのエネルギをかなりゆっくりと喪失する。これらの電
子は非弾性衝突してイオン化するようになるか、あるい
は気体分子を解離させて電子衝撃反応により二次電子を
発生させる。重要な要素は、電子の運動エネルギで熱エ
ネルギを置換することによって、過度の加熱及びその結
果生ずる基板の劣化を防止することである。このように
、プラズマ処理は低い温度で作動させることができる点
において魅力的である。シリコン上に材料を酸化させた
り蒸着させたりするための周知の種々のプラズマ技術の
最近の研究が、Ｓ．Ｖ．Ｎｇｕｙｅｎにより「プラズマ
の支援を受けて化学蒸着されるマイクロエレクトロニク
ス用の薄膜（Ｐｌａｓｍａ　　Ａｓｓｉｓｔｅｄ　　Ｃ
ｈｅｍｉｃａｌ　　Ｖａｐｏｒ　　Ｄｅｐｏｓｉｔｅｄ
　　Ｔｈｉｎ　　Ｆｉｌｍｓ　　ｆｏｒ　　Ｍｉｃｒｏ
ｅｌｅｃｔｒｏｎｉｃ　　Ａｐｐｌｉｃａｔｉｏｎｓ）
」と題して、「ジャーナル・オブ・バキューム・サイエ
ンス＆テクノロジ（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．）」の１９８６年９月／１０月号Ｂ．４．（５）の
１１５９乃至１１６７頁に、またＫｌａｕｓ．Ｋ．Ｓｃ
ｈｕｅｇｒａｆ編集の「薄膜蒸着プロセス及び技術ハン
ドブック（Ｈａｎｄｂｏｏｋ　　ｏｆ　　Ｔｈｉｎ−Ｆ
ｉｌｍ　　Ｄｅｐｏｓｉｔｉｏｎ　　Ｐｒｏｃｅｓｓｅ
ｓ　　ａｎｄ　　Ｔｅｃｈｎｉｑｕｅｓ）の１９８８年
発行の最新版の１１２乃至１４６頁及び３９５乃至４０
８頁にそれぞれ記載されている。また遠隔プラズマ増強
される化学蒸着（ＲＰＥＣＶＤ）を用いた二酸化ケイ素
膜の蒸着におけるプラズマの使用に関する文献の他の報
告、すなわち、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．
Ａ．（３），Ｍａｙ／Ｊｕｎ（１９８５）８６７乃至８
７２頁のＰＰＤ　　Ｒｉｃｈａｒｄ他の「（Ｒｎ，Ｖａ
）Ａｓ電界効果トランジスタデバイスにおけるゲート絶
縁体用の窒化ケイ素及び酸化ケイ素の遠隔プラズマ増強
された化学蒸着堆積」；Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ
ｎｏｌ．Ａ４（３），Ｍａｙ／Ｊｕｎｅ（１９８６）６
８１乃至６８８頁のＬｕｃｏｖｓｋｙ他による「遠隔プ
ラズマ増強された化学蒸着による二酸化ケイ素及び窒化
ケイ素の堆積」；及び、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ
ｎｏｌ．Ａ４（３），Ｍａｙ／Ｊｕｎｅ（１９８６）４
８０乃至４８５頁のＴｓｕ他による「遠隔プラズマ増強
された化学蒸着により成長した窒化ケイ素及びシリコン
ジアミド」を参照されたい。
【００１６】酸化物を生成する際の処理温度を下げる能
力は重要であり、その理由は、これによりドーパントの
拡散が極力少なくなると共に膜の応力が減少するからで
ある。これら２つのファクタは潜在的により薄い酸化物
を形成する。プラズマ蒸着は、ＵＬＳＩデバイス用の介
在金属誘電体に適する酸化膜を堆積させるために用いら
れているが、現在のところプラズマ酸化及びプラズマ蒸
着の両方共に、その理論的な有益性にもかかわらず、Ｕ
ＬＳＩデバイス用の高品質の薄いゲート酸化物、ノード
（節）誘電体あるいは側壁スペーサの製造に実際上有効
であることが証明されていない。
【００１７】
【発明が解決しようとする課題】上記従来技術の欠点に
鑑み、本発明は、単一の結晶シリコン上に高品質の薄い
ゲート酸化物を成長させる改善された方法を提供するこ
とを目的とする。
【００１８】本発明の他の目的は、ＵＬＳＩデバイス用
の良好なブレークダウン電圧を有する非常に薄いゲート
酸化物及び／又は共に堆積される酸化物／窒化物／酸化
物を成長させる方法を提供することである。
【００１９】本発明の更に別の目的は、オゾンの洗浄力
を利用して、単一の結晶シリコン基板上に薄いゲート酸
化物を成長させる方法を提供することである。
【００２０】本発明の更に他の目的は、低温処理を利用
して非常に薄い側壁スペーサを形成することである。
【００２１】本発明のまた更に別の目的は、オゾンプラ
ズマ処理を利用して低温で成長させた１００Åよりも小
さな幅（厚み）を有する薄いゲート酸化物を提供するこ
とである。
【００２２】
【課題を解決するための手段】本発明の上記及び他の目
的は、酸素と、高周波プラズマ酸化反応装置とは別個の
オゾン発生器から発生するオゾンとの混合物を利用する
処理装置を用いることにより達成される。このようにオ
ゾン発生器を高周波反応装置から分離することは極めて
重要であり、その理由は、均一性に欠けまた劣悪な薄い
酸化膜を生ずる高い高周波電力（酸化反応装置における
）の必要性を排除するからである。オゾン／酸素の量は
発生器により制御される。ウエーハを処理室に定置し、
この処理室あるいはウエーハの温度を調節する。高周波
電力を用いることができるが、その使用は任意である。 低い高周波電力（＜２００ｗ〜１ｗ／ｃｍ２）を用いて
酸化物の成長速度を向上させると共に膜の品質及び厚み
の不均一性を改善することが望ましい。高周波電力の使
用はまたオゾンを再励起あるいは再分布させる。処理の
間に、オゾンは最初にウエーハ上の総ての有機汚染物を
除去する。次いでウエーハを処理室の中へ装填した後に
、この処理室を低い圧力まで減圧して汚染物を除去する
。紫外線処理を用いる場合には、ランプを点灯させて洗
浄を促進する。次に温度を低温処理に望ましいレベルま
で上昇させ、所望の処理時間にわたって酸素／オゾン混
合物を処理室の中へ流入させる。低温酸化の際に高周波
電力を用いる場合には、この処理時間の間は高周波電力
を供給する。
【００２３】プラズマ処理が完了すると、次の段階とし
て急速な熱処理を行う。流量を調節し、温度を上昇させ
るがその温度は７００乃至８００°Ｃよりも低く維持す
る。次にオゾンの存在下で急速な熱酸化技術を用いてウ
エーハを処理するが、その温度は以前に用いた温度より
も実質的に低い温度とする。必要に応じて急速な熱処理
に代えてオゾン処理を用いることにより、本発明はスペ
ーサ及びゲート酸化物等の非常に薄い構造体を形成する
。
【００２４】以下に図面及び好ましい実施例の説明を参
照して本発明を詳細に説明する。
【００２５】
【実施例】本発明はより小さな半導体デバイスを得るた
めのものである。デバイスの寸法が減少すると、デバイ
スを処理するために用いられるスペーサ及び、酸化物又
は酸化物／窒化物／酸化物誘電体等の高品質で薄い誘電
体を形成することが必要となる。２５６メガビットある
いはそれよりも大きなビット数を有するデバイスを特徴
とするＵＬＳＩ集積回路ダイナミックラム（ＤＲＡＭ）
技術においては、厚みが７０Åよりも小さく良好な予想
し得るブレークダウン電圧を有するゲート酸化物を提供
する必要がある。従来技術においては、初期の急速な成
長速度のために、徐冷により通常の炉の中でそのような
薄いゲート酸化物を制御して成長させることができない
。更に、「従来の技術」の項で説明したように、酸化処
理する前のシリコンウエーハの洗浄操作は、その後の酸
化物の成長の動力学及び品質にかなりの影響を与える。
【００２６】本発明は、シリコンウエーハの洗浄に対し
てだけではなく、ゲート酸化物を成長させる目的におい
ても、オゾン及び紫外線／オゾンを利用する。室温での
洗浄においては、オゾンが１０Å程度の非常に薄い酸化
物を残すことが知られている。しかしながら、そのよう
な酸化物は自らの限界を有しており、基本的にはシリコ
ンウエーハを不活性化するために用いられる。ある状況
においては、この膜を剥離してｎ又はｐドープされたポ
リシリコン上に薄い側壁酸化物スペーサを成長させる必
要がある。
【００２７】図１を参照すると、本発明のための処理装
置が示されている。この装置はＡＭＥ５０００単一ウエ
ーハ装置を備えることができる。処理室１０のガス入口
１２は、この処理室とは別個のオゾン発生器から酸素及
びオゾンの混合物を受け入れる。混合物の中のオゾンの
量はオゾン発生器において調節される。加熱エレメント
１４を用いて処理室の温度を上昇させる。また、サスセ
プタ（支持体）１６を加熱してウエーハ自身が直接温度
制御されるようにすることもできる。加熱エレメント１
４は、低温処理あるいは急速熱酸化を行うための炉に通
常用いられるものとすることができる。高周波粉末電極
２０を用いることができる。この電極を用いると、オゾ
ンを再励起及び再分布させ易い。これにより、特に低い
温度（４００°Ｃよりも低い）温度で酸化物の成長速度
を増加させる。オゾンが存在することにより、酸化物成
長プロセスの初期の段階において、最初に有機物の汚染
物質を除去する傾向がある。上述のように、オゾンの存
在下での成長は自己制限的である。紫外線ランプを用い
て、酸化処理の前にシリコンウエーハの洗浄を更に促進
させることができる。紫外線ランプは酸化処理の間にウ
エーハを洗浄するためにも用いることができる。
【００２８】作用を説明すると、ウエーハ１８を処理室
の中に装填した後に、処理室をポンプで低い圧力まで減
圧して汚染物質を除去する。この減圧は、入口を閉じて
出口２２を図示しない真空源に接続することにより行う
ことができる。次に、紫外線ランプ２４を点灯して洗浄
を促進させる。ヒータ１４を用いて低温処理に望ましい
レベルまで温度を上昇させる。酸素／オゾン混合物を入
口を介して処理室の中へ所望の処理時間だけ流入させる
。この処理時間の間に高周波電力を供給して該処理室の
中でオゾンの再励起及び再分布を行わせることができる
。
【００２９】次に図２及び図３を参照すると、本発明に
よる酸化物成長の結果が示されている。図２において、
５５Åの酸化物を成長させて、温度、高周波電力、露呈
時間及び酸素／オゾン混合物の関数として制御した。そ
の結果を図２に示す。酸化物はウエーハの約３乃至１０
％（３σ）の均一な厚みを有している。この変動は、酸
素／オゾンガス混合物を基板上に均一に分布させるシャ
ワーヘッドをもたない装置を使用した結果により生じた
ものである。シャワーヘッドを用いることによりより均
一な分布を得ることができることは当業者には明らかで
あろう。図３に示すように、ブレークダウン場は約１２
ＭＶ／ｃｍである。図３に示すブレークダウン分布は非
常に良好である。ブレークダウン電圧は、電流が１μＡ
に到達する場合の電圧として決定される。この電圧は図
に実線及び破線で示すように２つの勾配（ランプ）を有
している。実線で示す第２の勾配の高いブレークダウン
場は、実際のブレークダウン場がより高いことを示して
いる。
【００３０】図４Ａ及び図４Ｂを参照すると、詳細な処
理段階が示されている。図４Ａ及び図４Ｂが半導体デバ
イス処理におけるスペーサ形成の中間的な段階を示して
いることは当業者には理解されよう。
【００３１】シリコン基板３０にはゲート酸化物３２が
形成されている。サブミクロン級のポリシリコン層３４
はその上に蒸着された誘電体マスク３６を有している。 誘電体マスク３６は窒化物あるいは酸化物の層とするこ
とができる。ポリシリコン３４はｎ型あるいはｐ型にド
ープすることができる。図４Ａは、本発明の技術を用い
て処理する前の通常の構造体を示している。
【００３２】本発明によれば、図１、図２及び図３に示
す処理条件を用いることによって、側壁スペーサ３８及
び酸化物／窒化物／酸化物（ＯＮＯ）誘電体コンデンサ
を形成するためのプラズマ酸化処理を実行することがで
きる。オゾン・プラズマ酸化処理により薄い酸化物を成
長させるための代表的な条件は以下の通りである。
【００３３】ガス：　　Ｏ３（１００−３０００ｍ３−
標準状態）Ｏ２（５０−５００ｍ３−標準状態）高周波
電力：　　１００−６００ワット圧力：　　５−１０ト
ル 装置セット：　　ＡＭＥ５０００ 厚み：　　３０−３００Å（１−５分の酸化処理で）温
度：　　２００−４４０°Ｃ（３５０−４００°Ｃが好
ましい） 図５Ａ及び図５Ｂは、平坦な表面及び深溝構造体に酸化
物／窒化物／酸化物（ＯＮＯ）誘電体コンデンサを形成
するための段階を示している。基板は、Ｓｉ、ＧａＡｓ
又はＳｉＧｅとすることができる。酸化物層３９は、本
発明に従ってオゾン酸化処理により成長させる。
【００３４】ＯＮＯコンデンサの場合には、薄い酸化物
層３９を形成した後に、窒化ケイ素４０の化学蒸着法Ｃ
ＶＤによる追加の堆積及びオゾン・プラズマ中の同様の
再酸化段階を行って酸化物４１を形成する必要がある。 これらの技術を用いると、低温処理が行われ、これによ
りドーパントのイントラフージョンを低減すると共に膜
の応力を極力小さくする。図５Ｂに示すように、薄い窒
化ケイ素層４０がＣＶＤ処理により堆積される。酸化物
層４１は、窒化ケイ素層４０をオゾンで再酸化すること
により成長する。
【００３５】図６において、図５Ａ及び図５Ｂと同様の
段階が予め画成した深溝構造体に実行される。マスキン
グ及びエッチングにより溝を形成することは当業界にお
いて周知である。基板３０に溝を形成した後に、本発明
の処理を開始する。図６は電荷貯蔵又は分離のための構
造を示している。
【００３６】実際のサンプルは、ポリシリコンの側壁食
刻プロファイルとは独立した側壁スペーサに対して高度
な共形の側壁被覆を示す。重要なことは、オゾン・プラ
ズマがより大きな酸化速度とより良好な均一性を与える
ことである。これにより、オゾン・プラズマ酸化条件に
おいては、特に５０Åに満たない薄膜に対して、より安
定なかつ制御可能な膜の厚みを得ることができる。ＯＮ
Ｏコンデンサの場合には、オゾン・プラズマ酸化により
、従来技術においては一般に９５０−１０００°Ｃであ
った処理温度を十分に低下させることができる。
【００３７】シリコン基板に用いる場合を説明したが、
本発明はまた、ＳｉＧｅｘ合金、ＧａＡｓ及び他の材料
に用いることができる。
【００３８】また、本発明を急速熱酸化処理と組み合わ
せて処理時間をより短くすることができる。熱酸化は、
一般に、乾燥した又は湿った酸素雰囲気中で、１０００
°Ｃ程度の十分に高い温度において１０乃至１００分の
比較的長い時間にわたって実行される。急速な熱酸化は
処理時間を１分以下にまで十分に短縮するが、依然とし
て高い温度を必要とする。
【００３９】オゾン技術を用い、またこの技術を急速な
熱酸化処理と組み合わせることにより、低い温度でより
厚い酸化物を成長させることができる。特に、酸化ガス
を酸素／オゾン混合物で置き換えることにより、酸化温
度を低下させることができると共に、急速な熱酸化の間
の自己洗浄を行わせることができる。初期のプラズマ・
オゾン酸化処理段階の後に、温度を所望のレベルまで上
昇させて急速な熱酸化を行う。温度は７００°Ｃ程度で
あるが、この値は従来行われている温度に比較してかな
り低い。代表的な条件は以下の通りである。
【００４０】ガス：　　Ｏ３（１５００−１０００ｍ３
−標準状態）、Ｏ２（９００−２００００ｍ３ー標準状
態）圧力：　　５−７６０トル 装置セット：　　ＡＭＥ５０００、５５００又は単一ウ
エーハ急速サーマルリアクタ 厚み：　　２０−１００Å（３−１２０秒）高周波電圧
：　　２００Ｗよりも低い（１Ｗ／ｃｍ２よりも小さい
） 温度：　　５００−１１００°Ｃ 本発明の範囲から逸脱することなく、本発明を変更する
ことができることは明らかであろう。
【図面の簡単な説明】
【図１】本発明に従って使用される処理室の概略図であ
って、オゾン／酸素発生器が処理酸化物室とは分離され
ている状態を示している。
【図２】オゾン流通時間の関数として酸化物の厚みを示
すグラフである。
【図３】本発明に従って成長させた５５Å厚みの酸化物
サンプルのブレークダウン電位を示すグラフである。
【図４】図４Ａは、本発明に従って薄い側壁スペーサを
成長させる第１の段階を示す。 図４Ｂは、本発明に従ってプラズマ酸化処理を用いて酸
化物スペーサを形成する第２の段階を示す。
【図５】図５Ａは、本発明による酸化物／窒化物／酸化
物が複合されたコンデンサ誘電体の第１の段階を示す。 図５Ｂは、ＣＶＤ処理により窒化ケイ素を蒸着し、次に
該窒化物層をオゾンプラズマ酸化により再び酸化して酸
化物、窒化物／酸化物コンデンサを形成する状態を示す
。
【図６】極超大規模集積回路の製造において電荷を蓄え
分離を付与するために用いられる深溝構造に対して行わ
れる図５Ａ及び図５Ｂと同様のプロセスの段階を示す。
【符号の説明】
１０　　処理室　　　　　　　　　　　　　　　　　　
　　　　２４　　紫外線ランプ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】　　基板の表面を酸化するための方法であ
    って、前記基板を室の中に定置する段階と、該室を４４
    ０°Ｃを超えない温度まで加熱する段階と、前記室の外
    部で発生する酸素及びオゾンの混合物から成るプラズマ
    を前記室に供給する段階と、前記混合物の存在下で前記
    表面を酸化して酸化物層を成長させる段階とから成る方
    法。
  2. 【請求項２】　　請求項１の方法において、前記室を加
    熱する前に前記基板上に紫外線光を付与して前記基板を
    清浄にする段階を更に含むことを特徴とする方法。
  3. 【請求項３】　　請求項１の方法において、前記室の中
    に高周波エネルギを付与して前記室の中のオゾンを再励
    起及び再分布させ、これにより酸化物の厚みを均一にす
    る段階を更に含むことを特徴とする方法。
  4. 【請求項４】　　請求項３の方法において、前記高周波
    電力が１００乃至６００ワットの範囲にあることを特徴
    とする方法。
  5. 【請求項５】　　請求項１の方法において、前記基板が
    シリコンであることを特徴とする方法。
  6. 【請求項６】　　請求項１の方法において、前記基板が
    ＧａＡｓであることを特徴とする方法。
  7. 【請求項７】　　請求項１の方法において、前記基板が
    ＳｉＧｅｘの合金であることを特徴とする方法。
  8. 【請求項８】　　請求項１の方法において、前記混合物
    が、約１−１０対１の容積比のオゾン及び酸素から成る
    ことを特徴とする方法。
  9. 【請求項９】　　請求項１の方法において、前記室の中
    の温度を上昇させる段階と、前記基板を酸素−オゾンプ
    ラズマ雰囲気で急速熱酸化させて前記表面を更に酸化さ
    せる段階とを更に含むことを特徴とする方法。
  10. 【請求項１０】　　請求項９の方法において、前記急速
    熱酸化のための前記温度が８００°Ｃよりも低いことを
    特徴とする方法。
  11. 【請求項１１】　　請求項１の方法において、前記温度
    が３５０乃至４００°Ｃの範囲にあることを特徴とする
    方法。
  12. 【請求項１２】　　半導体構造であって、基板と、該基
    板上の酸化物層と、該酸化物層上のマスクされかつドー
    プされたポリシリコン層と、酸素−オゾンプラズマ酸化
    により形成されると共に前記酸化物層及び前記ポリシリ
    コン層のマスクされていない部分の上方に延在する薄い
    酸化されたスペーサとを備えて成る半導体構造。
  13. 【請求項１３】　　請求項１２の半導体構造において、
    前記薄い酸化物スペーサが３０乃至３００Åの範囲の厚
    みを有することを特徴とする半導体構造。
  14. 【請求項１４】　　請求項１２の半導体構造において、
    前記ドープされたポリシリコン層が窒化物のマスクを有
    することを特徴とする半導体構造。
  15. 【請求項１５】　　半導体コンデンサ構造であって、基
    板と、オゾンプラズマ酸化により前記基板上に成長した
    酸化物層と、該酸化物層の頂部に化学蒸着により形成さ
    れた窒化物層と、該窒化物層の頂部に酸化により形成さ
    れた酸化物層とを備えて成る半導体コンデンサ構造。
  16. 【請求項１６】　　請求項１５の半導体コンデンサ構造
    であって、酸化物／窒化物／酸化物の複合された厚みが
    ２０乃至１５０Åの範囲にあることを特徴とする半導体
    コンデンサ構造。
  17. 【請求項１７】　　半導体コンデンサ構造であって、基
    板に形成された溝と、オゾンプラズマ酸化により溝を有
    する前記基板上で成長した酸化物層と、前記酸化物層の
    頂部に化学蒸着により形成された窒化ケイ素層　　と、
    該窒化物層の頂部に設けられる薄い酸化物層とを備えて
    成る半導体コンデンサ構造。
  18. 【請求項１８】　　請求項１７の半導体コンデンサ構造
    において、酸化物／窒化物／酸化物の複合された厚みが
    ２０乃至１５０Åの範囲にあることを特徴とする半導体
    コンデンサ構造。
  19. 【請求項１９】　　半導体構造であって、基板と、ゲー
    ト酸化物とを備え、該ゲート酸化物が、酸素−オゾンプ
    ラズマ酸化により前記基板上に堆積した７０Åよりも薄
    い厚みを有することを特徴とする半導体構造。
JP3205277A 1990-10-24 1991-08-15 基板表面を酸化処理するための方法及び半導体の構造 Expired - Lifetime JPH07118522B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US602993 1984-04-23
US60299390A 1990-10-24 1990-10-24

Publications (2)

Publication Number Publication Date
JPH04246161A true JPH04246161A (ja) 1992-09-02
JPH07118522B2 JPH07118522B2 (ja) 1995-12-18

Family

ID=24413623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3205277A Expired - Lifetime JPH07118522B2 (ja) 1990-10-24 1991-08-15 基板表面を酸化処理するための方法及び半導体の構造

Country Status (3)

Country Link
US (2) US5330935A (ja)
JP (1) JPH07118522B2 (ja)
CA (1) CA2051566A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251071A (ja) * 2006-03-20 2007-09-27 Iwatani Internatl Corp 酸化薄膜の作成方法
WO2008041599A1 (en) * 2006-09-29 2008-04-10 Tokyo Electron Limited Plasma oxidizing method, storage medium, and plasma processing apparatus
JP2009188143A (ja) * 2008-02-06 2009-08-20 Hitachi Kokusai Electric Inc 基板処理装置
JP2010010283A (ja) * 2008-06-25 2010-01-14 Iwatani Internatl Corp オゾンガス利用表面処理方法とその装置
WO2011114961A1 (ja) * 2010-03-19 2011-09-22 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及びプラズマ酸化処理装置

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913149A (en) * 1992-12-31 1999-06-15 Micron Technology, Inc. Method for fabricating stacked layer silicon nitride for low leakage and high capacitance
US5716862A (en) * 1993-05-26 1998-02-10 Micron Technology, Inc. High performance PMOSFET using split-polysilicon CMOS process incorporating advanced stacked capacitior cells for fabricating multi-megabit DRAMS
JPH0786271A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd シリコン酸化膜の作製方法
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
US5672539A (en) * 1994-01-14 1997-09-30 Micron Technology, Inc. Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering
TW236710B (ja) * 1994-04-08 1994-12-21
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
AU3859995A (en) * 1994-09-28 1996-04-19 Midwest Research Institute Application of optical processing for growth of silicon dioxide
US5946588A (en) * 1994-12-07 1999-08-31 Micron Technology, Inc. Low temperature sub-atmospheric ozone oxidation process for making thin gate oxides
KR0163526B1 (ko) * 1995-05-17 1999-02-01 김광호 자외선/오존을 조사하여 접속패드에 보호막을 형성하는 단계를 포함하는 반도체소자 제조방법
US5739049A (en) * 1995-08-21 1998-04-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
US5646074A (en) * 1995-12-15 1997-07-08 Mosel Vitelic, Inc. Method of forming gate oxide for field effect transistor
US5756154A (en) * 1996-01-05 1998-05-26 Motorola, Inc. Masking methods during semiconductor device fabrication
US5872052A (en) 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
US5937310A (en) * 1996-04-29 1999-08-10 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
JPH1027792A (ja) * 1996-07-11 1998-01-27 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
US5882993A (en) 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
US6126744A (en) * 1996-11-18 2000-10-03 Asm America, Inc. Method and system for adjusting semiconductor processing equipment
US5851888A (en) * 1997-01-15 1998-12-22 Advanced Micro Devices, Inc. Controlled oxide growth and highly selective etchback technique for forming ultra-thin oxide
US5877057A (en) * 1997-01-17 1999-03-02 Advanced Micro Devices, Inc. Method of forming ultra-thin oxides with low temperature oxidation
US5872376A (en) * 1997-03-06 1999-02-16 Advanced Micro Devices, Inc. Oxide formation technique using thin film silicon deposition
US6187412B1 (en) 1997-06-27 2001-02-13 International Business Machines Corporation Silicon article having columns and method of making
US7030038B1 (en) 1997-07-31 2006-04-18 Texas Instruments Incorporated Low temperature method for forming a thin, uniform oxide
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5962914A (en) * 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US6063680A (en) * 1998-02-19 2000-05-16 Texas Instruments - Acer Incorporated MOSFETS with a recessed self-aligned silicide contact and an extended source/drain junction
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
US6531364B1 (en) 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6319759B1 (en) * 1998-08-10 2001-11-20 International Business Machines Corporation Method for making oxide
US6511921B1 (en) * 1999-01-12 2003-01-28 Sumco Phoenix Corporation Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
US6376387B2 (en) 1999-07-09 2002-04-23 Applied Materials, Inc. Method of sealing an epitaxial silicon layer on a substrate
FR2801905B1 (fr) * 1999-12-03 2002-02-01 Air Liquide Procede et installation de traitement de surface selectif
AU2178901A (en) * 1999-12-01 2001-06-12 L'air Liquide, Societe Anonyme A Directoire Et Conseil De Surveillance Pour L'etude Et L'exploitation Des Procedes Georges Claude Method and installation for selective surface treatment
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6358867B1 (en) * 2000-06-16 2002-03-19 Infineon Technologies Ag Orientation independent oxidation of silicon
WO2002075801A2 (en) * 2000-11-07 2002-09-26 Tokyo Electron Limited Method of fabricating oxides with low defect densities
JP2002151729A (ja) * 2000-11-13 2002-05-24 Sony Corp 半導体装置及びその製造方法
CN100372076C (zh) * 2000-12-05 2008-02-27 东京毅力科创株式会社 被处理体的处理方法及处理装置
US6436194B1 (en) 2001-02-16 2002-08-20 Applied Materials, Inc. Method and a system for sealing an epitaxial silicon layer on a substrate
JP4914536B2 (ja) * 2001-02-28 2012-04-11 東京エレクトロン株式会社 酸化膜形成方法
US6716734B2 (en) 2001-09-28 2004-04-06 Infineon Technologies Ag Low temperature sidewall oxidation of W/WN/poly-gatestack
JP2003188371A (ja) * 2001-12-17 2003-07-04 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US7365403B1 (en) * 2002-02-13 2008-04-29 Cypress Semiconductor Corp. Semiconductor topography including a thin oxide-nitride stack and method for making the same
GB0211354D0 (en) * 2002-05-17 2002-06-26 Surface Innovations Ltd Atomisation of a precursor into an excitation medium for coating a remote substrate
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
US6794706B2 (en) * 2002-07-22 2004-09-21 International Business Machines Corporation Applications of space-charge-limited conduction induced current increase in nitride-oxide dielectric capacitors: voltage regulator for power supply system and others
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
US6667197B1 (en) 2002-12-06 2003-12-23 International Business Machines Corporation Method for differential oxidation rate reduction for n-type and p-type materials
US6764883B1 (en) * 2003-01-07 2004-07-20 International Business Machines Corp. Amorphous and polycrystalline silicon nanolaminate
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
US6967130B2 (en) * 2003-06-20 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming dual gate insulator layers for CMOS applications
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
JP4647499B2 (ja) * 2003-12-18 2011-03-09 東京エレクトロン株式会社 成膜方法およびコンピュータ可読記録媒体
JP4477422B2 (ja) * 2004-06-07 2010-06-09 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
KR100536043B1 (ko) * 2004-06-25 2005-12-12 삼성전자주식회사 적층형 반도체 장치 및 그 제조 방법
KR100583609B1 (ko) * 2004-07-05 2006-05-26 삼성전자주식회사 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법
DE102004054818B4 (de) * 2004-11-12 2009-02-26 Qimonda Ag Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen
US7534854B1 (en) * 2005-03-29 2009-05-19 Ut-Battelle, Llc Apparatus and method for oxidation and stabilization of polymeric materials
US7649078B1 (en) 2005-03-29 2010-01-19 Ut-Battelle, Llc Apparatus and method for stabilization or oxidation of polymeric materials
US7972441B2 (en) * 2005-04-05 2011-07-05 Applied Materials, Inc. Thermal oxidation of silicon using ozone
US20070012661A1 (en) * 2005-07-13 2007-01-18 Vasilyeva Irina V Silicon nitride passivation layers having oxidized interface
US20080246099A1 (en) * 2007-04-09 2008-10-09 Ajith Varghese Low temperature poly oxide processes for high-k/metal gate flow
US7767579B2 (en) * 2007-12-12 2010-08-03 International Business Machines Corporation Protection of SiGe during etch and clean operations
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US20090311877A1 (en) * 2008-06-14 2009-12-17 Applied Materials, Inc. Post oxidation annealing of low temperature thermal or plasma based oxidation
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US9190495B2 (en) * 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
US8691649B2 (en) * 2008-09-22 2014-04-08 Samsung Electronics Co., Ltd. Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) * 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US20110105045A1 (en) * 2009-04-09 2011-05-05 Koichiro Tanaka Radio transmission method, radio transmission system, radio receiver and radio transmitter
US9431237B2 (en) * 2009-04-20 2016-08-30 Applied Materials, Inc. Post treatment methods for oxide layers on semiconductor devices
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
US8492292B2 (en) * 2009-06-29 2013-07-23 Applied Materials, Inc. Methods of forming oxide layers on substrates
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8183126B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Patterning embedded control lines for vertically stacked semiconductor elements
WO2011032854A2 (en) * 2009-09-18 2011-03-24 Oerlikon Solar Ag, Truebbach A method for manufacturing a photovoltaic device
US8859393B2 (en) * 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8617952B2 (en) 2010-09-28 2013-12-31 Seagate Technology Llc Vertical transistor with hardening implatation
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US20120326230A1 (en) * 2011-06-22 2012-12-27 International Business Machines Corporation Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature
JP6254098B2 (ja) 2012-02-13 2017-12-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板の選択性酸化のための方法および装置
US10622454B2 (en) 2016-06-30 2020-04-14 International Business Machines Corporation Formation of a semiconductor device with RIE-free spacers
US10332986B2 (en) 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
US11495437B2 (en) 2019-05-21 2022-11-08 Beijing E-Town Semiconductor Technology, Co., Ltd Surface pretreatment process to improve quality of oxide films produced by remote plasma
CN111554566A (zh) * 2020-05-08 2020-08-18 四川广瑞半导体有限公司 一种外延硅片的预处理方法
CN113206002B (zh) * 2021-03-13 2024-01-12 普乐新能源科技(泰兴)有限公司 一种用于制备高均匀性的超薄氧化层的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5125967A (ja) * 1974-08-28 1976-03-03 Sony Corp Kagobutsuhandotaiheno zetsuenseisankamaku no keiseiho
JPS5968818A (ja) * 1982-10-12 1984-04-18 Tdk Corp 磁気記録媒体
JPS5975636A (ja) * 1982-10-25 1984-04-28 Seiko Epson Corp 酸化膜の形成法
JPS603128A (ja) * 1983-06-21 1985-01-09 Fuji Electric Corp Res & Dev Ltd プラズマ酸化装置
JPS6082655A (ja) * 1983-10-08 1985-05-10 Konishiroku Photo Ind Co Ltd 酸化物層の形成方法及びその装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4341592A (en) * 1975-08-04 1982-07-27 Texas Instruments Incorporated Method for removing photoresist layer from substrate by ozone treatment
US4268711A (en) * 1979-04-26 1981-05-19 Optical Coating Laboratory, Inc. Method and apparatus for forming films from vapors using a contained plasma source
US4414040A (en) * 1981-08-20 1983-11-08 Santa Barbara Reserarch Center Passivation of mercury cadmium telluride semiconductor surfaces by ozone oxidation
JPS5975629A (ja) * 1982-10-25 1984-04-28 Seiko Epson Corp 半導体装置の製造方法
US4649625A (en) * 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US4786609A (en) * 1987-10-05 1988-11-22 North American Philips Corporation, Signetics Division Method of fabricating field-effect transistor utilizing improved gate sidewall spacers
US4916091A (en) * 1987-11-05 1990-04-10 Texas Instruments Incorporated Plasma and plasma UV deposition of SiO2
JPH01134932A (ja) * 1987-11-19 1989-05-26 Oki Electric Ind Co Ltd 基板清浄化方法及び基板清浄化装置
JPH01235285A (ja) * 1988-03-15 1989-09-20 Fujitsu Ltd 超伝導体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5125967A (ja) * 1974-08-28 1976-03-03 Sony Corp Kagobutsuhandotaiheno zetsuenseisankamaku no keiseiho
JPS5968818A (ja) * 1982-10-12 1984-04-18 Tdk Corp 磁気記録媒体
JPS5975636A (ja) * 1982-10-25 1984-04-28 Seiko Epson Corp 酸化膜の形成法
JPS603128A (ja) * 1983-06-21 1985-01-09 Fuji Electric Corp Res & Dev Ltd プラズマ酸化装置
JPS6082655A (ja) * 1983-10-08 1985-05-10 Konishiroku Photo Ind Co Ltd 酸化物層の形成方法及びその装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251071A (ja) * 2006-03-20 2007-09-27 Iwatani Internatl Corp 酸化薄膜の作成方法
WO2008041599A1 (en) * 2006-09-29 2008-04-10 Tokyo Electron Limited Plasma oxidizing method, storage medium, and plasma processing apparatus
US8043979B2 (en) 2006-09-29 2011-10-25 Tokyo Electron Limited Plasma oxidizing method, storage medium, and plasma processing apparatus
JP2009188143A (ja) * 2008-02-06 2009-08-20 Hitachi Kokusai Electric Inc 基板処理装置
JP2010010283A (ja) * 2008-06-25 2010-01-14 Iwatani Internatl Corp オゾンガス利用表面処理方法とその装置
WO2011114961A1 (ja) * 2010-03-19 2011-09-22 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及びプラズマ酸化処理装置
JP2011199003A (ja) * 2010-03-19 2011-10-06 Tokyo Electron Ltd シリコン酸化膜の形成方法、及びプラズマ処理装置
CN102714158A (zh) * 2010-03-19 2012-10-03 东京毅力科创株式会社 硅氧化膜的形成方法和等离子体氧化处理装置

Also Published As

Publication number Publication date
US5330935A (en) 1994-07-19
CA2051566A1 (en) 1992-04-25
JPH07118522B2 (ja) 1995-12-18
US5412246A (en) 1995-05-02

Similar Documents

Publication Publication Date Title
US5412246A (en) Low temperature plasma oxidation process
US4298629A (en) Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation
US9054048B2 (en) NH3 containing plasma nitridation of a layer on a substrate
US10600641B2 (en) Silicon germanium selective oxidation process
TWI553734B (zh) 用於半導體元件之低溫氧化的方法
US8481433B2 (en) Methods and apparatus for forming nitrogen-containing layers
US8492292B2 (en) Methods of forming oxide layers on substrates
JP5072837B2 (ja) プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法
TWI557799B (zh) 用於半導體裝置之氧化的方法
KR100645306B1 (ko) 기판 처리 방법
US5789312A (en) Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
US20070218687A1 (en) Process for producing materials for electronic device
US8043981B2 (en) Dual frequency low temperature oxidation of a semiconductor device
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
US20110189860A1 (en) Methods for nitridation and oxidation
US20050255711A1 (en) Method for forming underlying insulation film
WO2003056622A1 (fr) Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs
KR100464424B1 (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
JP2005252031A (ja) プラズマ窒化方法
KR20020012163A (ko) 낮은 버퍼 옥사이드를 가진 높은 유전율 유전체 적층형성을 위한 방법
JPS5913335A (ja) 窒化膜形成方法
JPS5986228A (ja) 窒化膜生成方法
JPS625641A (ja) 低温プラズマ窒化方法及びその際に形成される窒化膜の適用