JPH042479Y2 - - Google Patents

Description

【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案はリレーを用いた確認付記憶回路に係
り、特に外部からホールド信号またはシングルシ
ヨツト信号のいずれが入つても確認（リセツト）
スイツチが押されるまで記憶する確認付記憶回路
に関するものである。

＜従来技術＞ 従来の確認付記憶回路の１実施例について第１
図および第２図を用いて説明する。

第１図はシングルシヨツト信号を作るシングル
シヨツト回路図である。この回路により外部信号
としてホールド信号が与えられたときにシングル
シヨツト信号を作る。第２図は従来の確認スイツ
チ付記憶回路の実施例を示す回路図である。ホー
ルド信号の場合は第１図の回路にホールド信号を
入力してシングルシヨツト信号としたものを第２
図の回路へ入力し、シングルシヨツト信号の場合
は直接第２図の回路に入力して、確認付記憶回路
とする構成である。

先ず、第１図の回路について説明する。リレー
電源としての正電源＋ＶとコモンCOMとの間に
は、リレーRL₁、コンデンサC₁、端子T₁、外部
スイツチSW₁、端子T₂が直列に接続されて直列
回路を構成している。リレーRL₁の両端には火花
消去用のダイオードD₁が正電源＋Ｖに対して逆
極性に接続されている。コンデンサC₁の端子T₁
側と正電源＋Ｖとの間には抵抗R₁が接続されて
いる。一方、リレーRL₁は第１の接点r₁を有し、
その両端は端子T₃，T₄に接続されている。

この様な構成において、外部スイツチSW₁がオ
ンとなり、ホールド信号S₁が入力された場合に
は、正電源＋Ｖ、コンデンサC₁、外部スイツチ
SW₁、コモンCOMへと電流が流れ、リレーRL₁
が励振されて接点r₁を閉じ、端子T₃，T₄間にシ
ングルシヨツト信号S₂が出力される。外部スイツ
チSW₁がオフになるとコンデンサC₁に充電され
た電荷はダイオードD₁、抵抗R₁を介して放電さ
れ、次のホールド信号S₁の入力に備える。

次に、第２図の回路について説明する。第２図
の端子T₅，T₆には第１図の出力の端子T₃，T₄が
接続され、シングルシヨツト信号S₂が入力され
る。正電源＋ＶとコモンCOMとの間には、リレ
ーRL₂、端子T₅，T₃、接点r₁、端子T₄，T₆が直
列に接続されている。端子T₅側のリレーRL₂と
コモンCOMとの間には、リレーRL₂の接点r_2-1、
確認スイツチSW₂が直列に接続されている。リレ
ーRL₂の両端にはダイオードD₂が正電源＋Ｖに対
して逆極性に接続されている。リレーRL₂の第２
の接点R_2-2は端子T₇，T₈と接続され接点出力S₃
を出力する。

この様な構成において、シングルシヨツト信号
S₂として接点r₁が閉成されたときは、正電源＋
Ｖ、リレーRL₂、接点r₁、コモンCOMへと電流
が流れ、接点r_2-1，r_2-2を閉成する。接点r₁が閉
成の後、開放されても、正電源＋Ｖ、接点_2-1、
確認スイツチSW₂、コモンCOMへと電流が流れ、
端子T₇，T₈間には接点r_2-2を閉じたままの接点
出力S₃を出力し続ける。確認スイツチSW₂が押さ
れると、リレーR₂に流れる電流が断たれ接点
r_2-1，r_2-2が開放される。

従つて、外部から入力される信号がホールド信
号の場合には第１図のシングルシヨツト回路を介
してシングルシヨツト信号に変換し、シングルシ
ヨツト信号の場合には直接第２図に示す記憶回路
に入力して確認スイツチが押されるまで信号を記
憶することができる。

しかしながらこの様な確認スイツチ付記憶回路
は、シングルシヨツト信号の場合とホールド信号
の場合を区別して取り扱わなければならない不便
があると同時にホールド信号の場合にはリレーを
２個使用せねばならずこれに伴つて部品点数も増
え小形化、軽量化の障害となり信頼性も低下する
欠点があつた。

＜考案の目的＞ 本考案は、前記の従来技術に鑑み、簡単な構成
で、シングルシヨツト信号の場合にもホールド信
号の場合にも１個のリレー回路で受付可能で、か
つ小形、軽量、安価な確認付記憶回路を提供する
ことを目的とする。

＜考案の構成＞ この目的を達成する本考案の構成は、確認付記
憶回路に係り、第１接点と第２接点を有するリレ
ー、第１ダイオード、コンデンサ、および外部信
号が与えられる外部スイツチが直列に接続された
第１直列回路と、この第１直列回路を両端に接続
したリレー電源と、コンデンサの両端とリレー電
源の一端に各々接続された抵抗と、リレーと第１
ダイオードの接続点とリレー電源の他端との間に
第１接点と確認スイツチが直列に接続された第２
直列回路と、コンデンサと第１ダイオードの接続
点とリレー電源の一端との間に接続された第２ダ
イオードとを具備し、第２接点より接点出力を出
すことを特徴とするものである。

＜実施例＞ 以下、本考案の実施例について図面に基づいて
説明する。なお、従来技術と同一の機能を有する
部分には同一の符号を付し、重複する説明は省略
する。

第３図は本考案の一実施例を示す回路図であ
る。正電源＋ＶとコモンCOMとの間にはリレー
RL₃、ダイオードD₃のアノード、ダイオードD₃
のカソード、コンデンサC₂、端子T₉、外部スイ
ツチSW₁、端子T₁₀が順次接続され、直列回路を
形成している。リレーRL₃とダイオードD₃の接続
点とコモンCOMとの間にはリレーRL₃の第１接
点r_3-1と確認スイツチSW₂が直列に接続されてい
る。ダイオードD₃とコンデンサC₂の接続点と正
電源＋Ｖとの間にはダイオードD₄が正電源に対
して逆極性になる様に接続され、端子T₉と正電
源＋Ｖとの間には抵抗R₂が接続されている。抵
抗R₂とダイオードD₄とによりコンデンサC₂に充
電された電荷を放電する。ダイオードD₄を入れ
ることにより放電時間が速くなる。また、ダイオ
ードD₄はダイオードD₃と共にリレーRL₃のコイ
ルの火花消去をもする。ダイオードD₃のカソー
ドは抵抗R₃を介して正電源に接続されている。
この接続によりダイオードD₃が＋Ｖにプルアツ
プされ、コンデンサC₂に充電されている電荷が
放電されるのをダイオードD₃の逆方向抵抗によ
り防止する。リレーRL₃の第２接点r_3-2は端子
T₁₁，T₁₂に接続され、ここから接点出力が出さ
れる。

以上の構成における動作を第４図および第５図
に示す波形図を用いて説明する。

第４図はホールド信号が入力されたときの各部
の波形を示す波形図である。波形Ａは外部スイツ
チSW₁により与えられたホールド信号S₁の波形、
波形ＢはコンデンサC₂を流れる電流波形、波形
ＣはコンデンサC₂の両端の電圧波形、波形Ｄは
リレーRL₃の第１接点r_3-1の動作を示す波形、波
形ＥはリレーRL₃の第２接点r_3-2の出力を示す接
点出力の波形、波形Ｆは確認スイツチSW₂の動作
を示す波形をそれぞれ示している。

先ず、外部スイツチSW₁をオンとし第４図Ａに
示すホールド信号S₁が与えられると、正電源＋
Ｖ、リレーRL₃、ダイオードD₃、コンデンサC₂、
外部スイツチSW₁およびコモンCOMに電流が流
れコンデンサC₂を急速に充電する（第４図Ｂ）。
このためコンデンサC₂の両端の電圧は次第に上
昇し一定の値＋Ｖに到る（第４図Ｃ）。リレー
RL₃はコンデンサC₂に流れる電流により第１接点
r_3-1を閉じ（第４図Ｄ）、同時に第２接点r_3-2を閉
じオン出力を端子T₁₁，T₁₂に出す。コンデンサ
C₂の充電が進みその両端の電圧が＋Ｖになると
コンデンサC₂には電流が流れなく（第４図Ｂ）
なり、コンデンサC₂の電荷の放電もダイオード
D₃により阻止される。しかし、リレーRL₃の第１
接点r_3-1が閉じられたときに正電源＋Ｖ、第１接
点r_3-1、確認スイツチSW₂およびコモンCOMに
電流回路が形成されるのでリレーRL₃は自己保持
され（第４図Ｄ，Ｅ）オン出力を出しつづける。
この状態で確認スイツチSW₂を押す（第４図Ｆ）
と、リレーRL₃の電流路が断たれるのでリレー
RL₃の第２接点の出力はオフとなる（第４図Ｅ）。
しかし、コンデンサC₂の両端の電圧（第４図Ｃ）
およびコンデンサC₂に流れる電流（第４図Ｂ）
には変化はない。これは外部スイツチがオンとな
つたままであり、コンデンサC₂には＋Ｖの電圧
が印加されているからである。そして、ホールド
信号S₁が一度オフになり再びオンになるまでリレ
ーRL₃は動作しない。従つて、一旦確認スイツチ
SW₂を押すと、確認後に再度元に戻る様な誤動作
をしない。

外部スイツチSW₁がオフになると（第４図Ａ）、
コンデンサC₂中の電荷はダイオードD₄、抵抗R₂
を介して放電されるのでコンデンサC₂には放電
電流が流れ（第４図Ｂ）遂にはゼロになる。これ
に伴い、コンデンサC₂の両端の電圧もゼロにな
る（第４図Ｃ）。

第５図はシングルシヨツト信号が入力されたと
きの波形を示す波形図である。波形Ａは外部スイ
ツチSW₁により与えられたシングルシヨツト信号
SW₂の波形、波形ＢはコンデンサC₂を流れる電
流波形、波形ＣはコンデンサC₂の両端の電圧波
形、波形ＤはリレーRL₃の第１接点r_3-1の動作を
示す波形、波形ＥはリレーRL₃の第２接点r_3-2の
出力を示す接点出力の波形、波形Ｆは確認スイツ
チSW₂の動作を示す波形をそれぞれ示している。

先ず、外部スイツチSW₁をオンとしその後オフ
とした第５図Ａに示すシングルシヨツト信号S₂が
与えられた場合において、シングルシヨツト信号
S₂がオンとなつたときは第４図の場合と全く同じ
動作をし、コンデンサC₂の両端の電圧は＋Ｖと
なり（第５図Ｃ）、リレーRL₃の各接点r_3-1，r_3-2
は第５図Ｄ，Ｅに示す様にオンとなりリレーRL₃
は自己保持されている。この状態で外部スイツチ
SW₁がオフになつて（第５図Ａ）も、リレーRL₃
には正電源＋Ｖ、第１接点r_3-1、確認スイツチ
SW₂、およびコモンCOMに電流が流れているの
でリレーRL₃は自己保持（第５図Ｄ）されたまま
であり、第２接点r_3-2はオン出力を出しつづけ
る。しかしコンデンサC₁の電荷はダイオードD₄、
抵抗R₂を介して放電し、放電電流が流れ（第５
図Ｂ）、遂にはコンデンサC₁の両端の電圧はゼロ
になる（第５図Ｃ）。

ここで、確認スイツチSW₂がオフになる（第５
図Ｆ）になると、リレーRL₃はその電流路が断た
れオフとなり、（第５図Ｄ）、同時に第２接点r_3-2
よりオフ出力を出す（第５図Ｅ）。この状態では
コンデンサC₂には電荷がなく外部スイツチSW₁
はオフであるので、コンデンサC₂の両端の電圧
も変化がない（第５図Ｃ）。

＜考案の効果＞ 以上、実施例と共に具体的に説明した様に本考
案によれば、シングルシヨツト信号の場合にもホ
ールド信号の場合にもリレー１個で共用でき、し
かも従来に比べて簡単な構成で確認付記憶回路が
実現できるので、多くの記憶回路を必要とするア
ナンシエータ等に使用すると大幅なコストダウン
が可能になる。

【図面の簡単な説明】

第１図はシングルシヨツト信号を作る従来のシ
ングルシヨツト回路図、第２図は従来の確認スイ
ツチ付記憶回路の実施例を示す回路図、第３図は
本考案の一実施例を示す回路図、第４図は第３図
においてホールド信号が入力されたときの各部の
波形を示す波形図、第５図は第３図においてシン
グルシヨツト信号が入力されたときの波形を示す
波形図である。 ＋Ｖ……正電源、RL₁〜RL₃……リレー、r_3-1
……第１接点、r_3-2……第２接点、D₁〜D₄……ダ
イオード、C₁，C₂……コンデンサ、SW₁……外
部スイツチ、SW₂……確認スイツチ、R₁〜R₃…
…抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 第１接点と第２接点を有するリレー、第１ダイ
   オード、コンデンサ、および外部信号が与えられ
   る外部スイツチが直列に接続された第１直列回路
   と、前記第１直列回路を両端に接続したリレー電
   源と、前記コンデンサの両端と前記リレー電源の
   一端に各々接続された抵抗と、前記リレーと前記
   第１ダイオードの接続点と前記リレー電源の他端
   との間に前記第１接点と確認スイツチが直列に接
   続された第２直列回路と、前記コンデンサと前記
   第１ダイオードの接続点と前記リレー電源の一端
   との間に接続された第２ダイオードとを具備し、
   前記第２接点より接点出力を出すことを特徴とす
   る確認付記憶回路。