JPH0424906B2 - - Google Patents

Info

Publication number
JPH0424906B2
JPH0424906B2 JP57038740A JP3874082A JPH0424906B2 JP H0424906 B2 JPH0424906 B2 JP H0424906B2 JP 57038740 A JP57038740 A JP 57038740A JP 3874082 A JP3874082 A JP 3874082A JP H0424906 B2 JPH0424906 B2 JP H0424906B2
Authority
JP
Japan
Prior art keywords
signal
filter
phase
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57038740A
Other languages
English (en)
Other versions
JPS58156265A (ja
Inventor
Kunihiro Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP57038740A priority Critical patent/JPS58156265A/ja
Publication of JPS58156265A publication Critical patent/JPS58156265A/ja
Publication of JPH0424906B2 publication Critical patent/JPH0424906B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Transmission Control (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は信号受信装置、とくに、たとえばフア
クシミリなどのデータ信号を受信して復調する信
号受信装置に関するものである。
一般に、このような信号受信装置ではデータ信
号の受信に先立つて所定のトレーニングシーケン
スを実行し、搬送波検出および初期タイミング設
定を行ない、自動利得制御回路や自動等化器を信
号レベルや回線特性に適応させ、収束させてい
る。たとえば、国際電信電話諮問委員会
(CCITT)勧告V.27bis/ter、およびV.29では初
期トレーニングの最初の段階で2値シンボルの交
互の繰返し、すなわちオータネーシヨンによりト
レーニングシーケンスが起動される。信号受信装
置はこのトレーニングシーケンスにおいてできる
だけ早期にタイミングの初期設定を行ない、それ
以降、タイミング抽出や搬送波抽出の位相同期ル
ープ(PLL)、および自動等化器を含む系を迅速
かつ安定に収束させることが望ましい。
従来、このようなタイミング設定を行なう方法
として、たとえば、L.E.Franks他の文献
“Statistical Properties of Timing Jitter in a
PAM Timing Recovery Scheme,”IEEE
Trans.Commun.第COM−22巻、第7号、第913
〜920頁(1974年7月)の第1図、またはD.L.
Lyonの文献“Envelope−Derived Timing
Recovery in QAM and SQAM Systems,”
IEEE Trans Commun.(Concise Paper)、第
COM−25巻、第11号、第1327〜1331頁(1975年
11月)の第5図に見るように、復調および波形整
形した信号からその帯域端部の周波数成分b/2
が最大となるようなタイミングを抽出し、これを
サンプラにフイードフオワードしてライン信号の
サンプリングを行なう方式がある。この方式では
サンプリングのタイミングを常に演算して求める
必要があり、また復調器の波形整形フイルタの基
底帯域における演算量が非常に多くなる欠点があ
る。
別の例では、復調器における位相制御ループを
利用して等化器のタツプ係数から直接、または間
接的に最適なサンプリングのタイミングを求め、
シンボルサンプラに帰還する方式がある。この方
式では波形整形フイルタの演算量は少ないが、初
期条件によつては系の収束がきわめて悪くなるこ
とがある。たとえば、最初にたまたまシルボルの
最悪のタイミングでサンプリングを開始すると、
タイミング抽出PLLのみならず自動等化器や搬
送波抽出PLLまで良好に収束することができな
い。
したがつて本発明は、このような従来技術の欠
点を解消し、少ない演算量で早期にシンボルのサ
ンプリングのタイミングを初期設定することので
きる信号受信装置を提供することを目的とする。
本発明の他の目的は、このような初期タイミン
グ設定により、以後、タイミング抽出PLL、自
動等化器および搬送波抽出PLLを安定かつ高速
に収束させる信号受信装置を提供することにあ
る。
このような目的は、本発明によれば、タイミン
グ抽出PLLを動作させる以前にシンボルのサン
プリングのタイミングを必らずしも最適時点では
なくともそれに近い時点に初期設定するという思
想によつて達成される。
本発明による信号受信装置は、変調した搬送波
より復調された基底帯域信号から、ボー速度の半
分に等しい周波数の近傍の周波数成分を抽出して
第1の信号を出力する第1の帯域フイルタと、第
1の信号の複素表示におけるベクトル長に関連し
た第2の信号を発生する演算回路と、第2の信号
からボー速度に等しい周波数成分を抽出して第3
の信号を出力する第2の帯域フイルタと、第3の
信号における所定の位相の時点を検出して第4の
信号を発生する位相検出手段と、第4の信号に応
動し、ボー速度に等しいサンプリング速度によつ
て基底帯域信号のサンプリングを開始するサンプ
リング手段を含み、これによつてサンプリング手
段は、サンプルされた信号のボー速度の半分に等
しい周波数の成分がほぼ最大となる時点に対応す
る位相でサンプリングを行なうものである。
本発明によればこのような信号受信装置はさら
に、第3の信号を所定のレベルと比較して第3の
信号が所定のレベルを越えたことを検出し、搬送
波検出を示す第5の信号を発生するレベル検出回
路を含み、サンプリング手段は、第4および第5
の信号の発生に応動して基底帯域信号のサンプリ
ングを開始する。
次に添付図面を参照して本発明による信号受信
装置の実施例を詳細に説明する。
第1図は本発明による信号受信装置の実施例の
全体の構成を示すブロツク図である。同図におい
て、たとえば電話回線などの通信回線からたとえ
ばフアクシミリ信号などのライン信号を受信する
信号入力端子10にアナログ・デイジタル(A/
D)変換器ADCが接続されている。これはリー
ド50に電圧制御発振器VCOから供給される周
波数sの基本クロツクに同期してライン信号をサ
ンプル・ホールドし、デイジタル信号に変換して
リード52に出力する。
A/D変換器ADCの出力52は乗算器MLT1
2の一方の入力に接続され、その他方の入力54
は搬送波発振器OSCに接続されている。発振器
OSCは周波数c(=ωc/2π)の搬送波ejc(=
cosωct+jsinωct)を発振してリード54に出
力する。この発振器OSCおよび乗算器MLT12
で復調器を構成する。この復調器はデイジタル復
調器であるが、たとえば直交振幅変調または位相
変調などの変調方式で変調された受信信号を基底
帯域信号に復調する。復調器の出力13は一方で
は低域フイルタLPFおよびシンボルサンプラSS
を介して自動適応等化器などの等化器EQに接続
され、他方では第1の帯域フイルタBPF1に接
続されている。
低域フイルタLPFは復調器の出力13の不要
周波数帯域成分を除去し、波形整形する波形整形
フイルタである。その出力12はサンプラSSに
接続され、後者はリード56に供給されるボー周
波数bで制御されるサンプリングスイツチであ
り、出力12の基底帯域信号S0をボー速度b
サンプルする。
本装置は基本クロツクとして周波数sのクロツ
クを発生する電圧制御発振器VCOを有し、その
出力50はA/D変換器ADCおよび分周器DIV
に接続されている。分周器DIVは基本クロツクs
を1/n(nは自然数)に分周して互いに位相が
2π/n(ラジアン)だけずれたn種類のボークロ
ツクbのいずれか1つをリード56に出力するカ
ウンタを含む。このボークロツクの周波数bは入
力端子10に受信されるライン信号のボー速度に
等しい。
第1図において等化器EQは受信したライン信
号の回線特性を補償するたとえば自動適応等化器
であり、その出力14が他の利用装置、たとえば
フアクシミリ装置や中央処理システムに結合され
る。等化器EQではサンプラSSでサンプルされた
基底帯域信号からタイミング情報が抽出され、リ
ード58によつて発振器VCOに送られる。発振
器VCOはこのタイミング情報に応動してクロツ
ク周波数sを調整する。
ところで乗算器MLT12および発振器OSCか
らなる復調器の出力13は帯域フイルタBPF1
にも接続され、帯域フイルタBPF1の出力16
は電力計算回路PWに接続さている。フイルタ
BPF1の出力信号S1は第3図に示すように実
軸Iおよび虚軸Qで表現される2次元複素信号で
あり、第1図では2次元信号の転送されるリード
を2重線で示している。これについては後に詳述
する。電力計算回路PWはこの信号S1の瞬時電
力を算出する。電力計算回路PWの出力18は第
2の帯域フイルタBPF2に接続され、フイルタ
BPF2の出力20は位相検出器DETに接続され
ている。位相検出器DETは入力20の信号S3
における所定の位相、たとえばピークに応動して
出力60にパルスを発生する、たとえばピーク検
出器である。その出力60は分周器DIVのセツト
入力SETに接続され、分周器DIVのカウンタを
初期状態にセツトする。なお説明の複雑化を避け
るために第1図では、ライン信号に含まれる不要
帯域雑音を除去する帯域フイルタや、信号レベル
を基準化する自動利得制御回路などは、本発明の
理解に直接関係ないので省略されている。また帯
域フイルタBPF1,BPF2および低域フイルタ
LPFの位相遅延を省略して説明する。
第2図は第1図に示す各ブロツクの構成を具体
的に示した機能図であり、第1図に示す構成要素
は同じ参照符号で示されている。以下、第2図の
回路について第3図〜第6図を参照して本発明を
詳細に説明する。
復調器はこの実施例では周波数c(=2πωct)
の搬送波cosωctを発振する発振器OSC、この搬
送波の位相を90°遅らせる移相器PS、ならびに2
つの乗算器MLT1およびMLT2が図示のように
接続され、この2つの乗算器は第1図の乗算器
MLT12を構成する。2次元信号の実数部を表
わす信号Iおよび虚数部を表わす信号Qからなる
出力信号S0は乗算器MLT1およびMLT2の出
力から帯域フイルタBPF1に供給される。
帯域フイルタBPF1は2つの帯域フイルタ
BPF IおよびBPF Qを有し、その一方のフイ
ルタBPF Iには、受信したライン信号の実数部
Iに対応する信号が入力され、他方のフイルタ
BPF Qには同虚数部Qに対応する信号が入力さ
れる。これによつて、後述のように2値シンボル
のオータネーシヨンの交流成分が抽出される。波
形整形フイルタLPFは、乗算器MLT1および
MLT2においてライン信号に発振周波数cを乗
ずることによる2cを中心とする周波数成分を除
去し、基底帯域信号のスペクトル形状を整える低
域フイルタである。帯域フイルタBPF1は、受
信したライン信号のボー速度をbとするとb/2
を中心とする周波数成分を抽出するように構成さ
れている。したがつて、2cを中心とする周波数
成分が帯域フイルタBPF1で十分に除去できる
ので、低域フイルタLPFの入力側から帯域フイ
ルタBPF1の入力を抽出することができる。も
ちろん原理的には低域フイルタLPEの出力側か
ら帯域フイルタBPF1の入力信号を取つてもよ
い。
この復調器と低域フイルタは必ずしも第2図に
示す方式によらずともよい。たとえば、佐藤洋一
「通信回線における自動等化の原理と諸問題」日
経エレクトロニクス、1976年2月23日号、第76〜
106頁の図8にあるようなヒルベルト変換を用い
た復調方式であつてもよい。
電力計算回路PWは図示のように、2つの自乗
回路SQIおよびSQQと加算器ADDとからなり、
これによつてIチヤネルおよびQチヤネルの信号
の平和の和、すなわち瞬時出力を表わす信号S2
をリード18に出力する。
第2の帯域フイルタBPF2は信号S2中の周
波数成分bを抽出する帯域フイルタである。その
出力20は遅延回路DLYに接続され、その出力
62は0交差検出器ZCDおよびレベル検出器LS
に接続されている。0交差検出器ZCDおよびレ
ベル検出器LSの各出力64および66はANDゲ
ートAND1の各入力に接続されている。ゲート
AND1の出力68はセツト・リセツト・フリツ
プフロツプF/FのS入力に接続され、そのQ出
力は分周器DIVのANDゲートAND2の一方の入
力60に結合されている。0交差検出器ZCDは
信号S3のたとえば負から正への0交差を検出す
る回路であり、レベル検出器LSは信号S3のレ
ベルが所定の設定値STHを超えたことを検出する
回路である。遅延回路DLYは後述のように信号
S3のピーク値と検出器ZCDで検出した0交差
との差を補償する回路である。これら遅延回路
DLY、検出器ZCDおよびLS、ゲートAND1、
ならびにフリツプフロツプF/Fは第1図に示す
位相検出器DEFを構成し、帯域フイルタBPF2
の出力信号S3の負から正への0交差を検出する
ものである。このような構成の代りに、信号S3
のピーク値に応動するピーク検出器を用いてもよ
い。
分周器DIVはANDゲートAND2およびカウン
タCTRを有する。ゲートAND2の他方の入力に
は発振器VCOからクロツクsが供給され、その
出力70はカウンタCTRに接続されている。カ
ウンタCTRはモジユロnのカウンタで、入力7
0のクロツクsをモジユロnで計数し、すなわち
1/nに分周して周波数b(=s/n)のクロツ
クをリード56に出力する。シンボルサンプル
SSはこのボークロツクbに応動してリード12
の基底帯域信号をサンプルして等化器EQに供給
する。なおカウンタCTRのリセツト端子RSTお
よびフリツプフロツプF/FのR入力はともにリ
セツト信号RSTに結合されている。
ところで電圧制御発振器VCOには等化器EQか
らリード58を介してタイミング情報が供給さ
れ、位相同期ループ(PLL)の一部を形成して
いる。このタイミング情報の抽出はいずれの方法
でもよいが、たとえば等化器EQが自動適応等化
器であればそのタツプ係数から演算によつて抽出
することができる。たとえば、自動等化器EQの
中央タツプ係数Cpの共軛C* pと中央タツプから1
シンボル分だけ遅延した次のタツプの係数C1
の積の実数部からループフイルタを介して抽出し
てもよい。または、K.H.MuellerおよびM.
Muller“Timing Recovery in Digital
Synchronous Data Receivers,”IEEE
Transactions on Communications、第COM−
24巻、第5号、第516〜531頁(1976年5月)で知
られているように、シンボル周波数でサンプリン
グした基底帯域信号から抽出してもよく、この場
合は等化器EQが自動適応等化器でなくてもよく、
等化器EQの出力段以降からタイミング情報を抽
出できる。
次に動作を説明する。説明を理解し易くするた
めに、2値シンボルMおよびM′(第3図)が交互
にボー速度(シンボル速度)bで入力端子10に
受信されている定常状態を考える。一般にM≠−
M′であるが、説明のためにM=−M′と仮定す
る。低域フイルタLPFの出力S0、または帯域
フイルタBPF1の出力S1のベクトル軌跡は、
第3図に示すように一般に楕円100の形をと
る。この楕円100のベクトル軌跡の周期は2Tb
である。ただしTb=1/bであり、同図のθは
受信したライン信号の搬送波と発振器OSCの搬
送波との間の位相誤差を示す。本来、回線が介在
しない理想的な場合にはこのベクトル軌跡はMと
M′を結ぶ線分となるはずであるが、一般に入力
端子10で回線から受信したライン信号の場合に
はその回線特性のために楕円となる。
帯域フイルタBPF1は前述のようにその中心
周波数がb/2であるが、説明の便宜上低域フイ
ルタLPFと位相遅延の量および出力振幅が同じ
であるとすると、その出力S1は第3図と同一の
ベクトル軌跡を描く。この意味では帯域フイルタ
BPF1は不要のように思えるが、不要帯域の雑
音成分を除去する点で帯域フイルタBPF1は重
要な役目を果す。
実際にはA/D変換器ADCにおいてライン信
号は、ボー速度bのn倍の周波数sのクロツクに
同期してサンプルされているので、信号S0また
はS1は、たとえばnを6とすると第3図に示す
12個の離散的な点P1〜P6、およびP1′〜P
6′の値をとる。等化器EQに供給される信号は、
サンプラSSにおいて信号S0のボー周波数b
等しい周波数でリード56に供給されるクロツク
に同期してサンプルされるので、これら12個の点
のうちの相反するわずか2点のみとなる。理想的
にはこの2点がMおよびM′に一致することが望
ましい。
シンボルサンプラSSにおいてサンプリングの
位相が大きくずれると等化器EQの性能が著しく
劣化する。ある程度の位相のずれは等化器EQ自
体で等化できるが、そのずれが大きくなると等化
不能状態に陥る。
本発明によれば、第3図における離散的な時間
領域にあるn(たとえば6)種類のサンプリング
位相のうち最良の1つを選択し、これによつてサ
ンプラSSのサンプリングが初期設定される。こ
の最良のサンプリング位相は、第3図からわかる
ように2点MおよびM′に最も近い位相、すなわ
ち信号S1のベクトルの絶対値またはその電力
(すなわち絶対値の平方)が最大となる位相であ
る。次にこの動作を説明する。
帯域フイルタBPF1の出力2は、Iチヤネル
およびQチヤネルとも電力計算回路PWで平方さ
れ、相互に加算されるので、第4図に示すような
周期Tbの周期波形となる。この信号S2の最大
値は第3図の楕円100の長軸方向の2点、すな
わちMおよびM′に対応し、最小値は短軸方向の
2点に対応する。
このように信号S2には信号S1の瞬時電力の
変動分bが含まれているので、中心周波数bを有
する第2の帯域フイルタBPF2によつてこれを
抽出すると、その出力S3は第5図に示すように
その直流分が除去された波形となる。実際には、
信号S2にかなり含まれている雑音成分もこれに
よつてほとんど除去される。
理想的な状態では信号S3は信号S2の直流分
を除去したものにすぎないので、フイルタBPF
2は不要であるかのように考えられる。しかし現
実にはライン信号にはフイルタBPF1でも除去
できない多くの雑音が含まれている。また、後述
するように、フイルタBPF1から検出器DETが
動作するのは復調器の初期トレーニングシーケン
スの中でも最初の段階であり、この段階では自動
利得制御によるレベル設定が完全ではなく、過渡
的な雑音や歪みがライン信号に多く含まれてい
る。このような場合のために帯域フイルタBPF
2は必要である。
信号S3はこの実施例では実際には第5図に示
す離散的なサンプル値P1〜P6、およびP1′
〜P6′をとる。したがつて位相検出器DETはこ
れらのサンプル点のいずれかを識別すれば、それ
から電力のピーク値MおよびM′に最も近いサン
プル点、この例ではP1およびP1′を求めるこ
とができる。たとえば検出器DETがピーク検出
器であれば、信号S3の過去のサンプル系列から
ピーク値MおよびM′に最も近いサンプル点P1
およびP1′を求めることができる。または、信
号S3の微分値または積分値、すなわちこれを
90°移相した信号からその0交差を求めてもよい。
第2図に示す実施例では、たとえば負から正への
遷移すなわち0交差を検出する回路ZCDを使用
しているので、第5図からわかるように1サンプ
ル分の遅延をリード62の信号に遅延回路DLY
によつて導入すると、0交差検出回路ZCDはま
さに目標とする時点P1およびP1′でパルスを
リード64に出力することができる。なお回路
ZCDが正から負への遷移を検出するように構成
されている場合は、遅延回路DLYを4サンプル
分の遅延を導入するように構成すれば良い。この
際、当然のことながら、キヤリアーレベルが一定
値に達してからこの回路ZCDの出力を使用する
必要があるので、通常のキヤリアデイテクトと同
様の方法で(第2図のようにレベル検出器LS
で)、レベルセンス信号66と回路ZCDの出力6
4とのアンドをとれば良い。
ところで、復調器または変復調器(MODEM)
を有するたとえばフアクシミリ信号などの信号受
信装置では一般に、データ信号の受信と先立つて
たとえば国際電信電話諮問委員会(CCITT)勧
告V.27bis/terまたはV.29などで規定されるトレ
ーニングシーケンスを実行する。通常、このトレ
ーニングシーケンスは2値シンボルの交互の繰返
しによるオータネーシヨンで開始される。したが
つて信号入力信号端子10(第1図)には、回線
遊休状態から急峻に立ち上がる2値交互シンボル
信号、すなわち搬送波が受信される。2つの帯域
フイルタBPF1およびBPF2はある程度Qが高
く狭帯域であるので、それらの出力信号S1,S
2およびS3の信号レベルはたとえば第6図に示
すように比較的緩やかに増大する。このような
徐々に増大する信号S3のサンプル値がレベル検
出器LSの設定値STHを超えた時(第6図Bにおけ
るP1点)、検出器LSは出力66を付勢するように
できる。ここで、回路ZCDの出力値にかかわら
ず、第6図のAにおけるサンプル値P1′は設定
値Sthを超えていないので、レベル検出器LSは出
力66を付勢せずしたがつてフリツプフロツプ
F/Fはセツトされない。つまりこの実施例で
は、位相検出器DETはピーク検出のみならず、
これと同時に、搬送波検出、すなわち2値シンボ
ルのオータネーシヨンが定常状態に到達したこと
を同時に検出する機能も備えている。
位相検出器DETがP1またはP1′の時点で発
生したパルスによつて分周器DIVは初期状態にセ
ツトされる。すなわち、フリツプフロツプF/F
はP1またはP1′の時点でセツトされるとゲー
トAND2の一方の入力60を付勢するので、こ
の時点からクロツクsがカウンタCTRの入力7
0に供給され始める。したがつてカウンタCTR
は、このP1またはP1′の位相でクロツクs
モジユロnの計数を行ない、1/n(この場合は
1/6)に分周したボークロツクbがリード56に
出力される。したがつてサンプラSSはシンボル
MまたはM′に最も近い点P1またはP1′でサン
プルを開始する。
分周器DIVはこのようにP1またはP1′の時
点でセツトされると、以後、その位相のボークロ
ツクbをリード56に供給し続けるので、シンボ
ルサンプラSSはMおよびM′に最も近い点P1お
よびP1′のサンプルを継続することになる。し
かしこの位相は、理想的なサンプル点Mおよび
M′とは少しずれている。このずれは、搬送波検
出後、等化器EQが機能を開始して系が収束し始
めると、電圧制御発振器VCOにリード58を介
して帰還されるタイミング情報によつて徐々にサ
ンプル点P1およびP1′の位相が理想的なシン
ボルMまたはM′の位相にそれぞれ接近すること
になる。最終的にはサンプル点はMおよびM′に
収束する。
このように本発明による信号受信装置は、互い
に2π/nだけずれたn種類の位相のうちから信
号S1のベクトル長の最大値に最も近い位相を選
択してこの位相のボー速度でサンプラSSを駆動
する。以降、系は徐々にベクトル長の最大値でサ
ンプルするように収束する。
本発明による信号送受信装置を特定の実施例に
ついて説明したが、本発明はこれのみに限定され
るものではない。
たとえば、分周器DIVはいつたん初期化される
と、以降は再度セツトする必要がない。したがつ
て初期化以後は帯域フイルタBPF1から位相検
出器DETまでの回路は不要である。一方、初期
化以降はサンプラSSより後段の回路が動作する
ので、同時に動作することのないフイルタBPF
1から検出器DETまでの回路とサンプラSSより
後段の回路のハードウエアを共用させてもよい。
シンボルサンプラSSは低域フイルタLPFに一
体化することもできる。フイルタLPFの入力信
号のサンプリング周波数はsであり、その出力信
号S0がサンプラSSでサンプルされるのはn個の
サンプルのうちの1個である。したがつて低域フ
イルタLPFのサンプルタイミングとその出力タ
イミングを合わせてn個のサンプルのうちの1個
を出力するように構成してもよい。たとえばフイ
ルタLPFをトランスバーサルフイルタで構成す
ると、入力サンプルが周波数sで到来するごとに
遅延回路に入力させてシフトし、初期設定された
位相でクロツクbが与えられたときのみトランス
バーサルフイルタの演算を行なつてそのサンプル
を出力させることができる。
ところで、電力計算回路PWの入力信号S1を
フイルタLPFの出力12から得ることができる。
しかしこの方法は次の2点で不利である。第1
に、フイルタBPF1はフイルタBPF2と同様に
雑音や歪などの除去に重要な位置を占めているこ
とである。第2に、さらに重要なことには、フイ
ルタLPFの出力12から回路PWへの入力を得る
ようにするには、フイルタLPFは周波数sでサン
プルが入力されるたびに演算を行なつて出力しな
ければならないので、第2図に示す実施例の場合
よりn倍の演算量を要することになることであ
る。前述のように第2図の構成ではフイルタ
LPFは周波数sで入力されるn個のサンプルにつ
き初期設定された位相のボー速度bで1個のサン
プルを演算して出力すればよい。一般にこの低域
フイルタLPFは復調器の特性上重要な位置を占
め、その特性も厳密さが要求されるので演算量は
一般に多い。一方、帯域フイルタBPF1に要求
される特性は比較的緩やかで演算量も少ないの
で、第2図に示す構成では全体の演算量がはるか
に少ない。もちろん、低域フイルタLPFを動作
させても実施上不都合がなければ帯域フイルタ
BPF1の入力を低域フイルタLPFの出力信号1
2から取つてもよいことは明らかである。
電力計算回路PWは、第2図の実施例のように
瞬時電力を算出するものでなく、信号S1の絶対
値、すなわちそのベクトル長を算出するものであ
つてもよい。また、IおよびQチヤネルにおける
それぞれの絶対値を算出(全波整流)し、両者の
和をとることによつてもよい。要は、信号S1の
ベクトル長に関連する情報を得ることができる非
線形回路であればよい。
位相検出器DETとしてピーク検出器を用いて
もよいが、第2図の実施例について説明したよう
に0交差検出器ZCDを用いてもよい。この場合、
信号S3のピークと0交差との間の位相オフセツ
トは遅延回路DLYで補償されている。この遅延
はフイルタBPF1の入力から検出器DETの出力
までの回路のいずれかの個所において導入すれば
よい。しかし次のように、フイルタBPF1から
検出器DETに至る径路に対する相対的な遅延を
フイルタLPFから等化器EQに至る径路に導入し
てもよい。たとえば、低域フイルタLPFに遅延
回路を設け、たとえばフイルタLPFがトランス
バーサルフイルタであればそのタツプ数と中央タ
ツプの位置を調整して遅延させてもよい。また、
検出器DETが分周器DIVをセツトするときに、
分周器DIVのカウンタCTRに所定の値をロード
することによつて分周器DIVの出力bの遅延を与
えるようにしてもよい。たとえば、第3図の例の
ように6種類の位相を選択できる場合カウンタ
CTRは6進カウンタで構成されるが、第5図に
示すように信号S3のピークに最も近い点P1が
負から正への0交差より5サンプル分遅れている
とすると、検出器DETはこの0交差を検出した
時点でカウンタCTRに値5をロードすれば、カ
ウンタCTRにおけるクロツクsの計数値が0に
なつた時点でボークロツクbの1つのパルスがリ
ード56に出力される。一般に、各フイルタ
BPF1,BPF2およびLPFは様々な位相遅延を
呈するが、これによる信号S0とS3との間の相
対的な位相オフセツトは上述の方法によつて補償
することができる。
ところで図示の実施例では、前述のようにライ
ン信号が2値シンボルのオータネーシヨンであつ
てこれが定常状態に達したことを判定するため
に、レベル検出器LSは設定値STHとして正の値を
設定するように構成されているが、これを負の値
に設定するようにしてもよい。その場合は、たと
えば第6図のP4またはP4′のサンプル時点で
レベル検出器LSが出力66を付勢することにな
るので、目標とする信号S3のピークMまたは
M′に最も近い点P1とは位相が180°、すなわち
時間にしてTb/2ずれていることになる。この
位相のずれは前に説明した方法で補償することが
できる。
このように、ライン信号が定常状態になつたか
否かを判定するには他の方法も適用できる。たと
えば、信号S3のピーク値検出とは別個に、その
信号レベルがある設定値を超えたことを検出する
ようにしてもよい。または、ライン信号のレベル
が所定の設定値を超えたことを検出する搬送波検
出器の出力を利用し、この搬送波検出信号の発生
から所定の時間後に定常状態になつたと推定して
前述の位相検出回路DETをアクテイブにするよ
うにしてもよい。
第2図に示す実施例において分周器DIVは、本
装置が受信動作を開始する時点で信号RSTによ
りカウンタCTRをリセツトし、またはこれに所
定の値をロードし、検出器DETがゲートAND2
を付勢するまでカウンタCTRにおけるクロツク
sの計数動作をゲートAND2によつて禁止し、
検出器DETの出力でこの禁止を解除することに
よつて分周器DIVを所期設定し、特定の位相のク
ロツクbを分周器DIVから出力させている。これ
は、カウンタCTRは検出器DETよりセツト信号
が出力されるまでは動作させる必要がないためで
ある。この代りに、検出器DETからのセツト信
号によつて分周器DIVを初期状態にセツトし、以
後、特定の位相のクロツクbを分周器DIVより出
力するようにしてもよい。
第2図の実施例ではIおよびQチヤネルともそ
れぞれ独立に同じ構成の帯域フイルタBPF1お
よびBPF2が設けられている。これは、トラン
スバーサルフイルタで構成するとタツプ係数が実
数である場合に相当する。
波形整形フイルタLPFのタツプ係数や等化器
のトレーニングシーケンスの初期段階におけるタ
ツプ係数が複素数である場合、すなわちIチヤネ
ルとチヤネルの間の相互干渉の等化を行なう場合
は、これに対応して第2の帯域フイルタBPF2
においてもb/2の周波数成分におけるIチヤネ
ルとQチヤネルの間の相互干渉を補正しておくこ
とが望ましい。この場合、帯域フイルタBPF2
のタツプ係数は複素数となる。あるいは第2図の
実施例において、IチヤネルとQチヤネルを交差
させる径路を設け、この径路中に第1の帯域フイ
ルタBPF1相当の別な帯域フイルタを設ける。
このような相互干渉の補正は、第3図に示す楕円
100を線分MM′に近づけることに相当し、一
層効果的な信号S2、したがつてS3が得られ、
ライン信号が回線特性により影響を受けた。位相
シフトおよび減衰を等化することができる。
第2図に示す本発明による搬送波検出装置の実
施例は、たとえば、ボー速度bが1600Hz、搬送波
周波数cが1800Hzの直交振幅変調または位相変調
方式で、サンプリング周波数sが9600Hzのデイジ
タル回路で実現される。したがつて、前述のn
(=sb)は6である。これは、たとえば
CCITT勧告V.27bis/terに規定されるような
4800bpsの8相MODEMに適用することができ
る。勿論これらの値は一例にすぎず、本発明を限
定するものではない。
このようなデイジタル回路で実現される第1お
よび第2の帯域フイルタBPF1およびBPF2の
例をそれぞれ第7図および第8図に示す。第7図
に示すデイジタルフイルタは、中心周波数800Hz
(すなわちb/2)、サンプリング周波数9600Hzで
あり、同じ構成の3つのセクシヨン200A,200B
および200Cからなる帯域フイルタBPF Iまたは
BPF Qである。また第8図に示すデイジタルフ
イルタは、中心周波数1600Hz、サンプリング周波
数9600Hzの帯域フイルタBPF2である。
これらの帯域フイルタBPF1およびBPF2は
Qが比較的小さい値に選定され、フイルタBPF
2の出力S3の信号レベルが比較的良好に立ち上
り、トレーニングシーケンスのオータネーシヨン
における2値シンボルが到来してからたとえば約
10シンボルに相当する期間で確実に初期タイミン
グを設定することができ、また雑音の影響も受け
難い。とくに第2図に示すレベル検出器LSを用
いた構成では雑音による誤動作はない。したがつ
て前述のCCITT勧告に規定される初期トレーニ
ングシーケンスの14シンボル以下で確実にタイミ
ング設定をすることができる。
このように本発明による信号受信装置は、ライ
ン信号の雑音や歪みによつて誤動作することがな
いばかりでなく、初期タイミング設定までの演算
量が非常に少ない。したがつて、初期タイミング
設定に要する時間が非常に短かく、以後の等化の
収束が良好に行なわれ、これによつて信号受信装
置におけるタイミング設定、等化器の適応動作、
および搬送波抽出が一層正確に行なわれ、トレー
ニングシーケンス全体を高速かつ安全に収束させ
ることができる。
【図面の簡単な説明】
第1図は本発明による信号送受信装置の実施例
の全体の構成を示すブロツク図、第2図は第1図
に示す装置の詳細な構成例を示す機能図、第3図
ないし第6図は第2図に示す装置の動作の説明に
用いるベクトル図および波形図、第7図および第
8図は第2図に示す帯域フイルタの構成例を示す
回路図である。 主要部分の符号の説明、BPF1,BPF2……
帯域フイルタ、DET……位相検出器、DIV……
分周器、PW……電力計算回路、SS……シンボル
サンプラ、VCO……電圧制御発振器。

Claims (1)

  1. 【特許請求の範囲】 1 変調した搬送波より復調された基底帯域信号
    から、ボー速度の半分に等しい周波数の近傍の周
    波数成分を抽出して第1の信号を出力する第1の
    帯域フイルタと、 第1の信号の複素表示におけるベクトル長に関
    連した第2の信号を発生する演算回路と、 第2の信号から前記ボー速度に等しい周波数成
    分を抽出して第3の信号を出力する第2の帯域フ
    イルタと、 第3の信号における所定の位相の時点を検出し
    て第4の信号を発生する位相検出手段と、 第4の信号に応動し、前記ボー速度に等しいサ
    ンプリング速度によつて前記基底帯域信号のサン
    プリングを開始するサンプリング手段とを含み、 これによつて該サンプリング手段は、サンプル
    された信号の前記ボー速度の半分に等しい周波数
    の成分がほぼ最大となる時点に対応する位相でサ
    ンプリングを行なうことを特徴とする信号受信装
    置。 2 前記位相検出手段は、前記第3の信号を所定
    のレベルと比較し第3の信号が所定のレベルを越
    えたか否かを検出するレベル検出器から構成され
    ていることを特徴とする特許請求の範囲第1項に
    記載の信号受信装置。
JP57038740A 1982-03-11 1982-03-11 信号受信装置 Granted JPS58156265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57038740A JPS58156265A (ja) 1982-03-11 1982-03-11 信号受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57038740A JPS58156265A (ja) 1982-03-11 1982-03-11 信号受信装置

Publications (2)

Publication Number Publication Date
JPS58156265A JPS58156265A (ja) 1983-09-17
JPH0424906B2 true JPH0424906B2 (ja) 1992-04-28

Family

ID=12533712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57038740A Granted JPS58156265A (ja) 1982-03-11 1982-03-11 信号受信装置

Country Status (1)

Country Link
JP (1) JPS58156265A (ja)

Also Published As

Publication number Publication date
JPS58156265A (ja) 1983-09-17

Similar Documents

Publication Publication Date Title
JP3074103B2 (ja) Ofdm同期復調回路
US4320517A (en) Method and device for effecting the initial adjustment of the clock in a synchronous data receiver
US6101230A (en) Sampling clock signal recovery device and method in receiving terminal of DMT system
US5671257A (en) Symbol timing recovery based on complex sample magnitude
US5122758A (en) Differential phase demodulator for psk-modulated signals
US4262360A (en) Method and device for detecting a pseudo-random sequence of carrier phase changes of 0° and 180° in a data receiver
US3984778A (en) Carrier recovery scheme for a SSB-SC signal
JP3728573B2 (ja) 復調装置
US5040192A (en) Method and apparatus for optimally autocorrelating an FSK signal
JPS60160757A (ja) タイミング調節回路付データ受信装置
US4606045A (en) Method and apparatus for detecting an equalizer training period in a receiving-end modem
US4039748A (en) Method and device for synchronizing the receiver clock in a data transmission system
US5062123A (en) Kalman predictor for providing a relatively noise free indication of the phase of a carrier laden with noise
US4253186A (en) Method and device for detecting a pseudo-random sequence of two symbols in a data receiver employing double sideband-quadrature carrier modulation
US5524126A (en) Symbol timing recovery using fir data interpolators
JP4224152B2 (ja) シンボルタイミング回復装置及び方法
JPS63119348A (ja) デジタル信号処理装置を備えたモデム
CA1115777A (en) Method and device for acquiring the initial phase of the clock in a synchronous data receiver
JP3517056B2 (ja) Vsb変調信号におけるサンプリングタイミング位相誤差検出器
US4694469A (en) Method and device for timing pull-in of receiving equipment
US5521939A (en) Timing reproduction device
CA1106919A (en) Method and device for determining the phase intercept in a system employing phase-shift keying modulation
JPH0424906B2 (ja)
US6546237B1 (en) Differential FM detector for radio receivers
JP2885052B2 (ja) 自動周波数制御装置