JPH04250720A - Ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ信号を入力し
てディジタル信号を出力するＡ／Ｄ変換回路を有するＡ
／Ｄ変換装置に関する。

【０００２】

【従来技術】従来、例えば、車両用電子メータで用いら
れている燃料残量計などのＡ／Ｄ変換装置の回路構成は
図１１に示したようなブロックダイヤグラムとなる。セ
ンサ１からの入力信号Ｖｉｎは、抵抗Ｒ１　及びコンデ
ンサＣ１　から成る遅延回路３を介してＡ／Ｄ変換回路
４に入力される。すると、アナログ信号である入力信号
ＶｉｎはＡ／Ｄ変換回路４にてディジタル信号に変換さ
れＣＰＵ５に入力される。そして、ＣＰＵ５は表示駆動
回路６に数字表示用データを出力し、表示駆動回路６か
らの出力により電子メータである表示器７は燃料残量を
表示する。ここで、センサ１の入力信号Ｖｉｎは、０≦
Ｖｉｎ≦ＶＤＤ（＝５Ｖ）の範囲で変位し、その入力信
号Ｖｉｎの上限はＡ／Ｄ変換回路４及びＣＰＵ５の電源
電圧ＶＤＤと同じである。従って、アナログ信号を入力
してディジタル信号を出力するＡ／Ｄ変換回路４及びＣ
ＰＵ５においては何ら問題なく処理されていた。これは
、Ａ／Ｄ変換回路４がＣＰＵ５に対して外付けで図のよ
うに別々である場合でも、ＣＰＵ５がＡ／Ｄ変換回路４
を内蔵している場合においても同様である。

【０００３】

【発明が解決しようとする課題】ここで、上記センサ１
からの入力信号Ｖｉｎが充放電電流や相対圧力などであ
る場合には正負に変位するアナログ信号となる。このよ
うなアナログ信号を出力するセンサ１が、図９及び図１
０に示されている。

【０００４】図９は電流プローブ（電流検出センサ）９
１及び信号増幅回路９２を用いた車両用バッテリの充放
電電流の検出回路を示している。ＥＢ　はバッテリ、Ｇ
はオルタネータ（発電機）、Ｒ１，…，Ｒｎは車両電気
負荷、そして、ｉＢ　はバッテリＥＢ　の充放電電流を
示している。バッテリＥＢ　の充放電電流ｉＢ　は電流
プローブ９１にて微小電圧ｖＢ　として検出され、その
微小電圧ｖＢ　は信号増幅回路９２にて増幅され正負に
変位するアナログ信号として出力される。

【０００５】図１０は図９の電流プローブ９１に替えて
シャント抵抗９３を用いた車両用バッテリの充放電電流
の検出回路を示している。シャント抵抗９３ではｖＢ＝
ｉＢｒの微小電圧を出力し、その微小電圧ｖＢが信号増
幅回路９２にて増幅され正負のアナログ信号として出力
される。

【０００６】このように、センサ１から出力されるアナ
ログ信号が正負に変位する入力信号Ｖｉｎの場合で、電
源電圧ＶＤＤを越えたＶｉｎ＞ＶＤＤの範囲でも入力信
号Ｖｉｎを圧縮することにより従来通りのデータ処理が
実行可能である。ところが、Ｖｉｎ＜０の範囲で変位す
る入力信号Ｖｉｎは、従来のＡ／Ｄ変換回路４及びＣＰ
Ｕ５にてデータ処理ができない。結果的に、従来のＡ／
Ｄ変換装置では、入力信号が正負に変位するアナログ信
号はディジタル信号に変換できないという問題があった
。

【０００７】本発明は、上記の課題を解決するために成
されたものであり、その目的とするところは、入力信号
が正負に変位するアナログ信号をディジタル信号に変換
することができるＡ／Ｄ変換装置を提供することである
。

【０００８】

【課題を解決するための手段】上記課題を解決するため
の発明の構成における第１の特徴は、センサから入力さ
れ正負の値に変位するアナログ信号を所定の正のレベル
を基準値とした零又は正の値にて変位するアナログ信号
に変換する信号変換手段と、前記信号変換手段から出力
されるアナログ信号をＡ／Ｄ変換してディジタル信号と
するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段にてＡ／Ｄ
変換されたディジタル信号の大きさと前記基準値に対応
したディジタル値とを比較し、前記センサから入力され
るアナログ信号に対応したディジタル信号の大きさとそ
の符号とから成る信号を出力する信号出力手段とを備え
たことである。

【０００９】又、第２の特徴は、センサから入力され正
負の値に変位するアナログ信号を零又は正の値にて変位
するアナログ信号に変換する信号変換手段と、前記信号
変換手段から出力されるアナログ信号をＡ／Ｄ変換して
ディジタル信号とするＡ／Ｄ変換手段と、前記センサか
ら入力されるアナログ信号の正負符号を判定する符号判
定手段と、前記Ａ／Ｄ変換手段にてＡ／Ｄ変換されたデ
ィジタル信号の大きさと前記符号判定手段にて判定され
た符号とに基づき前記センサから入力されるアナログ信
号に対応したディジタル信号の大きさとその符号とから
成る信号を出力する信号出力手段とを備えたことである
。

【００１０】

【作用】第１の特徴の作用としては、信号変換手段によ
りセンサから入力され正負の値に変位するアナログ信号
が所定の正のレベルを基準値とした零又は正の値にて変
位するアナログ信号に変換され出力される。次に、Ａ／
Ｄ変換手段により上記信号変換手段から出力されるアナ
ログ信号がＡ／Ｄ変換されディジタル信号とされる。そ
して、信号出力手段により上記信号変換手段にてＡ／Ｄ
変換されたディジタル信号の大きさと上記基準値に対応
したディジタル値とが比較され、上記センサから入力さ
れるアナログ信号に対応したディジタル信号の大きさと
その符号とから成る信号が出力される。

【００１１】第２の特徴の作用としては、信号変換手段
によりセンサから入力され正負の値に変位するアナログ
信号が零又は正の値にて変位するアナログ信号に変換さ
れ出力される。次に、Ａ／Ｄ変換手段により上記信号変
換手段から出力されるアナログ信号がＡ／Ｄ変換されデ
ィジタル信号とされる。又、符号判定手段により上記セ
ンサから入力されたアナログ信号の正負符号が判定され
る。そして、信号出力手段により上記Ａ／Ｄ変換手段に
てＡ／Ｄ変換されたディジタル信号の大きさと上記符号
判定手段にて判定された符号とに基づき上記センサから
入力されるアナログ信号に対応したディジタル信号の大
きさとその符号とから成る信号が出力される。

【００１２】

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。

【００１３】図１は第１の発明に係るＡ／Ｄ変換装置の
一部詳細回路を含む全体回路構成を示したブロックダイ
ヤグラムである。

【００１４】センサ１０からは正負に変位するアナログ
信号が出力されている。そのセンサ１０からの入力信号
Ｖｉｎが信号変換手段を達成する基本が反転増幅回路で
ある差動増幅回路２０に入力される。その差動増幅回路
２０の出力信号Ｖｏｕｔ　は後段の遅延回路３０に入力
される。そして、遅延回路３０からのアナログ信号はＡ
／Ｄ変換手段を達成するＡ／Ｄ変換回路４０を介してデ
ィジタル信号に変換され信号出力手段を達成するＣＰＵ
５０に読み込まれる。そのＣＰＵ５０からの出力信号は
表示駆動回路６０に入力され、最終的に表示器７０に表
示データが表示される。尚、上記遅延回路３０、Ａ／Ｄ
変換回路４０及びＣＰＵ５０は同一の電源電圧ＶＤＤに
て駆動されている。

【００１５】差動増幅回路２０の＋入力ＶＲＥＦ　は、
次式にて設定される。 ＶＲＥＦ＝｛Ｒ１２／（Ｒ１１＋Ｒ１２）｝ＶＤＤ（Ｒ
１１，Ｒ１２：基準電圧の設定用抵抗）そして、差動増
幅回路２０の入力信号Ｖｉｎと出力信号Ｖｏｕｔ　との
関係は次式のようになる。 Ｖｏｕｔ−ＶＲＥＦ＝−（Ｒｆ１／Ｒｓ１）（Ｖｉｎ−
ＶＲＥＦ）（Ｒｓ１，Ｒｆ１：増幅率の設定用抵抗）

【
００１６】上記差動増幅回路２０は、図２に示したよう
に、Ｖｉｎ＝０（Ｖ）　のときのＶｏｕｔ　＝（１／２
）ＶＤＤを基準値とする。そして、その基準値（１／２
）ＶＤＤの電圧より上側が放電、下側が充電となるよう
な入出力特性となるように、上記Ｒ１１，Ｒ１２，Ｒｓ
１，Ｒｆ１を次式のように設定する。尚、上式における
（Ｒｆ１／Ｒｓ１）を増幅率ＡＮＦと表す。 　　ＶＲＥＦ＝｛Ｒ１２／（Ｒ１１＋Ｒ１２）｝ＶＤＤ
＝（１／３）ＶＤＤ　　ＡＮＦ＝１／２　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　又
、上記遅延回路３０は抵抗Ｒ１３とコンデンサＣ１１と
から成り、差動増幅回路２０からの出力信号Ｖｏｕｔ　
に対するＬＰＦ（ローパスフィルタ）である。更に、こ
の遅延回路３０にはダイオードＤ１１が電源電圧ＶＤＤ
との間に配設されている。このダイオードＤ１１は差動
増幅回路２０からの出力信号Ｖｏｕｔ　が異常に大きい
場合における後段のＡ／Ｄ変換回路４０の入力保護用ク
ランプダイオードであり、本発明のＡ／Ｄ変換装置の信
号処理において、原理的に、何ら関与しない。

【００１７】次に、第１の発明に係る実施例装置で使用
されているＣＰＵ５０の処理手順を示した図３及び図４
のフローチャートに基づき、表示器７０の表示データと
して電流値を数字表示する場合について説明する。

【００１８】先ず、ステップ１００　で、ＣＰＵ５０の
内部ＲＡＭのクリア及び各フラグ、レジスタ、ポートな
どの初期化を実行する。次にステップ１０２　に移行し
て、Ａ／Ｄ変換或いは表示更新の周期Ｔｓ　が０．１（
ｓｅｃ．）　経過したか否かが判定される。そして、Ｔ
ｓ＝０．１となると、信号出力手段を達成するステップ
１０４　に移行し、後述の表示処理を行って表示駆動回
路６０に表示データを出力する。次にステップ１０６　
に移行して、差動増幅回路２０からの出力信号Ｖｏｕｔ
　が遅延回路３０を介したアナログ信号である入力信号
　Ｖｏｕｔ′をＡ／Ｄ変換回路４０によりディジタル信
号であるデータｘｉ　にＡ／Ｄ変換させる。 次にステップ１０８　に移行して、Ａ／Ｄ変換回数ｉを
カウントアップした後、ステップ１１０　で、データｘ
ｉ　を加算して積算データＸ１　を求める。次にステッ
プ１１２　に移行して、上記Ａ／Ｄ変換回数ｉが予め設
定されたサンプリング回数ｎｏ　となったか否かが判定
される。ステップ１１２　でｉ＝ｎｏ　でない場合には
、上述のステップ１０２　に戻り同様の処理を繰り返す
。

【００１９】そして、ステップ１１２　でｉ＝ｎｏ　と
なると、ステップ１１４　に移行し、ｉ＝０とクリアす
る。次にステップ１１６　に移行して、上述の積算デー
タＸ１　の平均処理として、（１／ｎｏ）Ｘ１を求めデ
ータＸ２　とする。 次にステップ１１８　に移行して、ステップ１１６　で
算出されたデータＸ２　から８ｂｉｔ　Ａ／Ｄ変換デー
タの基準値（１／２）ＶＤＤに相当する８０Ｈ（Ｈは１
６進データを示す。）を減算してデータＸ３　を算出す
る。即ち、上述の差動増幅回路２０ではＶｉｎ＝０（Ｖ
）　のときの　Ｖｏｕｔ＝（１／２）ＶＤＤを基準値と
して対応させているので、８ｂｉｔ　Ａ／Ｄ変換データ
の中央値である８０Ｈ（２進データでは１０，０００，
０００となる。）と比較することによりＶｉｎ＝０（Ｖ
）　からの符号を含んだディジタル値が求められる。

【００２０】次にステップ１２０　に移行して、ステッ
プ１１８　で算出されたデータＸ３　の正負が判定され
る。　Ｘ３＞０の場合には、Ｖｉｎ＜０（Ｖ）　であり
、ステップ１２２　に移行し、符号用フラグＦ＝１（マ
イナス）にセットされる。次にステップ１２４　に移行
して、ステップ１１８　で算出されたデータＸ３　の符
号は正であり、そのデータＸ３　が表示対応のデータ変
換関数ｆ（Ｘ３）　に代入され、表示用データＤ１　が
算出される。上述のステップ１２０　で　Ｘ３≦０の場
合には、Ｖｉｎ≧０（Ｖ）　であり、ステップ１２６　
に移行し、符号用フラグＦ＝０（プラス）にセットされ
る。 次にステップ１２８　に移行して、ステップ１１８　で
算出されたデータＸ３　の符号は負であり、そのデータ
Ｘ３　の絶対値が表示対応のデータ変換関数ｆ（｜Ｘ３
｜）　に代入され、表示用データＤ１　が算出される。 そして、ステップ１３０　に移行し、上記積算データＸ
１　がクリアされた後、ステップ１０２　に戻り同様の
処理が繰り返される。

【００２１】次に、上述のステップ１０４　における表
示処理のサブルーチンを示した図４のフローチャートに
基づいて説明する。

【００２２】ステップ２００　では、符号用フラグＦ＝
０であるか否かが判定される。Ｆ＝０ならばプラスであ
り、ステップ２０２　に移行し、符号用データ“−”を
リセットする。Ｆ＝１ならばマイナスであり、ステップ
２０４　に移行し、符号用データ“−”をセットする。 そして、ステップ２０６　に移行し、符号用データ及び
数字表示用データを表示駆動回路６０に出力する。この
表示駆動回路６０からの出力信号により表示器７０には
表示データとしての電流値が、正の表示例としては“２
３Ａ”、負の表示例としては“−２３Ａ”のように表示
される。

【００２３】図５は第２の発明に係るＡ／Ｄ変換装置の
一部詳細回路を含む全体回路構成を示したブロックダイ
ヤグラムである。

【００２４】センサ１０は図１と同様のものであり、セ
ンサ１０からは正負に変位するアナログ信号が出力され
ている。そのセンサ１０からの入力信号Ｖｉｎが信号変
換手段を達成する反転増幅回路２１及び非反転増幅回路
であるボルテージフォロア（又は、必要に応じ正帰還増
幅回路）２３、又、符号判定手段を達成する比較回路２
２にそれぞれ入力される。上記反転増幅回路２１の出力
信号Ｖｏｕｔ１は後段の遅延回路３１に入力される。そ
して、遅延回路３１からのアナログ信号はＡ／Ｄ変換手
段を達成するＡ／Ｄ変換回路４１を介してディジタル信
号に変換され信号出力手段を達成するＣＰＵ５１に読み
込まれる。又、上記比較回路２２の出力信号Ｖｏｕｔ２
は後段の遅延回路３２に入力される。そして、遅延回路
３２からの信号は上記ＣＰＵ５１に読み込まれる。更に
、上記ボルテージフォロア２３の出力信号Ｖｏｕｔ３は
後段の遅延回路３３に入力される。そして、遅延回路３
３からのアナログ信号はＡ／Ｄ変換手段を達成するＡ／
Ｄ変換回路４２を介してディジタル信号に変換され同じ
くＣＰＵ５１に読み込まれる。そして、ＣＰＵ５１から
の出力信号は表示駆動回路６１に入力され、最終的に表
示器７１に表示データが表示される。尚、上記遅延回路
３１，３２，３３、Ａ／Ｄ変換回路４１，４２及びＣＰ
Ｕ５１は同一の電源電圧ＶＤＤにて駆動されている。

【００２５】反転増幅回路２１における入力信号Ｖｉｎ
と出力信号Ｖｏｕｔ１との関係は次式のようになる。 Ｖｏｕｔ１＝−（Ｒｆ２／Ｒｓ２）Ｖｉｎ（Ｒｓ２，Ｒ
ｆ２：増幅率の設定用抵抗）ここで、本実施例において
は、増幅率ＡＮＦ＝Ｒｆ２／Ｒｓ２＝１とすると、上式
は次式のようになる。尚、抵抗Ｒ２１はオフセット電流
用抵抗である。 Ｖｏｕｔ１＝−Ｖｉｎ この反転増幅回路２１の出力信号Ｖｏｕｔ１は後段の遅
延回路３１を介して出力信号Ｖｏｕｔ１′となる。又、
比較回路２２は、入力信号Ｖｉｎと０（Ｖ）　とを比較
した出力信号Ｖｏｕｔ２を出力する。尚、抵抗Ｒ２３及
び抵抗Ｒ２４は入力保護抵抗及びオフセット電流用抵抗
であり、Ｒ２３＝Ｒ２４とする。この比較回路２２の出
力信号Ｖｏｕｔ２が後段の遅延回路３２を介した出力信
号Ｖｏｕｔ２′は−ＶＤ≒０或いはＶＤＤ＋ＶＤ≒ＶＤ
Ｄである。更に、ボルテージフォロア２３における入力
信号Ｖｉｎと出力信号Ｖｏｕｔ３との関係は次式のよう
になる。 Ｖｏｕｔ３＝Ｖｉｎ このボルテージフォロア２３の出力信号Ｖｏｕｔ３は後
段の遅延回路３３を介して出力信号Ｖｏｕｔ３′となる
。尚、ＶＤ　はＡ／Ｄ変換回路４１，４２の入力部に配
設された入力保護用クランプダイオードＤ２１，Ｄ２５
などによる電圧降下分を示している。従って、上記出力
信号Ｖｏｕｔ２′がＣＰＵ５１の入力ポートＰ１より後
述のように検知され、この入力ポートＰ１の“０”，“
１”の状態によりセンサ１０からの入力信号Ｖｉｎの正
負符号が判る。そして、２つのＡ／Ｄ変換回路４１，４
２のどちらのデータを読み込めば良いかが判る。

【００２６】図６はセンサ１０からの入力信号Ｖｉｎと
遅延回路３１からの出力信号Ｖｏｕｔ１′、遅延回路３
２からの出力信号Ｖｏｕｔ２′、遅延回路３３からの出
力信号Ｖｏｕｔ３′との入出力関係を示している。

【００２７】Ｖｉｎ＞０のとき充電状態、Ｖｉｎ＜０の
とき放電状態を示している。Ｖｉｎ＞０の充電領域では
Ｖｏｕｔ２′＝０のためＶｏｕｔ３′のデータを取り込
み、ＣＰＵ５１内部では充電データとして処理される。 一方、Ｖｉｎ＜０の放電領域ではＶｏｕｔ２′＝ＶＤＤ
のためＶｏｕｔ１′のデータを取り込み、ＣＰＵ５１内
部では放電データとして処理される。

【００２８】次に、第２の発明に係る実施例装置で使用
されているＣＰＵ５１の処理手順を示した図７及び図８
のフローチャートに基づき、表示器７１の表示データと
して電流値を数字表示する場合について説明する。

【００２９】先ず、ステップ３００　で、ＣＰＵ５１の
内部ＲＡＭのクリア及び各フラグ、レジスタ、ポートな
どの初期化を実行する。次にステップ３０２　に移行し
て、Ａ／Ｄ変換或いは表示更新の周期Ｔｓ　が０．１（
ｓｅｃ．）　経過したか否かが判定される。そして、Ｔ
ｓ＝０．１となると、信号出力手段を達成するステップ
３０４　に移行し、後述の表示処理を行って表示駆動回
路６１に表示データを出力する。次にステップ３０６　
に移行して、Ａ／Ｄ変換回数ｉをカウントアップする。 次にステップ３０８　に移行して、入力ポートＰ１の値
を読み込み、Ｐ１＝０ならばＶｉｎ≧０であるので、ス
テップ３１０　に移行する。ステップ３１０　では、ボ
ルテージフォロア２３からの出力信号Ｖｏｕｔ３が遅延
回路３３を介したアナログ信号である入力信号Ｖｏｕｔ
３′をＡ／Ｄ変換回路４２によりディジタル信号である
データｘｉ　にＡ／Ｄ変換させる。そして、ステップ３
１２　で、データｘｉ　を加算してデータＸ１　を求め
る。上述のステップ３０８　で、Ｐ１＝１ならばＶｉｎ
＜０であるので、ステップ３１４　に移行する。ステッ
プ３１４　では、反転増幅回路２１からの出力信号Ｖｏ
ｕｔ１が遅延回路３１を介したアナログ信号である入力
信号Ｖｏｕｔ１′をＡ／Ｄ変換回路４１によりディジタ
ル信号であるデータｘｉ　にＡ／Ｄ変換させる。そして
、ステップ３１６　で、データｘｉ　を減算してデータ
Ｘ１　を求める。次にステップ３１８　に移行して、上
記Ａ／Ｄ変換回数ｉが予め設定されたサンプリング回数
ｎｏ　となったか否かが判定される。ステップ３１８　
でｉ＝ｎｏ　でない場合には、上述のステップ３０２　
に戻り同様の処理を繰り返す。

【００３０】そして、ステップ３１８　でｉ＝ｎｏ　と
なると、ステップ３２０　に移行し、ｉ＝０とクリアす
る。次にステップ３２２　に移行して、上述のデータＸ
１　の平均処理として、（１／ｎｏ）Ｘ１を求めデータ
Ｘ２　とし、レジスタに保管する。次にステップ３２４
　に移行して、データＸ２　の正負が判別される。　Ｘ
２≧０ならば、ステップ３２６　に移行し、符号用フラ
グＦ１＝０（プラス）にセットされる。次にステップ３
２８　に移行して、レジスタのデータＸ２　の符号は正
であり、そのデータＸ２　が表示対応のデータ変換関数
ｆ（Ｘ２）　に代入され、表示用データＤ１　が算出さ
れる。上述のステップ３２４　で　Ｘ２＜０ならば、ス
テップ３３０　に移行し、符号用フラグＦ１＝１（マイ
ナス）にセットされる。次にステップ３３２　に移行し
て、レジスタのデータＸ２　の符号は負であり、そのデ
ータＸ２　の絶対値が表示対応のデータ変換関数ｆ（｜
Ｘ２｜）　に代入され、表示用データＤ１　が算出され
る。そして、ステップ３３４　に移行し、上記データＸ
１　がクリアされた後、ステップ３０２　に戻り同様の
処理が繰り返される。

【００３１】次に、上述のステップ３０４　における表
示処理のサブルーチンを示した図８のフローチャートに
基づいて説明する。

【００３２】ステップ４００　では、符号用フラグＦ１
＝０であるか否かが判定される。Ｆ１＝０ならばプラス
であり、ステップ４０２　に移行し、表示用データとし
て“Ｄ１　”をセットする。Ｆ１＝１ならばマイナスで
あり、ステップ４０４　に移行し、表示用データとして
“−Ｄ１　”をセットする。そして、ステップ４０６　
に移行し、表示用データを表示駆動回路６１に出力する
。この表示駆動回路６１からの出力信号により表示器７
１には表示データとしての電流値が表示される。

【００３３】

【発明の効果】第１の発明の効果としては、センサから
入力され正負の値に変位するアナログ信号を所定の正の
レベルを基準値とした零又は正の値にて変位するアナロ
グ信号として出力し、そのアナログ信号をＡ／Ｄ変換し
てディジタル信号とする。そして、そのディジタル信号
の大きさと基準値に対応したディジタル値とを比較し、
センサから入力されるアナログ信号に対応したディジタ
ル信号の大きさとその符号とから成る信号が出力される
。従って、本発明のＡ／Ｄ変換装置を用いることにより
、センサ信号が正負に変位するようなアナログ信号であ
っても何ら問題なくディジタル信号に変換することがで
きる。

【００３４】第２の発明の効果としては、センサから入
力され正負の値に変位するアナログ信号を零又は正の値
にて変位するアナログ信号として出力し、そのアナログ
信号をＡ／Ｄ変換してディジタル信号とする。又、セン
サから入力されたアナログ信号の正負符号が判定され、
そのディジタル信号の大きさと判定された符号に基づき
センサから入力されるアナログ信号に対応したディジタ
ル信号の大きさとその符号とから成る信号が出力される
。従って、本発明のＡ／Ｄ変換装置を用いることにより
、センサ信号が正負に変位するようなアナログ信号であ
っても何ら問題なくディジタル信号に変換することがで
きる。

【図面の簡単な説明】

【図１】第１の発明の具体的な一実施例に係るＡ／Ｄ変
換装置の一部詳細回路を含む全体回路構成を示したブロ
ックダイヤグラムである。

【図２】同実施例装置に係る差動増幅回路における入出
力特性を示した説明図である。

【図３】同実施例装置で使用されているＣＰＵ５０の処
理手順を示したフローチャートである。

【図４】同実施例装置で使用されているＣＰＵ５０の処
理手順を示したフローチャートである。

【図５】第２の発明の具体的な一実施例に係るＡ／Ｄ変
換装置の一部詳細回路を含む全体回路構成を示したブロ
ックダイヤグラムである。

【図６】同実施例装置に係る反転増幅回路、比較回路及
びボルテージフォロアにおける入出力特性を示した説明
図である。

【図７】同実施例装置で使用されているＣＰＵ５１の処
理手順を示したフローチャートである。

【図８】同実施例装置で使用されているＣＰＵ５１の処
理手順を示したフローチャートである。

【図９】従来の電流プローブ及び信号増幅回路を用いた
車両用バッテリの充放電電流の検出回路を示したブロッ
クダイヤグラムである。

【図１０】従来のシャント抵抗及び信号増幅回路を用い
た車両用バッテリの充放電電流の検出回路を示したブロ
ックダイヤグラムである。

【図１１】従来の正の値に変位するアナログ信号をディ
ジタル信号に変換するＡ／Ｄ変換装置の回路構成を示し
たブロックダイヤグラムである。

【符号の説明】

１０−センサ　　　　２０−差動増幅回路（信号変換手
段）２１−反転増幅回路（信号変換手段）　　　　２２
−比較回路（符号判定手段） ２３−ボルテージフォロア（信号変換手段）３０，３１
，３２，３３−遅延回路 ４０，４１，４２−Ａ／Ｄ変換回路（Ａ／Ｄ変換手段）
５０，５１−ＣＰＵ　　　　６０，６１−表示駆動回路
　　　　７０，７１−表示器

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　センサから入力され正負の値に変位す
   るアナログ信号を所定の正のレベルを基準値とした零又
   は正の値にて変位するアナログ信号に変換する信号変換
   手段と、前記信号変換手段から出力されるアナログ信号
   をＡ／Ｄ変換してディジタル信号とするＡ／Ｄ変換手段
   と、前記Ａ／Ｄ変換手段にてＡ／Ｄ変換されたディジタ
   ル信号の大きさと前記基準値に対応したディジタル値と
   を比較し、前記センサから入力されるアナログ信号に対
   応したディジタル信号の大きさとその符号とから成る信
   号を出力する信号出力手段とを備えたことを特徴とする
   Ａ／Ｄ変換装置。
2. 【請求項２】　　センサから入力され正負の値に変位す
   るアナログ信号を零又は正の値にて変位するアナログ信
   号に変換する信号変換手段と、前記信号変換手段から出
   力されるアナログ信号をＡ／Ｄ変換してディジタル信号
   とするＡ／Ｄ変換手段と、前記センサから入力されるア
   ナログ信号の正負符号を判定する符号判定手段と、前記
   Ａ／Ｄ変換手段にてＡ／Ｄ変換されたディジタル信号の
   大きさと前記符号判定手段にて判定された符号とに基づ
   き前記センサから入力されるアナログ信号に対応したデ
   ィジタル信号の大きさとその符号とから成る信号を出力
   する信号出力手段とを備えたことを特徴とするＡ／Ｄ変
   換装置。