JPH04252496A - 高速読み出しの半導体記憶装置 - Google Patents
高速読み出しの半導体記憶装置Info
- Publication number
- JPH04252496A JPH04252496A JP3028071A JP2807191A JPH04252496A JP H04252496 A JPH04252496 A JP H04252496A JP 3028071 A JP3028071 A JP 3028071A JP 2807191 A JP2807191 A JP 2807191A JP H04252496 A JPH04252496 A JP H04252496A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- voltage
- data
- pair
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体記憶装置に関し、
特に読み出し動作の補助回路を設けデータ読み出しの高
速化を図った半導体記憶装置に関する。
特に読み出し動作の補助回路を設けデータ読み出しの高
速化を図った半導体記憶装置に関する。
【０００２】
【従来の技術】従来の記憶装置の構成は図７に示すよう
にＰＲＥ信号の電圧レベルでオン／オフするＰ型トラン
ジスタ４によってデータ線２，３を高電位ＶＤＤにプリ
チャージし、Ｎ型トランジスタ５は１対のデータ線２，
３にメモリセル１のデータ出力を選択時に出力する。デ
ータ保持回路２２はデータ線に出力されたデータをデー
タバスへ出力する。
にＰＲＥ信号の電圧レベルでオン／オフするＰ型トラン
ジスタ４によってデータ線２，３を高電位ＶＤＤにプリ
チャージし、Ｎ型トランジスタ５は１対のデータ線２，
３にメモリセル１のデータ出力を選択時に出力する。デ
ータ保持回路２２はデータ線に出力されたデータをデー
タバスへ出力する。
【０００３】以下、詳述する。図７中の読み出し動作を
制御するＰＲＥ信号とＭＲＷｎ信号の変化タイミングを
図２に示す。読み出し動作は図２の期間１０，１１，１
２から成る一連のサイクルで行われる。期間１０でＰＲ
Ｅ信号はＰ型トランジスタ４をオンし、データ線２，３
はＰ型トランジスタ４のソース側の電位ＶＤＤにチャー
ジアップされる。
制御するＰＲＥ信号とＭＲＷｎ信号の変化タイミングを
図２に示す。読み出し動作は図２の期間１０，１１，１
２から成る一連のサイクルで行われる。期間１０でＰＲ
Ｅ信号はＰ型トランジスタ４をオンし、データ線２，３
はＰ型トランジスタ４のソース側の電位ＶＤＤにチャー
ジアップされる。
【０００４】期間１１でＰＲＥ信号は反転して高電位と
なり前記Ｐ型トランジスタ４はオフし、データ線は残留
電荷により高電位を保持する。
なり前記Ｐ型トランジスタ４はオフし、データ線は残留
電荷により高電位を保持する。
【０００５】期間１２でＭＲＷｎ信号は反転し高電位レ
ベルになり、メモリセル１内のＮ型トランジスタ５はオ
ンする。メモリセル１内のインバータ６は一方が高電位
を出力すると、その出力を受けて他方は低電位を出力し
、Ｎ型トランジスタ５がオンしたときにデータ線２，３
の一方を低電位にディスチャージする。
ベルになり、メモリセル１内のＮ型トランジスタ５はオ
ンする。メモリセル１内のインバータ６は一方が高電位
を出力すると、その出力を受けて他方は低電位を出力し
、Ｎ型トランジスタ５がオンしたときにデータ線２，３
の一方を低電位にディスチャージする。
【０００６】ディスチャージされた低電位のデータ線と
電荷保持による高電位のデータ線からデータ保持回路２
２はメモリセル１の出力データを判断し、出力データを
データバスへ出力する。
電荷保持による高電位のデータ線からデータ保持回路２
２はメモリセル１の出力データを判断し、出力データを
データバスへ出力する。
【０００７】
【発明が解決しようとする課題】このような従来の半導
体記憶装置では、メモリセル数が増加するとデータ線が
延長され、データ線に結合した負荷容量が増加する。そ
の結果、読み出し動作時にチャージアップされたデータ
線を高速でディスチャージすることが困難であった。
体記憶装置では、メモリセル数が増加するとデータ線が
延長され、データ線に結合した負荷容量が増加する。そ
の結果、読み出し動作時にチャージアップされたデータ
線を高速でディスチャージすることが困難であった。
【０００８】
【課題を解決するための手段】本発明の記憶装置は、デ
ータ線の信号を入力して反転信号を出力するインバータ
と、前記反転信号をゲートに入力してデータ線の電位変
化を補助するトランジスタを備える。本発明の要旨は、
記憶ノードにデータビットを電圧で保持するメモリセル
と、該メモリセルに接続されデータビットの論理レベル
にしたがい電圧差を発生する１対のデータ線とを備えた
半導体記憶装置において、上記１対のデータ線にそれぞ
れ接続され電源電圧と接地電圧との中間電位より電源電
圧または接地電圧に近い電圧で反転する１対のインバー
タと、上記１対のインバータで制御され上記１対のデー
タ線の電圧変化を加速する１対のデータ線と電源電圧ま
たは接地電圧との間に設けられた１対の補助電流経路と
を有することである。
ータ線の信号を入力して反転信号を出力するインバータ
と、前記反転信号をゲートに入力してデータ線の電位変
化を補助するトランジスタを備える。本発明の要旨は、
記憶ノードにデータビットを電圧で保持するメモリセル
と、該メモリセルに接続されデータビットの論理レベル
にしたがい電圧差を発生する１対のデータ線とを備えた
半導体記憶装置において、上記１対のデータ線にそれぞ
れ接続され電源電圧と接地電圧との中間電位より電源電
圧または接地電圧に近い電圧で反転する１対のインバー
タと、上記１対のインバータで制御され上記１対のデー
タ線の電圧変化を加速する１対のデータ線と電源電圧ま
たは接地電圧との間に設けられた１対の補助電流経路と
を有することである。
【０００９】
【発明の作用】メモリセルに保持されているデータビッ
トにしたがい１対のデータ線に電圧差が発生し始めると
、１対のインバータの一方が１対の補助電流経路の一方
を機能させて電圧差拡大の高速化を図る。
トにしたがい１対のデータ線に電圧差が発生し始めると
、１対のインバータの一方が１対の補助電流経路の一方
を機能させて電圧差拡大の高速化を図る。
【００１０】
【実施例】次に本発明の実施例を図面を参照して説明す
る。
る。
【００１１】図１は本発明の第１実施例を示している。
図１の信号ＰＲＥ，ＭＲＷｎは図２のタイミングで変化
する。
する。
【００１２】メモリセル１のデータをデータ線２，３に
出力するには、まずＰＲＥ信号が低電位の期間１０にＰ
型トランジスタ４がオンし、データ線１，２を高電位に
プリチャージする。ＰＲＥ信号が高電位に反転しＰ型ト
ランジスタ４がオフした後も、データ線１，２の電荷は
保持され、データ線１，２は高電位を保持する。
出力するには、まずＰＲＥ信号が低電位の期間１０にＰ
型トランジスタ４がオンし、データ線１，２を高電位に
プリチャージする。ＰＲＥ信号が高電位に反転しＰ型ト
ランジスタ４がオフした後も、データ線１，２の電荷は
保持され、データ線１，２は高電位を保持する。
【００１３】次にＭＲＷｎ信号が高電位の期間１２にメ
モリセル１のＮ型トランジスタ５がオンし、インバータ
６の低電位を出力する側のデータ線をディスチャージす
る。
モリセル１のＮ型トランジスタ５がオンし、インバータ
６の低電位を出力する側のデータ線をディスチャージす
る。
【００１４】ここで、インバータのしきい値Ｖｔｈを高
く設定されているインバータ７は、ディスチャージが開
始され、データ線の電圧が図３で示す高めのしきい値Ｖ
ｔｈまで下がると、出力を反転し、高電位を出力する。 前記インバータの出力反転により、Ｎ型トランジスタ８
がオンする。
く設定されているインバータ７は、ディスチャージが開
始され、データ線の電圧が図３で示す高めのしきい値Ｖ
ｔｈまで下がると、出力を反転し、高電位を出力する。 前記インバータの出力反転により、Ｎ型トランジスタ８
がオンする。
【００１５】前記Ｎ型トランジスタ８のソース側にシリ
アル接続されたＮ型トランジスタ９は、ＭＲＷｎ信号を
ゲートに入力されているので、前記データ線２，３のデ
ィスチャージ期間１２にオンしている。したがって、イ
ンバータ７が出力を反転し始める図３のＡ点からデータ
線２，３のディスチャージは加速され、データ線の電位
は従来特性を示す実線から本実施例の特性を示す破線へ
と変化速度を速める。
アル接続されたＮ型トランジスタ９は、ＭＲＷｎ信号を
ゲートに入力されているので、前記データ線２，３のデ
ィスチャージ期間１２にオンしている。したがって、イ
ンバータ７が出力を反転し始める図３のＡ点からデータ
線２，３のディスチャージは加速され、データ線の電位
は従来特性を示す実線から本実施例の特性を示す破線へ
と変化速度を速める。
【００１６】また前記Ｎ型トランジスタ９は、データ線
がチャージアップされる図２の期間１０ではオフしてい
るため、Ｎ型トランジスタ８がデータ線のチャージアッ
プ後インバータ７のしきい値Ｖｔｈに達するまでオンし
ていても、データ線のチャージアップ用の電荷がリーク
しない。
がチャージアップされる図２の期間１０ではオフしてい
るため、Ｎ型トランジスタ８がデータ線のチャージアッ
プ後インバータ７のしきい値Ｖｔｈに達するまでオンし
ていても、データ線のチャージアップ用の電荷がリーク
しない。
【００１７】なお、Ｎ型トランジスタ９のゲート信号は
、ＰＲＥ信号で代替することができる。
、ＰＲＥ信号で代替することができる。
【００１８】図４は本発明の第２実施例を示している。
図４の信号ＰＤＣ，ＭＲＷｎは図５のタイミングで変化
する。
する。
【００１９】メモリセル１のデータをデータ線２，３に
出力するには、まずＰＤＣ信号が高電位の期間１８にＮ
型トランジスタ１３がオンし、データ線２，３を低電位
にディスチャージする。ＰＤＣ信号が低電位に反転しＮ
型トランジスタ１３がオフした後も、データ線２，３の
低電位は保持される。
出力するには、まずＰＤＣ信号が高電位の期間１８にＮ
型トランジスタ１３がオンし、データ線２，３を低電位
にディスチャージする。ＰＤＣ信号が低電位に反転しＮ
型トランジスタ１３がオフした後も、データ線２，３の
低電位は保持される。
【００２０】次にＭＲＷｎ信号が低電位の期間２０にメ
モリセル１のＰ型トランジスタ１４がオンし、メモリセ
ル１のインバータ１５が高電位を出力する側のデータ線
をチャージアップする。
モリセル１のＰ型トランジスタ１４がオンし、メモリセ
ル１のインバータ１５が高電位を出力する側のデータ線
をチャージアップする。
【００２１】ここでしきい値を低く設定したインバータ
１６はデータ線２，３の電圧が図６中の低めのしきい値
Ｖｔｈまで達すると、出力を反転し、低電位を出力する
。 この時、Ｐ型トランジスタ１７のソース側にシリアル接
続されたＰ型トランジスタ１８はＭＲＷｎ信号が低電位
の期間２０でオンしているため、前記インバータ１６の
出力をゲート入力するＰ型トランジスタ１７がオンする
ことによって図４で示すＢ点からデータ線のチャージア
ップが加速される。
１６はデータ線２，３の電圧が図６中の低めのしきい値
Ｖｔｈまで達すると、出力を反転し、低電位を出力する
。 この時、Ｐ型トランジスタ１７のソース側にシリアル接
続されたＰ型トランジスタ１８はＭＲＷｎ信号が低電位
の期間２０でオンしているため、前記インバータ１６の
出力をゲート入力するＰ型トランジスタ１７がオンする
ことによって図４で示すＢ点からデータ線のチャージア
ップが加速される。
【００２２】したがって、データ線の電位は図３の従来
特性を示す実線から本実施例の特性を示す破線へと変化
速度を速める。
特性を示す実線から本実施例の特性を示す破線へと変化
速度を速める。
【００２３】またデータ線１８がディスチャージされる
図５の期間１８において、前記Ｐ型トランジスタ１８は
オフしているため、Ｐ型トランジスタ１７がディスチャ
ージによってデータ線の電位がインバータ１６のしきい
値に達するまでオンしていても、データ線のチャージア
ップ用の電荷がリークすることはない。
図５の期間１８において、前記Ｐ型トランジスタ１８は
オフしているため、Ｐ型トランジスタ１７がディスチャ
ージによってデータ線の電位がインバータ１６のしきい
値に達するまでオンしていても、データ線のチャージア
ップ用の電荷がリークすることはない。
【００２４】ここでＰ型トランジスタ１８のゲート信号
はＰＤＣ信号で代替することができる。
はＰＤＣ信号で代替することができる。
【００２５】
【発明の効果】以上説明したように、本発明はメモリセ
ルのデータ出力によるデータ線の電位変化の速度を向上
させたので、半導体記憶装置の読み出し速度が高速にな
るという効果を得られる。
ルのデータ出力によるデータ線の電位変化の速度を向上
させたので、半導体記憶装置の読み出し速度が高速にな
るという効果を得られる。
【図１】本発明の第１実施例を示す回路図である。
【図２】図１で用いられる信号のタイムチャートである
。
。
【図３】図１のデータ線の電圧波形図である。
【図４】本発明の第２実施例を示す回路図である。
【図５】第２実施例で用いる信号のタイムチャートであ
る。
る。
【図６】第２実施例のデータ線の電圧波形図である。
【図７】従来例の回路図である。
１ メモリセル
２ データ線
３ データ線
４ Ｐ型トランジスタ
５ Ｎ型トランジスタ
６ インバータ
７ インバータ
８ Ｎ型トランジスタ
９ Ｎ型トランジスタ
１０ データ線プリチャージ期間
１１ データ線保持期間
１２ データ線ディスチャージ期間
１３ Ｐ型トランジスタ
１４ Ｐ型トランジスタ
１５ インバータ
１６ インバータ
１７ Ｐ型トランジスタ
１８ Ｐ型トランジスタ
１９ データ線プリディスチャージ期間２０ デー
タ線保持期間 ２１ データ線チャージアップ期間 ２２ データ保持回路
タ線保持期間 ２１ データ線チャージアップ期間 ２２ データ保持回路
Claims (1)
- 【請求項１】 記憶ノードにデータビットを電圧で保
持するメモリセルと、該メモリセルに接続されデータビ
ットの論理レベルにしたがい電圧差を発生する１対のデ
ータ線とを備えた半導体記憶装置において、上記１対の
データ線にそれぞれ接続され電源電圧と接地電圧との中
間電位より電源電圧または接地電圧に近い電圧で反転す
る１対のインバータと、上記１対のインバータで制御さ
れ上記１対のデータ線の電圧変化を加速する１対のデー
タ線と電源電圧または接地電圧との間に設けられた１対
の補助電流経路とを有することを特徴とする半導体記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2807191A JP2692395B2 (ja) | 1991-01-29 | 1991-01-29 | 高速読み出しの半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2807191A JP2692395B2 (ja) | 1991-01-29 | 1991-01-29 | 高速読み出しの半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04252496A true JPH04252496A (ja) | 1992-09-08 |
| JP2692395B2 JP2692395B2 (ja) | 1997-12-17 |
Family
ID=12238540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2807191A Expired - Fee Related JP2692395B2 (ja) | 1991-01-29 | 1991-01-29 | 高速読み出しの半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692395B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147544A (en) * | 1998-10-22 | 2000-11-14 | Mitsubishi Denki Kabushiki Kaisha | Data transfer circuit transferring complementary data signals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH029098A (ja) * | 1988-06-27 | 1990-01-12 | Nec Corp | 読出専用半導体記憶装置 |
| JPH04195994A (ja) * | 1990-11-28 | 1992-07-15 | Seiko Epson Corp | 半導体記憶装置 |
-
1991
- 1991-01-29 JP JP2807191A patent/JP2692395B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH029098A (ja) * | 1988-06-27 | 1990-01-12 | Nec Corp | 読出専用半導体記憶装置 |
| JPH04195994A (ja) * | 1990-11-28 | 1992-07-15 | Seiko Epson Corp | 半導体記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147544A (en) * | 1998-10-22 | 2000-11-14 | Mitsubishi Denki Kabushiki Kaisha | Data transfer circuit transferring complementary data signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2692395B2 (ja) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2502943B2 (ja) | 高速センスアンプ | |
| US6125049A (en) | Match line control circuit for content addressable memory | |
| US4661928A (en) | Output buffer in which inductive noise is suppressed | |
| US20130286705A1 (en) | Low power content addressable memory hitline precharge and sensing circuit | |
| KR970004416B1 (ko) | 동기식 스태틱 랜덤 액세스 메모리 및 전송통신 패킷 스위치에 사용하기 위한 방법 | |
| US4099265A (en) | Sense line balance circuit for static random access memory | |
| EP0096421B1 (en) | Static memory device with signal transition detector | |
| US10522202B2 (en) | Memory device and compensation method therein | |
| US5073872A (en) | Data output control circuit for semiconductor storage device | |
| US3938109A (en) | High speed ECL compatible MOS-Ram | |
| US4000429A (en) | Semiconductor circuit device | |
| KR100582852B1 (ko) | 펄스 폭이 가변하는 펄스 발생기 및 이를 이용한 센스증폭기 | |
| KR100510535B1 (ko) | 전원 전압에 반비례하게 출력 신호의 주파수를 가변시키는오실레이터 | |
| GB2300282A (en) | Substrate bias voltage control circuit | |
| US5495189A (en) | Non-overlap signal generation circuit | |
| US7280429B2 (en) | Data latch circuit of semiconductor device and method for latching data signal | |
| US6002624A (en) | Semiconductor memory device with input/output masking function without destruction of data bit | |
| US3786277A (en) | Circuit arrangement of mos transistors operating according to the dynamic principle for decoding the addresses for an mos memory | |
| US4460983A (en) | Integrated dynamic read-write memory | |
| JPH07105142B2 (ja) | 高速センシング装置を具備した半導体メモリー装置 | |
| JP2692395B2 (ja) | 高速読み出しの半導体記憶装置 | |
| US6388471B1 (en) | Single phase edge trigger register | |
| KR100233331B1 (ko) | 신호천이검출회로 | |
| CN108806744B (zh) | 一种延时产生电路及非易失性存储器读时序产生电路 | |
| US4841279A (en) | CMOS RAM data compare circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |