JPH04252562A

JPH04252562A - 画像処理装置

Info

Publication number: JPH04252562A
Application number: JP3238188A
Authority: JP
Inventors: Fuminari Matsumoto; 松本　文成
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1990-10-10
Filing date: 1991-09-18
Publication date: 1992-09-08
Also published as: US5245701A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データを蓄積し、
該蓄積された画像データに所定の画像処理を施す画像処
理装置に係り、特に、画像データを蓄積するに際して画
像データをメモリ上にシリアルに書き込むようになされ
た画像処理装置に関するものである。

【０００２】

【従来の技術】近年、ハードコピーの出力を行う画像出
力装置を共用し、画像読取装置で読み取った原稿画像デ
ータは勿論のこと、パーソナルコンピュータ（以下、Ｐ
Ｃと称す）で作成した画像データあるいはファクシミリ
（以下、ＦＡＸと称す）で受信した画像データに所定の
画像処理を施して一つの画像出力装置からハードコピー
として出力できるようにした画像処理装置の開発が盛ん
である。その構成例を図４に示す。図４において、ペー
ジメモリ４０は画像データを一時的に蓄積し、画像の一
部を削除するマスク処理、画像の一部のみを抽出するト
リミング処理、あるいは、第１の原稿の所定の領域に第
２の原稿の所定の領域の画像をはめ込むはめ込み合成処
理（カット＆ペースト）等の種々の編集処理を行う際に
使用されるものである。

【０００３】ＰＣ４１は、入力装置としてのキーボード
、ポインティングデバイス、出力装置としてのカラーＣ
ＲＴ等を備えるものであり、文書、図形あるいは表等が
作成される。ビットマップ化回路４２は、ＰＣ４１から
出力されるコードデータをビットマップ化するものであ
る。画像読取装置４３は、ＣＣＤ等で構成されるライン
センサ、その駆動回路等を備え、１画素を所定のビット
数のデジタル画像データとして出力する。ＦＡＸ４４は
、電話回線を介して受信したコードデータ、例えばＣＣ
ＩＴＴ仕様のコードデータをイメージデータに変換して
出力するものである。画像出力装置４６は、入力された
画像データに基づいてハードコピーを作成し、出力する
ものであり、例えば、黒色現像器を備え、更に必要に応
じて一つまたは複数のカラー現像器を搭載可能となされ
たものである。制御装置４５は、マイクロコンピュータ
で構成され、ページメモリに蓄積された画像データに対
する画像処理等、ユーザインターフェース（以下、ＵＩ
と称す。但し図４には図示せず）で作成されたコピージ
ョブに基づいて当該画像処理装置の動作を統括して管理
するものである。以上のように、図４に示す画像処理装
置では、デジタル画像データを生成するものとしてＰＣ
４１、画像読取装置４３及びＦＡＸ４４が備えられてお
り、これらが画像出力装置４６を共用する構成となされ
ている。

【０００４】いま、ＵＩにおいて作成されたコピージョ
ブがＰＣ４１で生成された画像データのコピー出力であ
った場合には、制御装置４５はＰＣ４１からの画像デー
タを画像出力装置４６に供給するが、この際、ＰＣ４１
の出力がビットマップデータである場合にはそのまま、
コードデータである場合にはビットマップ化回路４２で
ビットマップ化したデータを画像出力装置４６に送出す
る。また、ＵＩにおいて作成されたコピージョブが画像
読取装置４３で読み取った原稿画像データのコピー出力
であった場合には、制御装置４５は、画像読取装置４３
の出力を画像出力装置４６に送出する。

【０００５】更に、コピージョブがＦＡＸ４４で受信し
た画像データをコピー出力するものであった場合には、
制御装置４６は、ＦＡＸ４４で復号化されてビットマッ
プ化された画像データを画像出力装置４６に送出する。また、更に、画像読取装置４３で読み取った画像の所定
の領域をマスクする画像処理が指示された場合には、制
御装置４５は、画像読取装置４３から取り込んだ画像デ
ータを一旦ページメモリ４０に書き込み、ページメモリ
４０上でマスク処理を行った後、画像出力装置４６に画
像データを送出する。ＰＣ４１、ＦＡＸ４４から出力さ
れる画像データに対する画像処理もついても同様に行わ
れる。

【０００６】

【発明が解決しようとする課題】しかしながら、図４に
示すように１画素当りのビット数が異なる画像データに
対して画像処理を行うものにおいては、１画素当りのビ
ット数が少ない画像データを取り扱う場合にはページメ
モリの一部しか使用しないのでコストパフォーマンスが
良くないという問題があった。即ち、従来のページメモ
リは、図５に示すように、ｎ枚のプレーンメモリを備え
、画像データの最下位ビットＢ０　は最下位のプレーン
メモリＰ０　に、その上位のビットＢ１　はプレーンメ
モリＰ１　に、最上位ビットＢｎ　は最上位のプレーン
メモリＰｎ　に書き込むというようにして画像データの
各ビットを対応するプレーンメモリに書き込むプレーン
メモリ方式が採用されていたので、図４の画像読取装置
４３の出力画像データが例えば１画素３ビットの場合に
は、ページメモリ４０は３枚のプレーンメモリで構成さ
れることになる。従って、画像読取装置４３からの画像
データをページメモリ４０に書き込む場合には当該ペー
ジメモリ４０は有効に利用されるが、ビットマップ化回
路４２から出力される画像データ及びＦＡＸ４４から出
力される画像データは２値の画像データ、即ち１画素１
ビットであるために、ページメモリ４０の最下位のプレ
ーンメモリＰ０　しか使用されず、他のプレーンメモリ
は使用されないので、コストパフォーマンスが非常に悪
いものになっていたのである。

【０００７】これに対して、１枚のメモリに画像データ
を連続的に記憶する方式（以下、この方式をシリアルパ
ック記憶方式と称す）が提案されている。即ち、１画素
１ビットの画像データに対しては、図６Ａに示すように
、最初のアドレスには図中「０」で示す第０番目の画素
の値を書き込み、次のアドレスには図中「１」で示す第
１番目の画素の値を書き込み、その次のアドレスには図
中「２」で示す第２番目の画素の値を書き込むというよ
うに各画素値を順次アドレス順に書き込み、また、１画
素３ビットの画像データに対しては、図６Ｂに示すよう
に、最初のアドレスには図中「０」で示す第０番目の画
素の最下位ビットＢ０を、次のアドレスには同画素の次
のビットＢ１　を、その次のアドレスには同画素の最上
位ビットＢ２　をそれぞれ書き込むというように、各画
素の３個のビットＢ０，Ｂ１，Ｂ２　を順次アドレス順
にシリアルに書き込むのである。

【０００８】このように、シリアルパック記憶方式によ
れば、画像データのビット数によらず、ページメモリを
有効に利用することができ、コストパフォーマンスを向
上させることができるものである。なお、図６のページ
メモリのメモリ空間を示す図において、例えば「５Ｂ０
　」という表記は、当該アドレスには第５番目の画素の
Ｂ０　ビットが書き込まれていることを示す。以下同様
である。

【０００９】しかしながら、画像処理装置においてペー
ジメモリへの画像データの書き込みにシリアルパック記
憶方式を採用し、当該ページメモリのメモリ空間上で画
像処理を行う場合には画像処理が非常に面倒であり、時
間がかかるという問題があった。

【００１０】その具体例をはめ込み合成を行う場合を例
にとって説明すると次のようである。はめ込み合成とは
、図７に示すように、第１の画像５１中の２点Ｑ１（ｘ
１，ｙ１　），Ｑ２（ｘ２，ｙ２　）で形成される矩形
領域５３内に、第２の画像５２中の２点Ｑ３（ｘ３，ｙ
３　），Ｑ４（ｘ４，ｙ４　）で形成される矩形領域５
４内の画像をはめ込む画像処理をいう。ここでは理解を
容易にするために、ｘ１＝ｘ３，ｘ２＝ｘ４，ｙ１＝ｙ
３，ｙ２＝ｙ４とし、これらの矩形領域５３、５４は共
に、ｙ１　ライン目からｙ２　ライン目までの各ライン
において第４７画素目から第７８画素目までを含むもの
とする。また、画像データは１ライン４７５２画素、１
画素３ビットとし、制御装置４５のアクセス単位のビッ
ト数、即ち、制御装置４５が一時にアクセスできるビッ
ト数は１６ビット（以下、これを１ワードとする）であ
るとする。なお、以下ではページメモリのメモリ空間で
の画像データの転送によりはめ込み合成を行う場合につ
いて説明するが、入力画像を直接ページメモリに書き込
みながらはめ込み合成を行う場合についても同様である
。

【００１１】さて、いま、ページメモリ４０の所定のメ
モリ領域Ａには第１の画像の画像データが書き込まれ、
また、ページメモリ４０の他の所定のメモリ領域Ｂには
第２の画像の画像データが図８Ａに示すように書き込ま
れているとする。つまり、この例では論理「１」が意味
を持ち、画素が黒であるとする。この状態において、ま
ず制御装置４５は、メモリ領域Ｂのｙ１　ライン目に相
当するアドレスの８ワード目の画像データを取り込む。このうち、実際に必要な画像データは４７番目の画素の
画像データからであるので、制御装置４５は０００００
００００００００１１１というデータを作成し、当該データと先に取り込んだメ
モリ領域Ｂのｙ１ライン目に相当するアドレスの８ワー
ド目の画像データとの論理積を演算して、図８Ｂに示す
ように、４２Ｂ２　〜４６Ｂ２　のデータを「０」にす
る。

【００１２】次に制御装置４５は、メモリ領域Ａのｙ１
　ライン目に相当するアドレスの８ワード目の画像デー
タを取り込み、１１１１１１１１１１１１１０００というデータを作成し、当該データと先に取り込んだメ
モリ領域Ａのｙ１ライン目に相当するアドレスの８ワー
ド目の画像データとの論理積を演算して、図８Ｃに示す
ように、不要な画像データ　４７Ｂ０，４７Ｂ１，４７
Ｂ２　を「０」にする。

【００１３】次に、制御装置４５はこれらの画像データ
の論理和をとり、その結果をメモリ領域Ａのｙ１　ライ
ン目に相当するアドレスの８ワード目に書き込む。次に
、制御装置４５は、メモリ領域Ｂのｙ１　ライン目に相
当するアドレスの９ワード目のデータを読み出し、メモ
リ領域Ａのｙ１　ライン目に相当するアドレスの９ワー
ド目にそのまま書き込む。この操作を１３ワード目まで
繰り返す。

【００１４】次に制御装置４５は、メモリ領域Ｂのｙ１
　ライン目に相当するアドレスの１４ワード目のデータ
を読み出し、上述したと同様にして、図８Ｄに示すよう
に不要なビットを「０」とする。次に制御装置４５は、
メモリ領域Ａのｙ１　ライン目に相当するアドレスの１
４ワード目のデータを読み出し、上述したと同様にして
、図８Ｅに示すように不要なビットを「０」とする。次
に、制御装置４５はこれらの画像データの論理和をとり
、その結果をメモリ領域Ａのｙ１　ライン目に相当する
アドレスの１４ワード目に書き込む。これによって、メ
モリ領域Ａのｙ１　ライン目の４７画素目から７８画素
目の画像データは第２の画像の画像データにより置き換
えられたことになる。以上の操作をｙ２　ライン目まで
繰り返し行うことによってはめ込み合成処理が完了する
。

【００１５】このように、単にシリアルパック記憶方式
を採用しただけでは当該画像処理に不要な画像データを
も読み出してしまい、その結果各ラインについて不要な
画像データに対するマスク処理が必要となるので、画像
処理の速度が著しく低下するものであった。本発明は、
上記の課題を解決するものであって、ページメモリのコ
ストパフォーマンスを向上できると共に、画像処理の速
度を向上できる画像処理装置を提供するとを目的とする
ものである。

【００１６】

【課題を解決するための手段及び作用】上記の目的を達
成するために、本発明の画像処理装置は、図１に示すよ
うに複数の画像データ生成装置１１　〜１Ｎ　を備える
と共に、所定の画像処理を実行すると共に当該画像処理
装置の動作を統括して管理する制御装置２、及び取り込
まれた画像データを一時的に蓄積するページメモリ３を
具備する。ページメモリ３はシリアルパック記憶方式が
採用されている。そして、制御装置２は、少なくとも、
画像処理の対象となる画素の位置、１ラインの画素数、
ライン数をその画素のビット数と当該画像処理装置内で
使用される画像データのアクセス単位のビット数の最小
公倍数の単位で設定し、処理する。

【００１７】例えば、いま、画像データ生成装置１ｍ　
の画像データを取り込んでページメモリ３に書き込み、
ページメモリ３のメモリ空間上で所定の画像処理、例え
ばはめ込み合成を行うものとし、当該画像データ生成装
置１ｍ　から出力される画像データが１画素Ｂｍ　ビッ
ト、当該画像処理装置における画像データのアクセス単
位がＢ０　ビットであるとすると、制御装置２は当該画
像データ生成装置１ｍ　から取り込む１ラインのビット
数を、Ｂｍ　とＢ０　の最小公倍数の単位で設定し、処
理すると共に、はめ込み合成を行う領域及び、第２の画
像から第１の画像へ転送するビット数もＢｍ　とＢ０　
の最小公倍数の単位で設定する。なお、図１中４はＩ／
Ｏインターフェースを示す。また、本発明においては画
像出力装置は本質的な構成ではないので、図１において
は図示されていないものである。

【００１８】画像データ生成装置１から出力される画像
データは種々のフォーマットでよい。いま、画像データ
生成装置１ｉ　から出力される画像データが１画素４ビ
ットであるとすると、図２Ａに示すように、４ビットの
全てを階調情報Ｇに割り当てられていてもよいし、同図
Ｂに示すように、階調情報Ｇ０，Ｇ１　と、当該画素の
色情報を示すカラーフラグＣＦ０，ＣＦ１　で構成され
ていてもよい。勿論、階調情報が３ビット、カラーフラ
グが１ビットでもよい。更に、同図Ｃに示すように、階
調情報Ｇ０，Ｇ１，Ｇ２　と、当該画素の特性、例えば
当該画像が写真画像であること等を表す特性ビットＳＢ
で構成されていてもよく、これらの組合せで構成されて
いてもよいものである。

【００１９】この構成によれば、ページメモリ上で画像
処理を行うについて、従来必要となっていた画像データ
の端数処理、即ち、不要な画像データをも転送してしま
うことによって生じるマスク処理が不要になるので、画
像処理を高速に行うことができるものである。

【００２０】

【実施例】以下、図面を参照しつつ実施例を説明する。本発明に係る画像処理装置の基本構成は図１に示すよう
であるが、いま理解を容易にするために図３に示すよう
に画像データ生成装置として画像読取装置５のみを備え
るとし、該画像読取装置５から出力される画像データは
階調情報のみで１画素３ビット、当該画像処理装置内で
の画像データのアクセス単位を１６ビットとする。なお
、図３中、６は画像出力装置を示す。

【００２１】図３において、制御装置２は、画像処理を
行うについて、少なくとも、画像処理の対象となる画素
に対応するビットの位置、１ラインのビット数をその画
素のビット数と当該画像処理装置内で使用される画像デ
ータのアクセス単位のビット数の最小公倍数の単位で設
定し、処理するが、その具体的な動作をはめ込み合成を
行う場合を例にとって詳細に説明する。

【００２２】画像データは１画素３ビット、画像処理装
置の画像データのアクセス単位は１６ビットであるから
、その最小公倍数は４８である。従って、制御装置２は
、まず１ラインのビット数を４８の倍数に設定する。従
って、ページメモリ３には、画像読取装置５から出力さ
れた１ラインの画素の中からビット数が４８の倍数とな
る最大の画素数の画像データが選択されて書き込まれる
。例えば、１ラインが４７５２画素であったとすると、
４７５２×３　は４８の倍数であるから、１ラインにつ
いては画像読取装置５から出力された全ての画素の画像
データがページメモリ３に書き込まれることになるが、
１ラインの画素数が４６４１であったとすると、４６４
１×３は４８の倍数ではないから、４８の倍数の画素数
に丸め込みが行われ、４６４１画素の中から４６４０画
素が選択されてページメモリ３に書き込まれることにな
る。この場合、１　　画素が無視されることになるが、
画像読取装置５における原稿画像の読取が４００　ｄｏ
ｔ／ｉｎｃｈであるとすると０．０６ｍｍが無視される
に過ぎないので大きな影響はないものである。なお、画
像データをページメモリ３に書き込む際の画素数及びラ
イン数の計数はカウンタにより容易に行うことができる
ものである。

【００２３】このようにして画像読取装置５から二つの
画像を取り込み、ページメモリ３に書き込んだ後、制御
装置２は、ＵＩ（図示せず）により指示されたはめ込み
合成を行う。いま、制御装置２が、指示されたはめ込み
合成を行う領域が、図７に示したと同様に、主走査方向
（Ｆａｓｔ　Ｓｃａｎ　方向）には４７画素目から７８
画素目まで、副走査方向（Ｓｌｏｗ　Ｓｃａｎ　方向）
にはｙ１　ライン目からｙ２　ライン目までであると判
断したとする。このとき、制御装置２は、はめ込み合成
を行う領域の（（主走査方向座標）×３　）が４８の倍
数になるように丸め込みを行う。即ち、制御装置２は、
領域が開始されるｘ座標（ｘ１×３）が４８の倍数であ
るか否かを判断し、そうであればその座標値を採用し、
そうでなければｘ１　に最も近い４８の倍数の値を採用
する。従って、この場合にはｘ１　として４８が採用さ
れる。次に制御装置２は、ｘ方向の領域の幅（ｘ２　−
ｘ１＋１）が４８の倍数であるか否かを判断し、そうで
あればｘ２　をそのまま採用し、そうでなければ（ｘ２
−ｘ１＋　１）が４８の倍数になるようにｘ２　を設定
する。この場合にはｘ２−ｘ１＋１＝７８−４８＋１＝３１となり、３１×
３　は４８の倍数ではないから、制御装置２は、ｘ２　
として７９を設定する。これによって、ｘ２−ｘ１＋１
＝７９−４８＋１＝３２となる。つまり、制御装置２は
、以上の動作を行うことによって、ｘ方向（ＦＳ方向）
について、画像処理開始座標に対応するビット及び画像
処理を行うビット数を４８の倍数に設定するのであり、
この場合には、ｘ１　＝４８からｘ２　＝７９までの３
２画素が転送されることになる。

【００２４】ところで、図８Ａから明らかなように、ペ
ージメモリ３内の第２画像が書き込まれている領域のｙ
１　ライン目に相当するアドレスの９ワード目は４８番
目の画素データから始まっており、１４ワード目は９５
画素目の画像データで終っている。従って、この場合に
は、制御装置２は、単に、第２画像が書き込まれている
領域のｙ１　ライン目に相当するアドレスの９ワード目
から１４ワード目までの画像データを、そのまま、第１
画像が書き込まれている領域のｙ１　ライン目に相当す
るアドレスの９ワード目から１４ワード目までに転送し
て書き込み、この動作をｙ２　ライン目まで繰り返すこ
とによってはめ込み合成処理は完了する。

【００２５】なお、この場合、ｘ方向の画像処理開始座
標は　１画素、画像処理終了座標は　１画素ずれること
になるが、これは０．０６ｍｍ程度ずれるに過ぎないか
ら大きな影響を与えるものではない。即ち、一般に画像
処理領域の設定はＣＲＴの画面上やエディットパッド等
で行われるが、これらの座標入力手段は１　画素単位で
行うものではなく、概略の位置を示すに過ぎないもので
あり、画像処理の画素位置や幅が多少ずれても視覚的に
は問題はないものである。以上のようにして画像処理を
行った後、当該画像データを画像出力装置６に送出する
ことによってはめ込み合成が行われたコピー画像を得る
ことができる。

【００２６】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の変形が可能である。例えば、上記実施例では画像デ
ータ生成装置は一つしか配置されていないものとしたが
、複数の画像データ生成装置を備えた場合も同様にでき
ることは明らかである。即ち、制御装置は画像データ生
成装置が指定された場合、当該指定された画像データ生
成装置の出力する画像データのビット数を認識している
から、当該画像データのビット数とデータのアクセス単
位のビット数の最小公倍数を求め、それを単位として画
像処理を設定し、処理することができるものである。また、上記実施例では制御装置がページメモリ上におけ
る画像データの転送を行うものとして説明したが、ＤＭ
ＡＣ（ダイレクトメモリアクセスコントローラ）を用い
て画像データを転送するようにしてもよいものであり、
要するに本発明においては、画像処理が、当該画像処理
の対象となっている画像データの１画素のビット数と、
当該画像処理装置におけるデータのアクセス単位のビッ
ト数との最小公倍数の単位で設定され、処理されればよ
いものである。

【００２７】

【発明の効果】以上の説明から明らかなように、本発明
によれば、画像処理の単位を、データのアクセス単位の
ビット数と画像データの１画素のビット数の最小公倍数
の単位に丸め込むので、画像データを転送するに際して
不要なビットを転送することがなく、１ワード単位でそ
のまま転送するだけでよいから、画像処理を高速に行う
ことができ、以てシステムのスループットを向上させる
ことができる。

【図面の簡単な説明】

【図１】　　本発明に係る画像処理装置の基本的な構成
を示す図である。

【図２】　　画像データのフォーマットの例を示す図で
ある。

【図３】　　本発明に係る画像処理装置の一実施例の構
成を示す図である。

【図４】　　従来の画像処理装置の構成及び動作を説明
するための図である。

【図５】　　プレーンメモリ方式を説明するための図で
ある。

【図６】　　シリアルパック記憶方式を説明するための
図である。

【図７】　　はめ込み合成処理を説明するための図であ
る。

【図８】　　はめ込み合成処理時の画像データの転送を
説明するための図である。

【符号の説明】

１…画像データ生成装置、２…制御装置、３…ページメ
モリ、４…Ｉ／Ｏインターフェース。

Claims

【特許請求の範囲】

【請求項１】　　１画素当りのビット数が異なる画像デ
ータを入力し、メモリにシリアルに書き込み、前記メモ
リに書き込まれた画像データに対して所定の画像処理を
行う画像処理装置において、少なくとも前記画像処理の
対象となる画素の位置、１ラインのビット数をその画素
のビット数と当該画像処理装置内で使用される画像デー
タのアクセス単位のビット数の最小公倍数に基づいて設
定し、処理する制御装置を具備することを特徴とする画
像処理装置。