JPH04255194A - 発信器の周波数を所定の周波数範囲内に維持する装置 - Google Patents
発信器の周波数を所定の周波数範囲内に維持する装置Info
- Publication number
- JPH04255194A JPH04255194A JP3201171A JP20117191A JPH04255194A JP H04255194 A JPH04255194 A JP H04255194A JP 3201171 A JP3201171 A JP 3201171A JP 20117191 A JP20117191 A JP 20117191A JP H04255194 A JPH04255194 A JP H04255194A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- signal
- threshold
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【技術分野】本発明は発振器の周波数の調整に関連し、
それは入りカラーバースト信号にロックできるように所
定の範囲内でカラー信号復調に使用された局部発振器の
周波数を維持する回路に適用を見いだすことができる。
それは入りカラーバースト信号にロックできるように所
定の範囲内でカラー信号復調に使用された局部発振器の
周波数を維持する回路に適用を見いだすことができる。
【0002】
【背景技術】現在、多標準カラーテレビジョン受信機に
使用された多くのカラーデコーダは異なるカラーシステ
ムに対して基準周波数を発生する多数の水晶を使用して
いる。水晶と関連電子回路の双方が公差を有しているか
ら、入りカラーバーストに対する局部カラーサブキャリ
アの正しいロッキングは、もしこれらの周波数が公称値
の付近の相対的に小さい周波数範囲内に制御される場合
にのみ保証できる。この値は異なるカラーシステムに対
して異なっていてもよい。
使用された多くのカラーデコーダは異なるカラーシステ
ムに対して基準周波数を発生する多数の水晶を使用して
いる。水晶と関連電子回路の双方が公差を有しているか
ら、入りカラーバーストに対する局部カラーサブキャリ
アの正しいロッキングは、もしこれらの周波数が公称値
の付近の相対的に小さい周波数範囲内に制御される場合
にのみ保証できる。この値は異なるカラーシステムに対
して異なっていてもよい。
【0003】異なる水晶に切り替えることなく公称周波
数を変更するシステムは米国特許出願第4,682,2
09 号(ニールセン[Nillesen])に示され
ている。その特許に記載されたシステムにおいて、ディ
ジタル発振器の周波数は所望の休止周波数(quies
cent frequency)からの偏移に対応する
周波数エラーが付加される休止周波数の挿入により制御
される。しかし、所与の周波数範囲内に局部発振器周波
数を維持する機能を持つデバイスは存在しない。
数を変更するシステムは米国特許出願第4,682,2
09 号(ニールセン[Nillesen])に示され
ている。その特許に記載されたシステムにおいて、ディ
ジタル発振器の周波数は所望の休止周波数(quies
cent frequency)からの偏移に対応する
周波数エラーが付加される休止周波数の挿入により制御
される。しかし、所与の周波数範囲内に局部発振器周波
数を維持する機能を持つデバイスは存在しない。
【0004】米国特許出願第4,229,759 号は
カラーTV受信機の局部発振器である電圧制御発振器の
制御ループを記載している。バースト信号と局部発振器
信号の双方は、その出力がサンプルアンドホールド回路
(sample−and−hold circuit
)によりバースト間隔の間にサンプルされる広帯域アナ
ログ乗算器回路に印加される。サンプルアンドホールド
回路の出力は局部発振器の制御信号を構成する。サンプ
ルアンドホールド回路はキャパシタを含み、それは正お
よび負の周波数(位相)偏移に適応するために対称的に
2方向に充放電される。バーストにロックできるように
所定の周波数範囲内に局部発振器周波数を戻すどんなモ
ニタリングもこのシステムには存在しない。
カラーTV受信機の局部発振器である電圧制御発振器の
制御ループを記載している。バースト信号と局部発振器
信号の双方は、その出力がサンプルアンドホールド回路
(sample−and−hold circuit
)によりバースト間隔の間にサンプルされる広帯域アナ
ログ乗算器回路に印加される。サンプルアンドホールド
回路の出力は局部発振器の制御信号を構成する。サンプ
ルアンドホールド回路はキャパシタを含み、それは正お
よび負の周波数(位相)偏移に適応するために対称的に
2方向に充放電される。バーストにロックできるように
所定の周波数範囲内に局部発振器周波数を戻すどんなモ
ニタリングもこのシステムには存在しない。
【0005】欧州特許出願第0,132,196 号に
おいて、異なるカラーテレビジョンシステムに要求され
たカラーサブキャリア周波数は、その出力周波数が2つ
の基準周波数の比較に基づいて訂正される電圧制御発振
器により発生される。
おいて、異なるカラーテレビジョンシステムに要求され
たカラーサブキャリア周波数は、その出力周波数が2つ
の基準周波数の比較に基づいて訂正される電圧制御発振
器により発生される。
【0006】
【発明の開示】特に本発明の目的はカラーテレビジョン
受信機の局部発振器のような発振器の周波数をモニタし
、かつこの発振器の出力周波数を所定の周波数範囲内に
維持することである。
受信機の局部発振器のような発振器の周波数をモニタし
、かつこの発振器の出力周波数を所定の周波数範囲内に
維持することである。
【0007】本発明の別の目的はただ1つの基準周波数
(好ましくは、受信機で常に利用可能な)のみを使用し
てそうすることである。
(好ましくは、受信機で常に利用可能な)のみを使用し
てそうすることである。
【0008】本発明のさらに別の目的は異なるカラーシ
ステムが適応できるように公称発振器周波数が容易に変
化できることである。
ステムが適応できるように公称発振器周波数が容易に変
化できることである。
【0009】このために、本発明は請求項1に記載され
たように基準周波数により決定された周波数範囲内に発
振器の発振器周波数を維持する装置を備え、特に、上記
の発振器周波数が上記の周波数範囲内にある場合には上
記の内容が第1極限値に到達し、かつ上記の発振器周波
数が上記の周波数範囲の第1限界値を越える場合には上
記の内容が第1しきい値を越えるように上記の発振器周
波数と上記の基準周波数に依存する所定の増大および減
少期間の間に所定の第1増大量および減少量だけ上記の
第1蓄積手段の内容を循環的に増大および減少する上記
の発振器に連結された手段を具えている。
たように基準周波数により決定された周波数範囲内に発
振器の発振器周波数を維持する装置を備え、特に、上記
の発振器周波数が上記の周波数範囲内にある場合には上
記の内容が第1極限値に到達し、かつ上記の発振器周波
数が上記の周波数範囲の第1限界値を越える場合には上
記の内容が第1しきい値を越えるように上記の発振器周
波数と上記の基準周波数に依存する所定の増大および減
少期間の間に所定の第1増大量および減少量だけ上記の
第1蓄積手段の内容を循環的に増大および減少する上記
の発振器に連結された手段を具えている。
【0010】すなわち、基準周波数により決定された周
波数範囲内では、蓄積手段の内容の増大と減少は平衡し
ていなければならない。このことは発振器周波数と基準
周波数に対する増大期間と減少期間の依存性を変更する
ことにより、発振器周波数と基準周波数との間の関係を
変更する容易なやり方が提供されることを意味している
。増大量と減少量の変更はこの関係を変更しよう。第1
の実施例において、蓄積手段はキャパシタにより形成さ
れている。しかし、上下カウンタ(up−down c
ounter )もまた使用できる。発振器は電流(あ
るいは電圧)制御カウンタであり得るが、しかしまたデ
ィジタル的に制御された発振器でもあり得る。
波数範囲内では、蓄積手段の内容の増大と減少は平衡し
ていなければならない。このことは発振器周波数と基準
周波数に対する増大期間と減少期間の依存性を変更する
ことにより、発振器周波数と基準周波数との間の関係を
変更する容易なやり方が提供されることを意味している
。増大量と減少量の変更はこの関係を変更しよう。第1
の実施例において、蓄積手段はキャパシタにより形成さ
れている。しかし、上下カウンタ(up−down c
ounter )もまた使用できる。発振器は電流(あ
るいは電圧)制御カウンタであり得るが、しかしまたデ
ィジタル的に制御された発振器でもあり得る。
【0011】図面を参照して本発明のさらに詳細な態様
を説明する。
を説明する。
【0012】
【実施例】図1に例示された回路は電流制御発振器(C
CO:currentcontrolled osci
llator )10の周波数Fo を所定の周波数範
囲内に制御し、従って位相比較器12に印加された所与
の位相制御信号に常にロックすることができる。例えば
位相制御信号は受信カラーテレビジョン信号のカラーバ
ースト(CHRM)であり得る。カラーバーストはバー
ストキー信号BKにより制御されるスイッチ11を介し
て位相比較器12に印加される。バーストにロックされ
た局部発振器が色差信号の抑制サブキャリア(supp
ressed subcarrier )の再構成に必
要とされる。バーストがテレビジョンラインの時間の小
さいパーセンテージの間にのみ受信されるから、発振器
周波数Fo は適当な受信機動作のためにバースト間の
間隔のある周波数限界内に保持され、かつ次のバースト
にロックできる必要がある。
CO:currentcontrolled osci
llator )10の周波数Fo を所定の周波数範
囲内に制御し、従って位相比較器12に印加された所与
の位相制御信号に常にロックすることができる。例えば
位相制御信号は受信カラーテレビジョン信号のカラーバ
ースト(CHRM)であり得る。カラーバーストはバー
ストキー信号BKにより制御されるスイッチ11を介し
て位相比較器12に印加される。バーストにロックされ
た局部発振器が色差信号の抑制サブキャリア(supp
ressed subcarrier )の再構成に必
要とされる。バーストがテレビジョンラインの時間の小
さいパーセンテージの間にのみ受信されるから、発振器
周波数Fo は適当な受信機動作のためにバースト間の
間隔のある周波数限界内に保持され、かつ次のバースト
にロックできる必要がある。
【0013】本発明では、これは受信機で既に利用可能
な周波数である基準周波数Fr の使用により達成され
ることが好ましい。基準周波数Fr は分周器14でフ
ァクタ2Nで分割される。得られた波形CNTN(カウ
ントN)が図2(の最上部のカーブ)に描かれている。 それは基準周波数Fr のN期間が続く半期間を有する
方形波である。本発明ではいかにしてこの信号が導出さ
れるかは重要ではない。しかし、安定であり、正確であ
り、かつ発振器10とは独立でなければならない。CN
TN波形は発振器10の制御ループの一部分であるカウ
ンタ16のリセット入力Rに印加される。
な周波数である基準周波数Fr の使用により達成され
ることが好ましい。基準周波数Fr は分周器14でフ
ァクタ2Nで分割される。得られた波形CNTN(カウ
ントN)が図2(の最上部のカーブ)に描かれている。 それは基準周波数Fr のN期間が続く半期間を有する
方形波である。本発明ではいかにしてこの信号が導出さ
れるかは重要ではない。しかし、安定であり、正確であ
り、かつ発振器10とは独立でなければならない。CN
TN波形は発振器10の制御ループの一部分であるカウ
ンタ16のリセット入力Rに印加される。
【0014】制御ループは次のように構成される。電流
制御発振器10の出力はカウンタ16のクロック入力C
Lに印加される。カウンタ16はM−2の最大値までカ
ウントし、「CNTM−2」と呼ばれる信号(カウント
M−2)はカウンタがカウントする限り供給される。図
2の中央のカーブにより例示されたように、CCO 1
0 の発振器周波数Fo のM−2期間の間にCNTM
−2信号は高い。さらに、ナンドゲート18がカウンタ
16の2つの段に接続され、それはナンドゲート18の
出力は図2の最下部のカーブによって示されたようにC
CO 10 の発振器周波数Fo の2クロック期間(
2CL)をカバーする正のパルスであるようになってい
る。代案として、2CLパルスはその各々が単一クロッ
ク期間をカバーする2つのパルスからなっている。
制御発振器10の出力はカウンタ16のクロック入力C
Lに印加される。カウンタ16はM−2の最大値までカ
ウントし、「CNTM−2」と呼ばれる信号(カウント
M−2)はカウンタがカウントする限り供給される。図
2の中央のカーブにより例示されたように、CCO 1
0 の発振器周波数Fo のM−2期間の間にCNTM
−2信号は高い。さらに、ナンドゲート18がカウンタ
16の2つの段に接続され、それはナンドゲート18の
出力は図2の最下部のカーブによって示されたようにC
CO 10 の発振器周波数Fo の2クロック期間(
2CL)をカバーする正のパルスであるようになってい
る。代案として、2CLパルスはその各々が単一クロッ
ク期間をカバーする2つのパルスからなっている。
【0015】制御ループには3個のキャパシタ20,
22, 24が備えられ、それらはそれぞれ電流制御発
振器10の公称周波数、上昇が許容される最大周波数、
および降下が許容される最小周波数を決定する。すべて
の3個のキャパシタの充電電流はCNTN信号により制
御された定電流源25から導出される。そのような定電
流源の構成はよく知られており、かつ本発明の部分を形
成していないから、ここでは詳細に説明しない。公称キ
ャパシタとしても知られたキャパシタ20の充電電流は
、定電流源25に接続された電界効果トランジスタ(F
ET )26を通過する。 FET26 はカウンタ16の出力でCNTM−2信号
を受信するよう接続されたゲートを有している。キャパ
シタ20の充電はKによって示された定充電電流によっ
て起こる。 キャパシタ20の放電通路は電流シンク29を含み、そ
れは放電電流を値Kに維持する。電界効果トランジスタ
30のソース・ドレイン回路が電流シンク29とキャパ
シタ20の間に相互接続されている。FET30 のゲ
ートはナンドゲート18の出力で2クロック期間パルス
2CLを受信する。 キャパシタ20はスイッチ32(好ましくは電界効果ト
ランジスタ)を介して発振器10の制御入力に接続でき
る。スイッチ32が閉成すると、キャパシタ20はイン
バータ43を通して発振器10の制御入力に接続される
。
22, 24が備えられ、それらはそれぞれ電流制御発
振器10の公称周波数、上昇が許容される最大周波数、
および降下が許容される最小周波数を決定する。すべて
の3個のキャパシタの充電電流はCNTN信号により制
御された定電流源25から導出される。そのような定電
流源の構成はよく知られており、かつ本発明の部分を形
成していないから、ここでは詳細に説明しない。公称キ
ャパシタとしても知られたキャパシタ20の充電電流は
、定電流源25に接続された電界効果トランジスタ(F
ET )26を通過する。 FET26 はカウンタ16の出力でCNTM−2信号
を受信するよう接続されたゲートを有している。キャパ
シタ20の充電はKによって示された定充電電流によっ
て起こる。 キャパシタ20の放電通路は電流シンク29を含み、そ
れは放電電流を値Kに維持する。電界効果トランジスタ
30のソース・ドレイン回路が電流シンク29とキャパ
シタ20の間に相互接続されている。FET30 のゲ
ートはナンドゲート18の出力で2クロック期間パルス
2CLを受信する。 キャパシタ20はスイッチ32(好ましくは電界効果ト
ランジスタ)を介して発振器10の制御入力に接続でき
る。スイッチ32が閉成すると、キャパシタ20はイン
バータ43を通して発振器10の制御入力に接続される
。
【0016】キャパシタ22と24の電荷はキャパシタ
20と同様に制御されるが、ただし定電流源25からの
定充電電流がそれぞれK−DとK+Dであることは別で
ある。このようにキャパシタ22の充電はFETスイッ
チ33により起こり、キャパシタ24の充電はFET
スイッチ34により起こり、その双方はカウンタ16の
CNTM−2出力に接続された制御入力を有している。 双方のキャパシタの定放電電流はナンドゲート18の出
力の2クロック期間パルス出力2CLにより制御された
FET スイッチ36と38により起こる。キャパシタ
22に掛かる電圧はしきい値回路40に印加され、一方
、キャパシタ24に掛かる電圧はしきい値回路42に印
加される。必要な反転が続く双方のしきい値回路の出力
はその出力がスイッチ32を制御するナンドゲート44
の各入力に印加される。さらに、ナンドゲート44の出
力に接続されたインバータ46はFET スイッチ48
の制御入力に接続された出力を有し、FET スイッチ
48は位相比較器12と電流制御発振器10の間のルー
プを閉成する。
20と同様に制御されるが、ただし定電流源25からの
定充電電流がそれぞれK−DとK+Dであることは別で
ある。このようにキャパシタ22の充電はFETスイッ
チ33により起こり、キャパシタ24の充電はFET
スイッチ34により起こり、その双方はカウンタ16の
CNTM−2出力に接続された制御入力を有している。 双方のキャパシタの定放電電流はナンドゲート18の出
力の2クロック期間パルス出力2CLにより制御された
FET スイッチ36と38により起こる。キャパシタ
22に掛かる電圧はしきい値回路40に印加され、一方
、キャパシタ24に掛かる電圧はしきい値回路42に印
加される。必要な反転が続く双方のしきい値回路の出力
はその出力がスイッチ32を制御するナンドゲート44
の各入力に印加される。さらに、ナンドゲート44の出
力に接続されたインバータ46はFET スイッチ48
の制御入力に接続された出力を有し、FET スイッチ
48は位相比較器12と電流制御発振器10の間のルー
プを閉成する。
【0017】この回路の動作は以下の通りである。カウ
ンタ16のリセット入力RへのCNTNの印加は、CN
TNが高いとカウンタをカウントさせ、CNTNが低い
とリセットさせる。カウンタ16ははカウントM−2ま
でカウントする。ナンドゲート18の出力でカウンタ1
6からパルス(2CL)が導出され、それは2クロック
期間続く。3パルスCNTN,CNTN−2,CNTM
−2および2クロック期間パルス2CLはすべての3個
のキャパシタ20, 24, 24の充電と放電を制御
する。
ンタ16のリセット入力RへのCNTNの印加は、CN
TNが高いとカウンタをカウントさせ、CNTNが低い
とリセットさせる。カウンタ16ははカウントM−2ま
でカウントする。ナンドゲート18の出力でカウンタ1
6からパルス(2CL)が導出され、それは2クロック
期間続く。3パルスCNTN,CNTN−2,CNTM
−2および2クロック期間パルス2CLはすべての3個
のキャパシタ20, 24, 24の充電と放電を制御
する。
【0018】CCO 10 の発振器周波数Fo は基
準周波数Frと同じであり(この場合にはMはNに等し
いことが好ましい)、かつキャパシタ20, 22,
24の初期電荷が等しいと仮定されよう。CNTNの前
縁はFET スイッチ26を介して定電流源25による
キャパシタ20の一定電流充電を始める。CNTN−2
信号の前縁はFET スイッチ26を開き、従ってキャ
パシタ20の充電を停止する。
準周波数Frと同じであり(この場合にはMはNに等し
いことが好ましい)、かつキャパシタ20, 22,
24の初期電荷が等しいと仮定されよう。CNTNの前
縁はFET スイッチ26を介して定電流源25による
キャパシタ20の一定電流充電を始める。CNTN−2
信号の前縁はFET スイッチ26を開き、従ってキャ
パシタ20の充電を停止する。
【0019】キャパシタ20の放電はFET スイッチ
30の閉成を介して2クロック期間パルス2CLにより
始められ、かつ2クロック期間維持される。
30の閉成を介して2クロック期間パルス2CLにより
始められ、かつ2クロック期間維持される。
【0020】CNTN−2の負縁(図2の中央のカーブ
を見よ)は電流Kによりキャパシタ20の充電を再スタ
ートする。この充電プロセスは定電流源25の動作を停
止するCNTN信号の負縁により終了される。このよう
に充電はキャパシタ20に掛かる電荷がサイクルのスタ
ートで同じになる正確な瞬間に停止される。
を見よ)は電流Kによりキャパシタ20の充電を再スタ
ートする。この充電プロセスは定電流源25の動作を停
止するCNTN信号の負縁により終了される。このよう
に充電はキャパシタ20に掛かる電荷がサイクルのスタ
ートで同じになる正確な瞬間に停止される。
【0021】実際には、キャパシタ20は(カウントN
)−(カウントN−2)に対応する期間、すなわち2ク
ロック期間の間に充電され、かつ2クロック期間の間に
放電された。このように、CCO 10 のクロック周
波数と基準周波数が同じである限り、発振器周波数Fo
と基準周波数Fr の間の位相関係にかからわず、キ
ャパシタ20の荷電状態は各サイクルの終わりで同じに
留まる。図2を参照すると、基準周波数Fr とCCO
10のクロック周波数Fo の間の変更された位相関
係から生じる第1充電時間のどの変化も第2充電時間の
反対方向の等しい変化により補償されるであろう。
)−(カウントN−2)に対応する期間、すなわち2ク
ロック期間の間に充電され、かつ2クロック期間の間に
放電された。このように、CCO 10 のクロック周
波数と基準周波数が同じである限り、発振器周波数Fo
と基準周波数Fr の間の位相関係にかからわず、キ
ャパシタ20の荷電状態は各サイクルの終わりで同じに
留まる。図2を参照すると、基準周波数Fr とCCO
10のクロック周波数Fo の間の変更された位相関
係から生じる第1充電時間のどの変化も第2充電時間の
反対方向の等しい変化により補償されるであろう。
【0022】キャパシタ22に対して、放電時間と放電
電流はキャパシタ20と同じであることに注意されよう
。キャパシタ22の充電もまたキャパシタ20の充電と
同じ態様で起こるが、しかし定充電電流値はKではなく
てK−Dである。充電時間のように、放電時間と電流が
キャパシタ20のものと同じであるが、しかし充電電流
は少ないから、キャパシタ22の電荷は発振器10の周
波数Foが所望の範囲内にある各サイクルの間にいくら
か減少しよう。 このうよに、サイクルの所定の数の後で、キャパシタ2
2に掛かる電圧はその可能な最低値に到達しよう。
電流はキャパシタ20と同じであることに注意されよう
。キャパシタ22の充電もまたキャパシタ20の充電と
同じ態様で起こるが、しかし定充電電流値はKではなく
てK−Dである。充電時間のように、放電時間と電流が
キャパシタ20のものと同じであるが、しかし充電電流
は少ないから、キャパシタ22の電荷は発振器10の周
波数Foが所望の範囲内にある各サイクルの間にいくら
か減少しよう。 このうよに、サイクルの所定の数の後で、キャパシタ2
2に掛かる電圧はその可能な最低値に到達しよう。
【0023】同時に、キャパシタ22に掛かる電圧はそ
の可能な最低値に到達し、キャパシタ24に掛かる電圧
はその可能な最高値に到達しよう。というのは、すべて
の充電条件および放電条件がキャパシタ20に対して同
じであるが、充電電流はK+Dであるからである。この
ように、発振器10の周波数Fo が所定の範囲あるい
は窓内にある限り、キャパシタ20, 22, 24に
掛かる電圧は図3aのVCNOM, VCAおよびVC
Bに示された値に固定されよう。
の可能な最低値に到達し、キャパシタ24に掛かる電圧
はその可能な最高値に到達しよう。というのは、すべて
の充電条件および放電条件がキャパシタ20に対して同
じであるが、充電電流はK+Dであるからである。この
ように、発振器10の周波数Fo が所定の範囲あるい
は窓内にある限り、キャパシタ20, 22, 24に
掛かる電圧は図3aのVCNOM, VCAおよびVC
Bに示された値に固定されよう。
【0024】発振器10の周波数Fo が増大するにつ
れて、すなわち基準周波数Fr より高くなるにつれて
、すべてのキャパシタの充電時間はカウンタ16がカウ
ントする時間を減少するよう増大し、CNTN信号とC
NTN−2信号の間の時間間隔を増大する。放電時間も
また減少するが、ファクタ2/(N−2)だけ少ない。 しかし、充電期間の間に付加されるよりもさらに多くの
電荷が放電される限り、キャパシタ22に掛かる電圧は
低く留まるであろう。しかしながら、CCO 10 の
クロック周波数が増大するにつれて、サイクルの間に付
加された電荷と引算された電荷が等しくなる時間に到達
しよう。この時点で、 (2クロック期間)*K=[N*Tr −(N
−2)*To ]*(K−D)であり、ここでTr は
基準周波数Fr の1期間であり、To はCCO 1
0 の発振器周波数Fo の1期間である。
れて、すなわち基準周波数Fr より高くなるにつれて
、すべてのキャパシタの充電時間はカウンタ16がカウ
ントする時間を減少するよう増大し、CNTN信号とC
NTN−2信号の間の時間間隔を増大する。放電時間も
また減少するが、ファクタ2/(N−2)だけ少ない。 しかし、充電期間の間に付加されるよりもさらに多くの
電荷が放電される限り、キャパシタ22に掛かる電圧は
低く留まるであろう。しかしながら、CCO 10 の
クロック周波数が増大するにつれて、サイクルの間に付
加された電荷と引算された電荷が等しくなる時間に到達
しよう。この時点で、 (2クロック期間)*K=[N*Tr −(N
−2)*To ]*(K−D)であり、ここでTr は
基準周波数Fr の1期間であり、To はCCO 1
0 の発振器周波数Fo の1期間である。
【0025】これは発振器10が到達できる最大周波数
を規定する。クロック周波数Fo がこの点を越えて増
大するや否や、キャパシタ22に掛かる電圧は増大しよ
う。それが増大するにつれて、しきい値回路段40のし
きい値を越え、それはナンドゲート44の出力を高くし
、FET スイッチ32を閉成し、一方、FET スイ
ッチ48は開く。キャパシタ20に掛かる電圧は所望の
周波数窓内の周波数に発振器10の周波数Fo に戻す
。
を規定する。クロック周波数Fo がこの点を越えて増
大するや否や、キャパシタ22に掛かる電圧は増大しよ
う。それが増大するにつれて、しきい値回路段40のし
きい値を越え、それはナンドゲート44の出力を高くし
、FET スイッチ32を閉成し、一方、FET スイ
ッチ48は開く。キャパシタ20に掛かる電圧は所望の
周波数窓内の周波数に発振器10の周波数Fo に戻す
。
【0026】発振器周波数Fo が周波数窓の値に戻る
場合、キャパシタ22に掛かる電圧は減少し始める。そ
れがしきい値回路段40の低いしきい値よりも小さい値
に到達すると、ナンドゲート44の出力は変化し、発振
器10と入りバーストの間のループは再確立され、一方
、発振器とキャパシタ20との間のループは切れよう。 すると発振器は再び外部カラーバーストにロックする位
置にある。
場合、キャパシタ22に掛かる電圧は減少し始める。そ
れがしきい値回路段40の低いしきい値よりも小さい値
に到達すると、ナンドゲート44の出力は変化し、発振
器10と入りバーストの間のループは再確立され、一方
、発振器とキャパシタ20との間のループは切れよう。 すると発振器は再び外部カラーバーストにロックする位
置にある。
【0027】窓の最小周波数を設定するキャパシタ24
の充放電サイクルはキャパシタ22に関して議論された
ものと同一になるが、しかしCCO 10 の周波数が
所定の限界内にある限りキャパシタ24に掛かる電圧が
増大し、かつこの周波数がこれらの限界を離れると減少
し始めることは別である。
の充放電サイクルはキャパシタ22に関して議論された
ものと同一になるが、しかしCCO 10 の周波数が
所定の限界内にある限りキャパシタ24に掛かる電圧が
増大し、かつこの周波数がこれらの限界を離れると減少
し始めることは別である。
【0028】図3bは発振器10の周波数変化に対する
キャパシタ22および24に掛かる電圧(それぞれVC
AとVCB)の変化を例示している。図3aに例示され
た初期位相の後で、CCO 10 の発振器周波数Fo
(図3bの最上部の左側に示されている)は一定に留
まり、VCBは図3bの中央部分に示されたようにVC
Aが低い値になる場合に最大値になる。点T1 におけ
る周波数の増大は電圧VCAの増大となる。この電圧が
図3bの中央部分の破線Th U40により示されたし
きい値回路段40の上側しきい値を越えると、FET
スイッチ48は開き、かつFETスイッチ32は閉成し
、従ってキャパシタ20は発振器10に接続される。こ
のスイッチングは図3bの最下部に示されている。CC
O 10の発振器周波数Fo は減少し始める。
キャパシタ22および24に掛かる電圧(それぞれVC
AとVCB)の変化を例示している。図3aに例示され
た初期位相の後で、CCO 10 の発振器周波数Fo
(図3bの最上部の左側に示されている)は一定に留
まり、VCBは図3bの中央部分に示されたようにVC
Aが低い値になる場合に最大値になる。点T1 におけ
る周波数の増大は電圧VCAの増大となる。この電圧が
図3bの中央部分の破線Th U40により示されたし
きい値回路段40の上側しきい値を越えると、FET
スイッチ48は開き、かつFETスイッチ32は閉成し
、従ってキャパシタ20は発振器10に接続される。こ
のスイッチングは図3bの最下部に示されている。CC
O 10の発振器周波数Fo は減少し始める。
【0029】周波数の減少は電圧VCAの増大を停止す
る。クロック周波数Fo が図3bの最上部の破線によ
り示された周波数窓に再び入ると、VCAは減少し始め
る。それはその値がしきい値回路段40の下側しきい値
Th L40より小さくなるまで減少し続け、その点で
制御ループはFET スイッチ32が開らくことにより
スイッチオフされ、スイッチ48は再び閉成される。点
T2 に例示された周波数の降下に応じて同様なサイク
ルがVCBにより実行される。
る。クロック周波数Fo が図3bの最上部の破線によ
り示された周波数窓に再び入ると、VCAは減少し始め
る。それはその値がしきい値回路段40の下側しきい値
Th L40より小さくなるまで減少し続け、その点で
制御ループはFET スイッチ32が開らくことにより
スイッチオフされ、スイッチ48は再び閉成される。点
T2 に例示された周波数の降下に応じて同様なサイク
ルがVCBにより実行される。
【0030】CNTN信号が低い場合、すなわち電圧V
CNOMが安定し、かつキャパシタ20の充放電により
変更されない場合、もしキャパシタ20の電圧VCNO
MがCCO 10 を越えるなら、回路の動作は改善で
きる。キャパシタ20とFET スイッチ32との間の
適当に制御されたサンプルアンドホールド回路がこの目
的に対して適当である。
CNOMが安定し、かつキャパシタ20の充放電により
変更されない場合、もしキャパシタ20の電圧VCNO
MがCCO 10 を越えるなら、回路の動作は改善で
きる。キャパシタ20とFET スイッチ32との間の
適当に制御されたサンプルアンドホールド回路がこの目
的に対して適当である。
【0031】発振器10の所与の公称周波数に対する回
路の動作が上に述べられた。しかし、異なるカラーシス
テムに対して、発振器10に異なる値の周波数が設定で
きることが必要である。これは本発明により容易に遂行
される。
路の動作が上に述べられた。しかし、異なるカラーシス
テムに対して、発振器10に異なる値の周波数が設定で
きることが必要である。これは本発明により容易に遂行
される。
【0032】図面に示された例では、基準周波数Fr
とCCO 10 のクロツク周波数ないし発振器周波数
Fo は同じに選ばれた。しかし、キャパシタの充電電
流と放電電流の間の関係を変化することにより基準周波
数Fr とはいくらか異なっている発振器周波数Fo
を展開することは可能である。このように発振器周波数
の最小変化は、例えばカウンタ16を1カウント余計に
あるいは少なくカウントさせることにより生じる変化に
より決定されない。小さい増分は充放電電流関係の上述
の変化により得ることができる。
とCCO 10 のクロツク周波数ないし発振器周波数
Fo は同じに選ばれた。しかし、キャパシタの充電電
流と放電電流の間の関係を変化することにより基準周波
数Fr とはいくらか異なっている発振器周波数Fo
を展開することは可能である。このように発振器周波数
の最小変化は、例えばカウンタ16を1カウント余計に
あるいは少なくカウントさせることにより生じる変化に
より決定されない。小さい増分は充放電電流関係の上述
の変化により得ることができる。
【0033】例えば、もし充電電流が2倍になると、充
電時間は平衡状態を維持するために半分にならなければ
ならない。これは以下に示すように発振器周波数をFo
=Fr からFo =Fr *(N−1)/Nに変化
する。平衡状態では、充電と放電は等しくなければなら
ない。Kc が充電電流であり、Kd が放電電流であ
り、M−Xがカウンタ16の最終カウントであり(Xは
2と一般化されている)、Tr が基準周波数Fr で
あり、かつTo がCCO 10 の発振器周波数Fo
の1期間であると、 Kc *[N*Tr −
(M−X)*To ]=Kd *X*To
<=> Kc *N*Tr =[Kc *
(M−X)+Kd *X]*To <
=> Fo =Fr *[Kc *(M−X)+
Kd *X]/[Kc *N] <=>
Fo =Fr *[(M−X)+X*Kd /Kc ]
/N となる。もしMがNに等しく、X
が2に等しく、Kc がKd に等しいなら、発振器周
波数はFo =Fr からFo =Fr *(N−1)
/Nに変化する。Kと2Kの間の電流値を選ぶことによ
り、Fo とFo *(N−1)/Nの間の任意の周波
数を選択できる。
電時間は平衡状態を維持するために半分にならなければ
ならない。これは以下に示すように発振器周波数をFo
=Fr からFo =Fr *(N−1)/Nに変化
する。平衡状態では、充電と放電は等しくなければなら
ない。Kc が充電電流であり、Kd が放電電流であ
り、M−Xがカウンタ16の最終カウントであり(Xは
2と一般化されている)、Tr が基準周波数Fr で
あり、かつTo がCCO 10 の発振器周波数Fo
の1期間であると、 Kc *[N*Tr −
(M−X)*To ]=Kd *X*To
<=> Kc *N*Tr =[Kc *
(M−X)+Kd *X]*To <
=> Fo =Fr *[Kc *(M−X)+
Kd *X]/[Kc *N] <=>
Fo =Fr *[(M−X)+X*Kd /Kc ]
/N となる。もしMがNに等しく、X
が2に等しく、Kc がKd に等しいなら、発振器周
波数はFo =Fr からFo =Fr *(N−1)
/Nに変化する。Kと2Kの間の電流値を選ぶことによ
り、Fo とFo *(N−1)/Nの間の任意の周波
数を選択できる。
【0034】CNTM−2信号の前縁がCNTN信号の
前縁にすぐ続く場合に起こるエラーを避けるためにXは
1より大きくなければならない。他方、電流Kd とK
c の任意のエラーの増大を最小にするためにXは小さ
くなければならない(ここで2が好ましい)。
前縁にすぐ続く場合に起こるエラーを避けるためにXは
1より大きくなければならない。他方、電流Kd とK
c の任意のエラーの増大を最小にするためにXは小さ
くなければならない(ここで2が好ましい)。
【0035】MとNに対して適当な値を選択することに
より、基準周波数Frと発振器周波数Fo との間の任
意の整数関係が選択できる。もしこの整数関係の整数値
を小さく保つ(それは簡単な分周器の使用できることを
意味する)が所望されるなら、MとNに対する値の設定
(それは正確ではあるが所望の周波数を正確には生じな
い)により得られた同調は、適当な充電電流値と放電電
流値の選択により得ることのできる微細同調により補足
することができる。
より、基準周波数Frと発振器周波数Fo との間の任
意の整数関係が選択できる。もしこの整数関係の整数値
を小さく保つ(それは簡単な分周器の使用できることを
意味する)が所望されるなら、MとNに対する値の設定
(それは正確ではあるが所望の周波数を正確には生じな
い)により得られた同調は、適当な充電電流値と放電電
流値の選択により得ることのできる微細同調により補足
することができる。
【0036】MおよびNの値と充電電流値および放電電
流値の選択により発振器10に対して任意の周波数が設
定できる事実は、異なるカラーシステムにより要求され
た任意の1つの値でカラーTV受信機の局部発振周波数
をモニタしかつ維持するよう使用するのに本発明を特に
適合させる。さらに、たいていの適用に最小チップ表面
しか必要でない。正確な周波数と周波数変化は従前必要
とされたフリップフロップとか他の論理回路のような多
数の付加要素なしに得ることができる。
流値の選択により発振器10に対して任意の周波数が設
定できる事実は、異なるカラーシステムにより要求され
た任意の1つの値でカラーTV受信機の局部発振周波数
をモニタしかつ維持するよう使用するのに本発明を特に
適合させる。さらに、たいていの適用に最小チップ表面
しか必要でない。正確な周波数と周波数変化は従前必要
とされたフリップフロップとか他の論理回路のような多
数の付加要素なしに得ることができる。
【0037】このように本発明は発振器を複数の周波数
の1つに適応し、かつこれらの任意の周波数付近の所定
の周波数窓内にそれを保持する簡単かつ信頼性ある方法
を与える。これは発振器が任意のこれらの周波数で受信
された信号に位相ロックできることを保証している。
の1つに適応し、かつこれらの任意の周波数付近の所定
の周波数窓内にそれを保持する簡単かつ信頼性ある方法
を与える。これは発振器が任意のこれらの周波数で受信
された信号に位相ロックできることを保証している。
【0038】装置のスイッチオンの後で、CCO 10
の所望の周波数は、電流が以下に設定されたように修
正される場合にもっと早く到達できる。非常に低い発振
器周波数と非常に高いVCNOMの対応する値から出発
すると、もしカウンタ16がCNTN信号の後縁でリセ
ットされないが、CNTN信号の前縁のすぐ前でのみ起
こるリセットパルスによりリセットされるならキャパシ
タ20の充電期間は短くできる。そのようなリセットパ
ルスは分周器14の出力に連結された非反転入力、(示
されていない)1クロックパルス遅延を介して分周器1
4の出力に連結された反転入力、およびカウンタ16の
リセット入力に連結された出力を有するアンド回路(示
されていない)から得ることができる。1クロックパル
ス遅延はCNTN信号を供給する。もし特殊放電回路が
キャパシタ20に連結されるなら一層のスピードアップ
が得られ、この放電回路はCNTN信号が低くかつCN
TN−2信号が高い場合に活性となり、発振器周波数F
o が基準周波数Fr と比べて低い場合にのみ、CN
TN−2信号がCNTN信号の後縁の後でなお高い1つ
の状態が起こる。
の所望の周波数は、電流が以下に設定されたように修
正される場合にもっと早く到達できる。非常に低い発振
器周波数と非常に高いVCNOMの対応する値から出発
すると、もしカウンタ16がCNTN信号の後縁でリセ
ットされないが、CNTN信号の前縁のすぐ前でのみ起
こるリセットパルスによりリセットされるならキャパシ
タ20の充電期間は短くできる。そのようなリセットパ
ルスは分周器14の出力に連結された非反転入力、(示
されていない)1クロックパルス遅延を介して分周器1
4の出力に連結された反転入力、およびカウンタ16の
リセット入力に連結された出力を有するアンド回路(示
されていない)から得ることができる。1クロックパル
ス遅延はCNTN信号を供給する。もし特殊放電回路が
キャパシタ20に連結されるなら一層のスピードアップ
が得られ、この放電回路はCNTN信号が低くかつCN
TN−2信号が高い場合に活性となり、発振器周波数F
o が基準周波数Fr と比べて低い場合にのみ、CN
TN−2信号がCNTN信号の後縁の後でなお高い1つ
の状態が起こる。
【0039】たとえ本発明が特定の好ましい実施例につ
いて例示されていても、異なる要素とカラーテレビジョ
ン受信機以外の適用を含む他の変形は当業者にとって容
易に明らかとなろう。
いて例示されていても、異なる要素とカラーテレビジョ
ン受信機以外の適用を含む他の変形は当業者にとって容
易に明らかとなろう。
【図1】図1は本発明の周波数モニタリング装置のブロ
ック線図である。
ック線図である。
【図2】図2は本発明の動作に必要な時間関係を例示し
ている。
ている。
【図3】図3は公称周波数、最大周波数および最小周波
数の制御信号に対する変化を、その開始と正規の動作の
双方について例示している。
数の制御信号に対する変化を、その開始と正規の動作の
双方について例示している。
10 電流制御発振器(CCO)
11 スイッチ
12 位相比較器
14 分周器
16 カウンタ
18 ナンドゲート
20 キャパシタ
22 キャパシタ
24 キャパシタ
25 定電流源
26 FET スイッチ
29 電流シンク
30 FET スイッチ
32 FET スイッチ
33 FET スイッチ
34 FET スイッチ
36 FET スイッチ
38 FET スイッチ
40 しきい値回路(段)
42 しきい値回路(段)
43 インバータ
44 ナンドゲート
46 インバータ
48 FET スイッチ
Claims (9)
- 【請求項1】 発振器の発振器周波数を基準周波数に
よって決定された周波数範囲内に維持する装置であって
、該装置が第1蓄積手段、上記の発振器周波数が上記の
周波数範囲内にある場合には上記の内容が第1極限値に
到達し、かつ上記の発振器周波数が上記の周波数範囲の
第1限界値を越える場合には上記の内容が第1しきい値
を越えるように上記の発振器周波数と上記の基準周波数
に依存する所定の増大および減少期間の間に所定の第1
増大量および減少量だけ上記の第1蓄積手段の内容を循
環的に増大および減少する上記の発振器に連結された第
1手段、上記の第1蓄積手段の内容が上記の第1しきい
値を越える場合に第1しきい値信号を供給する上記の第
1蓄積手段に連結された第1しきい値手段、および上記
の第1しきい値信号に応じて上記の発振器を制御する上
記の第1しきい値手段に連結された制御手段、を具える
装置。 - 【請求項2】 請求項1に記載の装置において、第2
蓄積手段、上記の発振器周波数が上記の周波数範囲内に
ある場合には上記の内容が第2極限値に到達し、かつ上
記の発振器周波数が上記の周波数範囲の第2限界値を越
える場合には上記の内容が第2しきい値を越えるように
上記の発振器周波数と上記の基準周波数に依存する所定
の増大および減少期間の間に所定の第2増大量および減
少量だけ上記の第2蓄積手段の内容を循環的に増大およ
び減少する上記の発振器に連結された第2手段、上記の
第2蓄積手段の内容が上記の第2しきい値を越える場合
に第2しきい値信号を供給する上記の第2蓄積手段に連
結された第2しきい値手段、を具え、かつここで上記の
制御手段がまた上記の第1および第2しきい値信号に応
じて上記の発振器を制御する上記の第2しきい値手段に
連結されている装置。 - 【請求項3】 請求項1あるいは2に記載の装置にお
いて、上記の循環的な増大および減少手段が、基準周波
数を有する基準信号を供給する手段、上記の増大期間の
間に上記の内容を増大する手段であって、上記の増大期
間が上記の基準周波数と上記の発振器周波数の双方に応
じて変化するもの、および上記の減少期間の間に上記の
内容を減少する手段であって、上記の減少期間が上記の
発振器周波数のみに依存するもの、を具える装置。 - 【請求項4】 請求項3に記載の装置において、上記
の蓄積手段が電荷蓄積手段であり、上記の増大手段が上
記の所定の増大量を供給する定充電電流供給手段であり
、かつ上記の減少手段が上記の所定の減少量を供給する
定放電電流供給手段である装置。 - 【請求項5】 請求項3あるいは4に記載の装置にお
いて、さらに上記の基準周波数のNサイクルの時間に等
しい時間延長する第1信号を供給する上記の基準信号供
給手段に連結された手段、上記の発振器周波数のN−X
サイクルの時間に等しい時間延長する第2信号を供給す
る上記の発振器にに連結された手段であって、Xが1よ
り大きくNより小さい整数であるもの、を具え、かつこ
こで上記の増大手段が上記の第1信号の存在と上記の第
2信号の不在の場合にのみ上記の内容に付加される手段
を含む装置。 - 【請求項6】 請求項5に記載の装置において、さら
に上記の発振器周波数のXサイクルの時間に等しい時間
延長する第3信号を供給する上記の発振器に連結された
手段、を具え、かつここで上記の減少手段が上記の第3
信号の存在する場合に上記の内容から引算される手段を
含む装置。 - 【請求項7】 請求項5あるいは6に記載の装置にお
いて、上記の第2信号供給手段が上記の第1信号を受信
するよう連結されたリセット入力、上記の発振器に連結
されたカウンティング入力、および上記の第2信号を供
給するカウンティング出力、を有するカウンタを含む装
置。 - 【請求項8】 請求項6あるいは7に記載の装置にお
いて、上記の第3信号供給手段が上記のカウンタに連結
された論理回路手段を含む装置。 - 【請求項9】 請求項1から8のいずれか1つに記載
の装置において、上記の制御手段が、第3蓄積手段、上
記の発振器周波数と上記の基準周波数に依存する所定の
増大および減少期間の間に所定の第3増大量および減少
量だけ上記の第3蓄積手段の内容を循環的に増大および
減少する上記の発振器に連結された第3手段、および上
記のしきい値信号に応じて上記の第3蓄積手段を上記の
発振器に連結する連結手段、を具える装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP90201970 | 1990-07-20 | ||
| NL90201970.2 | 1990-07-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255194A true JPH04255194A (ja) | 1992-09-10 |
| JP3257803B2 JP3257803B2 (ja) | 2002-02-18 |
Family
ID=8205079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20117191A Expired - Fee Related JP3257803B2 (ja) | 1990-07-20 | 1991-07-17 | 発信器の周波数を所定の周波数範囲内に維持する装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5138281A (ja) |
| JP (1) | JP3257803B2 (ja) |
| KR (1) | KR100210536B1 (ja) |
| DE (1) | DE69123653T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389897A (en) * | 1993-03-22 | 1995-02-14 | Compaq Computer Corporation | Method of and apparatus for limiting the free running frequency in multiplying phase-locked loop circuits |
| US6140880A (en) * | 1998-09-24 | 2000-10-31 | Cypress Semiconductor Corp. | Circuits, architectures and methods for detecting and correcting excess oscillator frequencies |
| US6075388A (en) * | 1998-10-16 | 2000-06-13 | Cypress Semiconductor Corp. | Phase detector with extended linear range |
| US6211741B1 (en) | 1998-10-16 | 2001-04-03 | Cypress Semiconductor Corp. | Clock and data recovery PLL based on parallel architecture |
| US6072337A (en) | 1998-12-18 | 2000-06-06 | Cypress Semiconductor Corp. | Phase detector |
| US6075416A (en) * | 1999-04-01 | 2000-06-13 | Cypress Semiconductor Corp. | Method, architecture and circuit for half-rate clock and/or data recovery |
| US6177843B1 (en) | 1999-05-26 | 2001-01-23 | Cypress Semiconductor Corp. | Oscillator circuit controlled by programmable logic |
| US6831523B1 (en) | 2000-07-10 | 2004-12-14 | Silicon Laboratories Inc. | Auto-detection between referenceless and reference clock mode of operation |
| US6686803B1 (en) * | 2000-07-10 | 2004-02-03 | Silicon Laboratories, Inc. | Integrated circuit incorporating circuitry for determining which of at least two possible frequencies is present on an externally provided reference signal and method therefor |
| US7439816B1 (en) | 2005-09-28 | 2008-10-21 | Cypress Semiconductor Corporation | Phase-locked loop fast lock circuit and method |
| US8035455B1 (en) | 2005-12-21 | 2011-10-11 | Cypress Semiconductor Corporation | Oscillator amplitude control network |
| US7728675B1 (en) | 2006-03-31 | 2010-06-01 | Cypress Semiconductor Corporation | Fast lock circuit for a phase lock loop |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229759A (en) * | 1978-08-23 | 1980-10-21 | Rca Corporation | Signal detector including sample and hold circuit with reduced offset error |
| JPS5989038A (ja) * | 1982-11-12 | 1984-05-23 | Victor Co Of Japan Ltd | フエ−ズ・ロツクド・ル−プ回路 |
| NL8500864A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Digitale chrominantiesignaalverwerkingsschakeling. |
-
1991
- 1991-07-11 DE DE69123653T patent/DE69123653T2/de not_active Expired - Fee Related
- 1991-07-16 KR KR1019910012152A patent/KR100210536B1/ko not_active Expired - Fee Related
- 1991-07-16 US US07/731,842 patent/US5138281A/en not_active Expired - Fee Related
- 1991-07-17 JP JP20117191A patent/JP3257803B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003760A (ko) | 1992-02-29 |
| DE69123653T2 (de) | 1997-06-05 |
| JP3257803B2 (ja) | 2002-02-18 |
| US5138281A (en) | 1992-08-11 |
| KR100210536B1 (ko) | 1999-07-15 |
| DE69123653D1 (de) | 1997-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980653A (en) | Phase locked loop | |
| KR940001724B1 (ko) | 위상동기회로 | |
| CA2053748C (en) | Pll frequency synthesizer capable of changing an output frequency at a high speed | |
| US5170297A (en) | Current averaging data separator | |
| EP0669722B1 (en) | PLL circuit having shortened locking time | |
| EP0416840A2 (en) | Phase locked loop circuit with digital control | |
| JPH04255194A (ja) | 発信器の周波数を所定の周波数範囲内に維持する装置 | |
| US4280104A (en) | Phase locked loop system with improved acquisition | |
| US5451893A (en) | Programmable duty cycle converter | |
| JPH0343809B2 (ja) | ||
| US4182994A (en) | Phase locked loop tuning system including stabilized time interval control circuit | |
| EP0461358B1 (en) | Frequency synthesizer | |
| CN116566387B (zh) | 锁相环电路和时钟发生器 | |
| US5343169A (en) | Frequency locked loop | |
| JPH05284016A (ja) | 位相同期ループ | |
| US5939947A (en) | Phase synchronous circuit | |
| US4945413A (en) | Line synchronization detection circuit | |
| US6111471A (en) | Apparatus and method for setting VCO free-running frequency | |
| US5036297A (en) | High-speed digital PLL device | |
| US6060953A (en) | PLL response time accelerating system using a frequency detector counter | |
| US4567447A (en) | Auto tuning for an oscillator | |
| US12143109B1 (en) | Device for correcting duty cycle and method for correcting duty cycle | |
| EP0467458B1 (en) | Apparatus for maintaining the frequency of an oscillator within a predetermined frequency range | |
| US20030214330A1 (en) | Phase-locked loop circuit | |
| US7265636B2 (en) | Method of correcting the phase difference between two input signals of a phase-locked loop and associated device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |