JPH04255196A - ビデオ信号処理方法 - Google Patents
ビデオ信号処理方法Info
- Publication number
- JPH04255196A JPH04255196A JP3200088A JP20008891A JPH04255196A JP H04255196 A JPH04255196 A JP H04255196A JP 3200088 A JP3200088 A JP 3200088A JP 20008891 A JP20008891 A JP 20008891A JP H04255196 A JPH04255196 A JP H04255196A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- memories
- frame
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000015654 memory Effects 0.000 claims abstract description 63
- 238000003672 processing method Methods 0.000 claims description 8
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/74—Circuits for processing colour signals for obtaining special effects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオ信号処理方法、
より詳しくは、１６／９形式のブラウン管で４／３形式
の画像を表示することを可能にする処理方法に関する。
より詳しくは、１６／９形式のブラウン管で４／３形式
の画像を表示することを可能にする処理方法に関する。
【０００２】
【従来の技術およびその課題】１６／９形式画像のブラ
ウン管は、ごく最近市販されたものである。これらのブ
ラウン管は高精細度用途に開発された。しかし現在、こ
の種のブラウン管を備えたテレビ、すなわち、将来の規
格に互換できるように設計されたアーキテクチャのテレ
ビ受像機を配備する計画が進められている。しかし、現
在放送されている番組はすべて４／３形式となっている
。従って、１６／９形式のブラウン管で４／３形式ビデ
オ画像を表示するために、表示中の歪みや歪像の問題を
なくすようにその画像を処理することが必要である。
ウン管は、ごく最近市販されたものである。これらのブ
ラウン管は高精細度用途に開発された。しかし現在、こ
の種のブラウン管を備えたテレビ、すなわち、将来の規
格に互換できるように設計されたアーキテクチャのテレ
ビ受像機を配備する計画が進められている。しかし、現
在放送されている番組はすべて４／３形式となっている
。従って、１６／９形式のブラウン管で４／３形式ビデ
オ画像を表示するために、表示中の歪みや歪像の問題を
なくすようにその画像を処理することが必要である。
【０００３】１６／９形式のブラウン管で４／３形式画
像を表示するために各種技法が開発されている。ドイツ
特許出願番号第Ｐ３７２２１７２．８号では、（垂直偏
向電流の振幅を変えることによる）画像垂直サイズの変
更と電子手段による水平画像サイズの変更との組合せに
もとづく技法が用いられている。
像を表示するために各種技法が開発されている。ドイツ
特許出願番号第Ｐ３７２２１７２．８号では、（垂直偏
向電流の振幅を変えることによる）画像垂直サイズの変
更と電子手段による水平画像サイズの変更との組合せに
もとづく技法が用いられている。
【０００４】本発明は、記憶手段としてのピクチャフレ
ームメモリの使用にもとづく新規な処理方法に関する。
ームメモリの使用にもとづく新規な処理方法に関する。
【０００５】
【課題を解決するための手段】従って、本発明の目的は
、Ｋワードのブロックとしてコード化されたビデオ信号
の処理方法を提供することである。この信号は、それぞ
れが入力ポート、高速出力ポートおよび低速出力ポート
を有する２のピクチャフレームメモリとの間で読み書き
される。入力ディジタルビデオ信号は、輝度データを含
むＮ’ブロックおよび色度データを含むＭ’−Ｎ’ブロ
ックを持つＭ’ブロックの集合によって形成される。 色度データを含むブロックは第１のメモリに、輝度デー
タを含むブロックは第２のメモリに書き込まれる。両メ
モリは各フレームで反転され、輝度データを含むブロッ
クおよび色度データを含むブロックは、各メモリの高速
出力ポートで同時に読み出される。両メモリは各フレー
ムで反転され、そのデータは、Ｍ＞Ｎである圧縮比Ｍ／
Ｎを付与する出力にビデオデータを得るように処理され
る。
、Ｋワードのブロックとしてコード化されたビデオ信号
の処理方法を提供することである。この信号は、それぞ
れが入力ポート、高速出力ポートおよび低速出力ポート
を有する２のピクチャフレームメモリとの間で読み書き
される。入力ディジタルビデオ信号は、輝度データを含
むＮ’ブロックおよび色度データを含むＭ’−Ｎ’ブロ
ックを持つＭ’ブロックの集合によって形成される。 色度データを含むブロックは第１のメモリに、輝度デー
タを含むブロックは第２のメモリに書き込まれる。両メ
モリは各フレームで反転され、輝度データを含むブロッ
クおよび色度データを含むブロックは、各メモリの高速
出力ポートで同時に読み出される。両メモリは各フレー
ムで反転され、そのデータは、Ｍ＞Ｎである圧縮比Ｍ／
Ｎを付与する出力にビデオデータを得るように処理され
る。
【０００６】本発明の特定の実施例に従えば、Ｍ＝４，
Ｎ＝３である。さらに、ピクチャフレームメモリの入力
ポートはクロック周波数１３．５ ＭＨｚで、高速出
力ポートはクロック周波数２７ ＭＨｚで動作する。 これにより、１６／９形式のブラウン管で表示するため
に直接使用できる輝度データが出力として得られ、色度
データは、希望のサンプリング周波数を得ることを可能
にするバッファメモリに格納された後、使用することが
できる。
Ｎ＝３である。さらに、ピクチャフレームメモリの入力
ポートはクロック周波数１３．５ ＭＨｚで、高速出
力ポートはクロック周波数２７ ＭＨｚで動作する。 これにより、１６／９形式のブラウン管で表示するため
に直接使用できる輝度データが出力として得られ、色度
データは、希望のサンプリング周波数を得ることを可能
にするバッファメモリに格納された後、使用することが
できる。
【０００７】本発明の別の特徴に従えば、輝度データを
含むブロックおよび色度データを含むブロックは、１画
像分遅延された出力ビデオデータを得るために、各フレ
ームで反転される各メモリの低速出力ポートで同時に読
み出される。これにより、低速出力ポートから出たデー
タは、例えば、ノイズリダクションを行うためのビデオ
信号前処理回路への入力として拒絶させることができる
。
含むブロックおよび色度データを含むブロックは、１画
像分遅延された出力ビデオデータを得るために、各フレ
ームで反転される各メモリの低速出力ポートで同時に読
み出される。これにより、低速出力ポートから出たデー
タは、例えば、ノイズリダクションを行うためのビデオ
信号前処理回路への入力として拒絶させることができる
。
【０００８】
【実施例】図１は、本発明に関して使用できる形式のフ
レームメモリの略図である。この図の表現は限定的なも
のではない。このメモリはビデオメモリである。図１に
示すように、このビデオメモリは、制御回路４の制御を
受ける水平カウンタ２および垂直カウンタ３によって制
御される記憶部１を不可欠に含んでいる。さらに詳しく
いえば、水平カウンタ２は３の内部ポインタＨＰ１，Ｈ
Ｐ２およびＨＰ３から成り、垂直カウンタ３は３の内部
ポインタＶＰ１，ＶＰ２およびＶＰ３から成る。ポイン
タＶＰ１およびＨＰ１は入力データが書き込まれるべき
ブロックを指示し、ポインタＶＰ２およびＨＰ２はシリ
アル出力Ａレベルで読み出されるべきブロックを指示し
、ポインタＶＰ３およびＨＰ３はシリアル出力Ｂレベル
で読み出されるべきブロックを指示する。メモリは、入
出力レジスタと記憶部自体との間にインタフェース５も
含んでいる。またメモリは、クロックＨＡによって制御
され入力ポートＡおよび出力ポートＡのバッファレジス
タとして働くシリアルシフトレジスタ６も含んでいる。 このシリアルシフトレジスタ６は、書込み維持回路７お
よび読出し維持回路８によってインタフェース５に連結
されている。メモリはまた、クロックＨＢによって制御
され出力ポートＢのバッファレジスタとして働き読出し
維持回路１０によってインタフェース回路５に接続され
ている、シリアルシフトレジスタ９も含んでいる。 この場合、２の入力ポートおよび出力ポートＡのクロッ
ク周波数は同一であるが、第２の出力ポート、すなわち
ポートＢのクロック周波数は、入力ポートＡのクロック
周波数の整数倍である。各ポートは、２のカウンタ、す
なわち列のカウンタおよび行のカウンタの組合せによっ
てアドレス指定されることができる。３の使用可能なカ
ウンタの組合せは、図１に示すように完全に独立してい
る。一般に、アクセス時間が長すぎることになってしま
うため、ワード単位でメモリ自体にアクセスすることは
できない。このため、Ｋワードのブロックによってアク
セスされ、例示した実施例ではＫは１２に選択されてい
る。従って、水平カウンタが１ずつ増分されると、１２
ワードの新しいブロックがアクセスされることになる。 各カウタの増分は回路４によって外部的に制御される。 このビデオメモリはディジタルビデオ信号を記憶するた
めに使用される。従って、フレームメモリに含まれるデ
ータは、輝度信号サンプルおよび色度信号サンプルから
成る。通常、色度は輝度よりも低いサンプリング周波数
を持つ。本発明の文脈では、データブロックは輝度デー
タか色度データのいずれか一方を含み、以下に各種タイ
ミング図で説明するように、輝度データの３ブロックが
色度データの１ブロックとインタレースされる。
レームメモリの略図である。この図の表現は限定的なも
のではない。このメモリはビデオメモリである。図１に
示すように、このビデオメモリは、制御回路４の制御を
受ける水平カウンタ２および垂直カウンタ３によって制
御される記憶部１を不可欠に含んでいる。さらに詳しく
いえば、水平カウンタ２は３の内部ポインタＨＰ１，Ｈ
Ｐ２およびＨＰ３から成り、垂直カウンタ３は３の内部
ポインタＶＰ１，ＶＰ２およびＶＰ３から成る。ポイン
タＶＰ１およびＨＰ１は入力データが書き込まれるべき
ブロックを指示し、ポインタＶＰ２およびＨＰ２はシリ
アル出力Ａレベルで読み出されるべきブロックを指示し
、ポインタＶＰ３およびＨＰ３はシリアル出力Ｂレベル
で読み出されるべきブロックを指示する。メモリは、入
出力レジスタと記憶部自体との間にインタフェース５も
含んでいる。またメモリは、クロックＨＡによって制御
され入力ポートＡおよび出力ポートＡのバッファレジス
タとして働くシリアルシフトレジスタ６も含んでいる。 このシリアルシフトレジスタ６は、書込み維持回路７お
よび読出し維持回路８によってインタフェース５に連結
されている。メモリはまた、クロックＨＢによって制御
され出力ポートＢのバッファレジスタとして働き読出し
維持回路１０によってインタフェース回路５に接続され
ている、シリアルシフトレジスタ９も含んでいる。 この場合、２の入力ポートおよび出力ポートＡのクロッ
ク周波数は同一であるが、第２の出力ポート、すなわち
ポートＢのクロック周波数は、入力ポートＡのクロック
周波数の整数倍である。各ポートは、２のカウンタ、す
なわち列のカウンタおよび行のカウンタの組合せによっ
てアドレス指定されることができる。３の使用可能なカ
ウンタの組合せは、図１に示すように完全に独立してい
る。一般に、アクセス時間が長すぎることになってしま
うため、ワード単位でメモリ自体にアクセスすることは
できない。このため、Ｋワードのブロックによってアク
セスされ、例示した実施例ではＫは１２に選択されてい
る。従って、水平カウンタが１ずつ増分されると、１２
ワードの新しいブロックがアクセスされることになる。 各カウタの増分は回路４によって外部的に制御される。 このビデオメモリはディジタルビデオ信号を記憶するた
めに使用される。従って、フレームメモリに含まれるデ
ータは、輝度信号サンプルおよび色度信号サンプルから
成る。通常、色度は輝度よりも低いサンプリング周波数
を持つ。本発明の文脈では、データブロックは輝度デー
タか色度データのいずれか一方を含み、以下に各種タイ
ミング図で説明するように、輝度データの３ブロックが
色度データの１ブロックとインタレースされる。
【０００９】次に、本発明に従って４／３形式の信号を
１６／９形式のブラウン管で表示できるようにするビデ
オ信号処理方法の実施例を図２から図６によって説明す
る。この処理方法は、２のフレームメモリを使用するシ
ステムの場合に応用できる。図２に示す通り、各フレー
ムＦ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５およびＦ６は、２０ミ
リ秒の時間を有している。カラー画像の場合、サンプリ
ング周波数は、輝度成分Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５
およびＹ６と色度成分Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５お
よびＣ６との間で分割される。輝度サンプリング周波数
は３．３７５ＭＨｚであり、これは１３．５ ＭＨｚ
のサンプリング周波数、すなわち例示した実施例におけ
るフレームメモリの入力ポートＡのクロック周波数を得
ることを可能にする。各フレームメモリＦＭ１およびＦ
Ｍ２におけるデータの編成は、図２に示す通りである。 ビデオ成分Ｙ１およびＣ１が２のフレームメモリに個別
に書き込まれることがわかる。
１６／９形式のブラウン管で表示できるようにするビデ
オ信号処理方法の実施例を図２から図６によって説明す
る。この処理方法は、２のフレームメモリを使用するシ
ステムの場合に応用できる。図２に示す通り、各フレー
ムＦ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５およびＦ６は、２０ミ
リ秒の時間を有している。カラー画像の場合、サンプリ
ング周波数は、輝度成分Ｙ１，Ｙ２，Ｙ３，Ｙ４，Ｙ５
およびＹ６と色度成分Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５お
よびＣ６との間で分割される。輝度サンプリング周波数
は３．３７５ＭＨｚであり、これは１３．５ ＭＨｚ
のサンプリング周波数、すなわち例示した実施例におけ
るフレームメモリの入力ポートＡのクロック周波数を得
ることを可能にする。各フレームメモリＦＭ１およびＦ
Ｍ２におけるデータの編成は、図２に示す通りである。 ビデオ成分Ｙ１およびＣ１が２のフレームメモリに個別
に書き込まれることがわかる。
【００１０】図３に示す通り、ビデオ信号はディジタル
化されてから、１２のサンプルブロックとして入力され
る。連続して入力されフォーマットされたデータは、輝
度データＹの３サンプルの後に色度データＣの１サンプ
ルが続き、この連続が繰り返される。本発明の方法に従
えば、第１のフレームメモリＦＭ１には、最初に輝度デ
ータが書き込まれる。ＦＭ１の水平カウンタの増分は、
図１に示したように実施される。第１のカウンタ増分で
は、Ｙの輝度データブロックが書き込まれる。ＦＭ１の
カウンタは増分されるが、書き込みは許可されない。入
力データが色度データであれば、図３に示すように、こ
れはフレームメモリＦＭ１には書き込まれずにＦＭ２に
書き込まれる。同様のことが、図２のフレームＦ２など
のフレームを構成するすべてのフレームについて当ては
まる。次のフレームで２のメモリは反転され、色度デー
タ（図２ではＣ３で表されている）がフレームメモリＦ
Ｍ１に書き込まれ、輝度データ（図２ではＹ３で表され
ている）がフレームメモリＦＭ２に書き込まれる。この
ようにして、本発明に従えば、フレームメモリの一方が
最初に１０．１２５ ＭＨｚでサンプリングされた輝
度成分を記憶し、他方のフレームメモリが３．３７５
ＭＨｚでサンプリングされた色度成分ＵおよびＶを記
憶する。各フレームメモリの出力ポートＢにデータが読
み出されると、図３で示した図に従って書き込まれたデ
ータについて、図４に示されたデータが得られる。これ
により、フレームメモリＦＭ１の出力ポートＢには、圧
縮比４／３に十分に対応する、瞬時周波数２７ ＭＨ
ｚで出力される輝度成分Ｙｌ，Ｙｍ，Ｙｎ，Ｙｏ，Ｙｐ
およびＹａが連続的に得られる。実際、２７＝（１０．
１２５ｘ２）ｘ（４／３）である。この場合、フレーム
メモリＦＭ１の水平カウンタの増分は図４に示されたよ
うに実施される。３パルスごとに、色度成分が３の輝度
成分とインタレースされるので、２の同時制御パルスが
送信される。同時に、フレームメモリＦＭ２の出力ポー
トＢには、色度成分Ｃａ／Ｃｂが出力される。この場合
、有効データのブロックは、水平カウンタ増分が２のパ
ルスから構成された瞬間に３ブロックごとに出力される
。当然ながら、色度データサンプリング周波数で、すな
わちこの２７ ＭＨｚの流れのうち９ ＭＨｚでの
連続的な入力の流れを得るためにバッファレジスタが必
要である。
化されてから、１２のサンプルブロックとして入力され
る。連続して入力されフォーマットされたデータは、輝
度データＹの３サンプルの後に色度データＣの１サンプ
ルが続き、この連続が繰り返される。本発明の方法に従
えば、第１のフレームメモリＦＭ１には、最初に輝度デ
ータが書き込まれる。ＦＭ１の水平カウンタの増分は、
図１に示したように実施される。第１のカウンタ増分で
は、Ｙの輝度データブロックが書き込まれる。ＦＭ１の
カウンタは増分されるが、書き込みは許可されない。入
力データが色度データであれば、図３に示すように、こ
れはフレームメモリＦＭ１には書き込まれずにＦＭ２に
書き込まれる。同様のことが、図２のフレームＦ２など
のフレームを構成するすべてのフレームについて当ては
まる。次のフレームで２のメモリは反転され、色度デー
タ（図２ではＣ３で表されている）がフレームメモリＦ
Ｍ１に書き込まれ、輝度データ（図２ではＹ３で表され
ている）がフレームメモリＦＭ２に書き込まれる。この
ようにして、本発明に従えば、フレームメモリの一方が
最初に１０．１２５ ＭＨｚでサンプリングされた輝
度成分を記憶し、他方のフレームメモリが３．３７５
ＭＨｚでサンプリングされた色度成分ＵおよびＶを記
憶する。各フレームメモリの出力ポートＢにデータが読
み出されると、図３で示した図に従って書き込まれたデ
ータについて、図４に示されたデータが得られる。これ
により、フレームメモリＦＭ１の出力ポートＢには、圧
縮比４／３に十分に対応する、瞬時周波数２７ ＭＨ
ｚで出力される輝度成分Ｙｌ，Ｙｍ，Ｙｎ，Ｙｏ，Ｙｐ
およびＹａが連続的に得られる。実際、２７＝（１０．
１２５ｘ２）ｘ（４／３）である。この場合、フレーム
メモリＦＭ１の水平カウンタの増分は図４に示されたよ
うに実施される。３パルスごとに、色度成分が３の輝度
成分とインタレースされるので、２の同時制御パルスが
送信される。同時に、フレームメモリＦＭ２の出力ポー
トＢには、色度成分Ｃａ／Ｃｂが出力される。この場合
、有効データのブロックは、水平カウンタ増分が２のパ
ルスから構成された瞬間に３ブロックごとに出力される
。当然ながら、色度データサンプリング周波数で、すな
わちこの２７ ＭＨｚの流れのうち９ ＭＨｚでの
連続的な入力の流れを得るためにバッファレジスタが必
要である。
【００１１】本発明の別の特徴に従えば、２のフレーム
メモリの出力ポートＡは、ノイズリダクション処理を実
施することを可能にするデータを得るために使用される
。フレームメモリＦＭ１およびＦＭ２に書き込むために
使用される書き込みモードにより、輝度成分は一方のフ
レームメモリから得られ、色度成分は他方のフレームメ
モリから得られ、各メモリの機能は各フレームで反転さ
れる。カウンタ増分の動作を示す制御信号を図５に示す
。出力ポートＡは入力ポートＡと同一の周波数で動作し
、各フレームメモリＦＭ１およびＦＭ２の出力ポートＡ
にはそれぞれ、３の無効ブロックを伴った色度成分Ｃａ
またはＣｂ、および、１の無効ブロックを伴った３の輝
度成分Ｙｌ，Ｙｍ，Ｙｎ，Ｙｏ，Ｙｐ．．．が得られる
。この場合、カウンタは次のブロックを指示するまで増
分されるが、データは無意味である。従って、フレーム
メモリＦＭ１およびＦＭ２のポートＡからの出力には、
ノイズリダクションのために、または、図６に示すよう
に、前処理回路に送信することにより他の処理のために
使用できる、１画像分遅延されたデータが得られる。
メモリの出力ポートＡは、ノイズリダクション処理を実
施することを可能にするデータを得るために使用される
。フレームメモリＦＭ１およびＦＭ２に書き込むために
使用される書き込みモードにより、輝度成分は一方のフ
レームメモリから得られ、色度成分は他方のフレームメ
モリから得られ、各メモリの機能は各フレームで反転さ
れる。カウンタ増分の動作を示す制御信号を図５に示す
。出力ポートＡは入力ポートＡと同一の周波数で動作し
、各フレームメモリＦＭ１およびＦＭ２の出力ポートＡ
にはそれぞれ、３の無効ブロックを伴った色度成分Ｃａ
またはＣｂ、および、１の無効ブロックを伴った３の輝
度成分Ｙｌ，Ｙｍ，Ｙｎ，Ｙｏ，Ｙｐ．．．が得られる
。この場合、カウンタは次のブロックを指示するまで増
分されるが、データは無意味である。従って、フレーム
メモリＦＭ１およびＦＭ２のポートＡからの出力には、
ノイズリダクションのために、または、図６に示すよう
に、前処理回路に送信することにより他の処理のために
使用できる、１画像分遅延されたデータが得られる。
【００１２】図６について説明すれば、本発明に従った
処理方法の実施を可能にする装置を示している。図６に
示された回路では、ビデオ信号の輝度成分および色度成
分はまず、処理されビデオメモリＦＭ１およびＦＭ２に
記憶される前に分離される。図６に示すように、本発明
に従った回路は、１３．５ ＭＨｚの周波数で動作す
る入力ポートＡ、１３．５ ＭＨｚの周波数で動作す
る低速出力ポートＡおよび２７ ＭＨｚの周波数で動
作する高速出力ポートＢの３のポートを持つ２のビデオ
メモリ１００および１０１を含む。ビデオメモリ１００
および１０１の入力ポートＡは、信号処理回路１１１か
ら出たディジタル信号を受信する。この処理回路１１１
は、毎秒１３．５メガサンプルで信号を形成するために
回路１０５で多重化された輝度Ｙ信号および色度Ｃ信号
を入力として受信する。輝度信号Ｙは、回路１０５に入
力される前に、ローパスフィルタ１０２に送信され、ア
ナログ／ディジタル変換器１０３によって１０．１２５
ＭＨｚの周波数でサンプリングされたディジタルデ
ータに変換される。その後、そのデータは、ＦＩＦＯ（
先入れ先出し）方式のバッファ回路１０４に１０．１２
５ ＭＨｚの周波数で入力され、１３．５ ＭＨｚ
の処理周波数で出力される。同様に、輝度信号は、回路
１０５に入力される前に、色度信号Ｕを受信するローパ
スフィルタ１０６および色度信号Ｖを受信するローパス
フィルタ１０７に送信され、ローパスフィルタ１０６お
よび１０７から出た信号ＵおよびＶを多重化する、ＦＨ
／２の周波数で動作するマルチプレクサに送信される。 アナログ／ディジタル変換器１０９がそのアナログ色度
信号を３．３７５ ＭＨｚでサンプリングされたディ
ジタル色度データに変換し、そのデータは、入力が３．
３７５ ＭＨｚの周波数で動作し、出力が１３．５
ＭＨｚの周波数で動作するＦＩＦＯ方式のバッファ回
路１１０に送信される。図６に示すように、メモリ１０
０および１０１の出力ポートＡは、それぞれ、そのフレ
ーム周波数で動作する２のマルチプレクサ１１２および
１１３の入力に接続されている。マルチプレクサ１１２
および１１３は、それぞれ、信号出力回路１０５および
１１３に送信され、以前の画像の重み付き信号を輝度信
号または色度信号に付加することによってノイズリダク
ションを実施する。 さらに、ビデオメモリ１００および１０１の出力ポート
Ｂは、それぞれ、Ｔ／２の画像周波数で動作する２のマ
ルチプレクサ１１４および１１５の入力に接続されてい
る。マルチプレクサ１１４からの出力には、２７ Ｍ
Ｈｚの瞬時サンプリング周波数で色度データが得られる
。 これらの色度データは、９ ＭＨｚのサンプリング周
波数で出力するＦＩＦＯ方式のバッファレジスタ１１６
に入力される。バッファレジスタからのデータ出力は、
色度データを色度データＵおよび色度データＶに分離す
るために、直接、または、垂直フィルタ１１７を通過し
てからのいずれかで、デマルチプレクサ１１８に送信さ
れる。それらのデータは、それぞれ、９ ＭＨｚで動
作するディジタル／アナログ変換器１１９および１２０
に送信され、ディジタル／アナログ変換器１１９および
１２０から出た信号は、公知の方法で、１６／９形式の
画面で歪みなく表示できる色度信号ＵおよびＶを出力に
得るためにローパスフィルタ１２１および１２２に送信
される。同様に、マルチプレクサ１１５からの出力には
、２７ ＭＨｚのサンプリング周波数で輝度信号が得
られる。この信号は２７ ＭＨｚで動作するディジタ
ル／アナログ変換器１２３に送信されてから、１６／９
形式の画面で直接表示できる輝度信号を得るためにロー
パスフィルタ１２４に送信される。
処理方法の実施を可能にする装置を示している。図６に
示された回路では、ビデオ信号の輝度成分および色度成
分はまず、処理されビデオメモリＦＭ１およびＦＭ２に
記憶される前に分離される。図６に示すように、本発明
に従った回路は、１３．５ ＭＨｚの周波数で動作す
る入力ポートＡ、１３．５ ＭＨｚの周波数で動作す
る低速出力ポートＡおよび２７ ＭＨｚの周波数で動
作する高速出力ポートＢの３のポートを持つ２のビデオ
メモリ１００および１０１を含む。ビデオメモリ１００
および１０１の入力ポートＡは、信号処理回路１１１か
ら出たディジタル信号を受信する。この処理回路１１１
は、毎秒１３．５メガサンプルで信号を形成するために
回路１０５で多重化された輝度Ｙ信号および色度Ｃ信号
を入力として受信する。輝度信号Ｙは、回路１０５に入
力される前に、ローパスフィルタ１０２に送信され、ア
ナログ／ディジタル変換器１０３によって１０．１２５
ＭＨｚの周波数でサンプリングされたディジタルデ
ータに変換される。その後、そのデータは、ＦＩＦＯ（
先入れ先出し）方式のバッファ回路１０４に１０．１２
５ ＭＨｚの周波数で入力され、１３．５ ＭＨｚ
の処理周波数で出力される。同様に、輝度信号は、回路
１０５に入力される前に、色度信号Ｕを受信するローパ
スフィルタ１０６および色度信号Ｖを受信するローパス
フィルタ１０７に送信され、ローパスフィルタ１０６お
よび１０７から出た信号ＵおよびＶを多重化する、ＦＨ
／２の周波数で動作するマルチプレクサに送信される。 アナログ／ディジタル変換器１０９がそのアナログ色度
信号を３．３７５ ＭＨｚでサンプリングされたディ
ジタル色度データに変換し、そのデータは、入力が３．
３７５ ＭＨｚの周波数で動作し、出力が１３．５
ＭＨｚの周波数で動作するＦＩＦＯ方式のバッファ回
路１１０に送信される。図６に示すように、メモリ１０
０および１０１の出力ポートＡは、それぞれ、そのフレ
ーム周波数で動作する２のマルチプレクサ１１２および
１１３の入力に接続されている。マルチプレクサ１１２
および１１３は、それぞれ、信号出力回路１０５および
１１３に送信され、以前の画像の重み付き信号を輝度信
号または色度信号に付加することによってノイズリダク
ションを実施する。 さらに、ビデオメモリ１００および１０１の出力ポート
Ｂは、それぞれ、Ｔ／２の画像周波数で動作する２のマ
ルチプレクサ１１４および１１５の入力に接続されてい
る。マルチプレクサ１１４からの出力には、２７ Ｍ
Ｈｚの瞬時サンプリング周波数で色度データが得られる
。 これらの色度データは、９ ＭＨｚのサンプリング周
波数で出力するＦＩＦＯ方式のバッファレジスタ１１６
に入力される。バッファレジスタからのデータ出力は、
色度データを色度データＵおよび色度データＶに分離す
るために、直接、または、垂直フィルタ１１７を通過し
てからのいずれかで、デマルチプレクサ１１８に送信さ
れる。それらのデータは、それぞれ、９ ＭＨｚで動
作するディジタル／アナログ変換器１１９および１２０
に送信され、ディジタル／アナログ変換器１１９および
１２０から出た信号は、公知の方法で、１６／９形式の
画面で歪みなく表示できる色度信号ＵおよびＶを出力に
得るためにローパスフィルタ１２１および１２２に送信
される。同様に、マルチプレクサ１１５からの出力には
、２７ ＭＨｚのサンプリング周波数で輝度信号が得
られる。この信号は２７ ＭＨｚで動作するディジタ
ル／アナログ変換器１２３に送信されてから、１６／９
形式の画面で直接表示できる輝度信号を得るためにロー
パスフィルタ１２４に送信される。
【００１３】このようにして、上述の回路は、２のフレ
ームメモリを用いることにより、本発明に従ったビデオ
信号処理を実行することを可能にする。この処理は、１
６／９形式の画面でビデオ信号を歪みなく表示できる。
ームメモリを用いることにより、本発明に従ったビデオ
信号処理を実行することを可能にする。この処理は、１
６／９形式の画面でビデオ信号を歪みなく表示できる。
【図１】本発明で使用されるフレームメモリの略図。
【図２】時間関数による各フレームメモリの内容を表す
タイミング図。
タイミング図。
【図３】入力ポートおよび２の出力ポートのレベルでの
フレームメモリの各種制御信号を表すタイミング図。
フレームメモリの各種制御信号を表すタイミング図。
【図４】入力ポートおよび２の出力ポートのレベルでの
フレームメモリの各種制御信号を表すタイミング図。
フレームメモリの各種制御信号を表すタイミング図。
【図５】入力ポートおよび２の出力ポートのレベルでの
フレームメモリの各種制御信号を表すタイミング図。
フレームメモリの各種制御信号を表すタイミング図。
【図６】本発明に従った処理方法の実施において使用さ
れる装置の略図。
れる装置の略図。
１ 記憶部
４ 制御回路
５ インタフェース
６，９ シリアルシフトレジスタ
７ 書込み維持回路
８，１０ 読出し維持回路
Claims (5)
- 【請求項１】Ｋワードのブロックとしてコード化された
ビデオ信号の処理方法であって、この信号はそれぞれが
入力ポート、高速出力ポートおよび低速出力ポートを有
する２のフレームメモリとの間で読み書きされ、入力デ
ィジタルビデオ信号は輝度データを含むＮ’ブロックお
よび色度データを含むＭ’−Ｎ’ブロックを持つＭ’ブ
ロックの集合によって形成されることと、色度データを
含むブロックは第１のメモリに、輝度データを含むブロ
ックは第２のメモリに書き込まれ、両メモリは各フレー
ムで反転され、輝度データを含むブロックおよび色度デ
ータを含むブロックは各メモリの高速出力ポートで同時
に読み出され、両メモリは各フレームで反転され、デー
タはＭ＞Ｎである圧縮比Ｍ／Ｎを付与する出力にビデオ
データを得るように処理されることを特徴とする方法。 - 【請求項２】請求項１記載の処理方法であって、Ｍ＝４
，Ｎ＝３であることを特徴とする方法。 - 【請求項３】請求項１および２に記載の処理方法でって
、入力ポートは１３．５ＭＨｚのクロック周波数で動作
し、高速出力ポートは２７ ＭＨｚのクロック周波数
で動作することを特徴とする方法。 - 【請求項４】請求項１から３に記載の処理方法でって、
輝度データを含むブロックおよび色度データを含むブロ
ックは、１画像分遅延された出力ビデオデータを得るた
めに、各フレームで反転される両メモリの、各メモリの
低速出力ポートで同時に読み出されることを特徴とする
方法。 - 【請求項５】請求項４記載の処理方法でって、低速出力
ポートは１３．５ ＭＨｚのクロック周波数で動作す
ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9008951A FR2664779B1 (fr) | 1990-07-13 | 1990-07-13 | Procede de traitement d'un signal video. |
| FR9008951 | 1990-07-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255196A true JPH04255196A (ja) | 1992-09-10 |
Family
ID=9398691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200088A Pending JPH04255196A (ja) | 1990-07-13 | 1991-07-15 | ビデオ信号処理方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5488432A (ja) |
| EP (1) | EP0466554B1 (ja) |
| JP (1) | JPH04255196A (ja) |
| KR (1) | KR920003741A (ja) |
| DE (1) | DE69106794T2 (ja) |
| ES (1) | ES2069846T3 (ja) |
| FR (1) | FR2664779B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861894A (en) | 1993-06-24 | 1999-01-19 | Discovision Associates | Buffer manager |
| US5768629A (en) | 1993-06-24 | 1998-06-16 | Discovision Associates | Token-based adaptive video processing arrangement |
| CA2145361C (en) | 1994-03-24 | 1999-09-07 | Martin William Sotheran | Buffer manager |
| CA2145365C (en) | 1994-03-24 | 1999-04-27 | Anthony M. Jones | Method for accessing banks of dram |
| JP3508119B2 (ja) * | 1995-06-20 | 2004-03-22 | ソニー株式会社 | 画面表示領域判別装置 |
| US6005546A (en) * | 1996-03-21 | 1999-12-21 | S3 Incorporated | Hardware assist for YUV data format conversion to software MPEG decoder |
| US5907372A (en) * | 1996-06-28 | 1999-05-25 | Hitachi, Ltd. | Decoding/displaying device for decoding/displaying coded picture data generated by high efficiency coding for interlace scanning picture format |
| JP3449142B2 (ja) | 1996-12-06 | 2003-09-22 | 松下電器産業株式会社 | 画像縮小装置およびその制御方法 |
| GB9704027D0 (en) * | 1997-02-26 | 1997-04-16 | Discovision Ass | Memory manager for mpeg decoder |
| US6118823A (en) * | 1997-04-01 | 2000-09-12 | International Business Machines Corporation | Control scheme for shared-use dual-port predicted error array |
| US6724758B1 (en) * | 1999-12-20 | 2004-04-20 | Cisco Technology, Inc. | Stage specific dilation in multi-stage interconnection networks |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2644706C3 (de) * | 1976-10-04 | 1985-12-05 | Robert Bosch Gmbh, 7000 Stuttgart | System zur Übertragung bzw. Speicherung eines Farbfernsehsignals |
| JPS5848591A (ja) * | 1981-09-18 | 1983-03-22 | Matsushita Electric Ind Co Ltd | 画像メモリ−制御装置 |
| EP0249985B1 (en) * | 1986-06-20 | 1993-09-08 | Sony Corporation | Video memory |
| US4942457A (en) * | 1987-09-30 | 1990-07-17 | Deutsche Thomson-Brandt Gmbh | Circuit arrangement for processing video components |
| EP0309875A3 (de) * | 1987-09-30 | 1991-02-06 | Deutsche Thomson-Brandt GmbH | Demultiplexer |
| JPH01292984A (ja) * | 1988-05-20 | 1989-11-27 | Sony Corp | 映像信号の方式変換装置 |
| US5047839A (en) * | 1988-10-31 | 1991-09-10 | Nec Corporation | Image squeezing circuit for squeezing ordinary-sized image into smaller area |
-
1990
- 1990-07-13 FR FR9008951A patent/FR2664779B1/fr not_active Expired - Fee Related
-
1991
- 1991-07-02 ES ES91401814T patent/ES2069846T3/es not_active Expired - Lifetime
- 1991-07-02 EP EP91401814A patent/EP0466554B1/fr not_active Expired - Lifetime
- 1991-07-02 DE DE69106794T patent/DE69106794T2/de not_active Expired - Fee Related
- 1991-07-10 KR KR1019910011654A patent/KR920003741A/ko not_active Withdrawn
- 1991-07-15 JP JP3200088A patent/JPH04255196A/ja active Pending
-
1994
- 1994-12-21 US US08/361,172 patent/US5488432A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003741A (ko) | 1992-02-29 |
| FR2664779A1 (fr) | 1992-01-17 |
| DE69106794T2 (de) | 1995-08-24 |
| EP0466554A1 (fr) | 1992-01-15 |
| DE69106794D1 (de) | 1995-03-02 |
| EP0466554B1 (fr) | 1995-01-18 |
| ES2069846T3 (es) | 1995-05-16 |
| FR2664779B1 (fr) | 1993-06-11 |
| US5488432A (en) | 1996-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU615767B2 (en) | Compression of pixels in a reduced-size video image | |
| US5805173A (en) | System and method for capturing and transferring selected portions of a video stream in a computer system | |
| US8508610B2 (en) | Video signal processing apparatus | |
| EP0762760A2 (en) | Circuit and method for converting a video signal format | |
| JP2004522365A (ja) | 多チャンネル入力の高画質多重画面分割装置及び方法 | |
| JPH04255196A (ja) | ビデオ信号処理方法 | |
| KR100332329B1 (ko) | 영상신호변환장치 | |
| JPH0247918B2 (ja) | ||
| US5530487A (en) | Video signal clamping arrangement located downstream of a multiplexer | |
| CN1095273C (zh) | 电视信号接收机 | |
| JP2830954B2 (ja) | テレビジョン信号処理装置 | |
| KR100268142B1 (ko) | 영상 신호 처리를 위한 장치 및 방법 | |
| KR0175459B1 (ko) | 공통 중간 포멧의 형태를 갖는 에이치.261 영상 코덱을 아이티유-알 601 형태로 변환하는 변환장치 | |
| JPS6221380A (ja) | 二画面テレビ受信機 | |
| KR100332745B1 (ko) | 텔레비젼수상기의픽쳐바이픽쳐장치 | |
| JP2809322B2 (ja) | Ｍｕｓｅ信号の子画面表示回路 | |
| JP2645032B2 (ja) | 副画面処理装置 | |
| JPH02108389A (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| KR970001889Y1 (ko) | 와이드 화면 처리장치 | |
| KR0138332B1 (ko) | 픽쳐 인 픽쳐용 영상신호처리회로 | |
| RU1817257C (ru) | Устройство дл воспроизведени дополнительных цветных телевизионных изображений | |
| JPH099164A (ja) | 多画面信号処理装置 | |
| KR100348444B1 (ko) | 텔레비젼의 표준신호 변환장치 | |
| KR100277950B1 (ko) | 와이유브이(yuv) 포맷 변환기 | |
| JPH11331864A (ja) | デジタル複合映像信号処理回路 |