JPH04256336A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に誘電体分離された半導体島を形成すること
により素子分離をおこなう方法に関する。

【０００２】

【従来の技術】半導体装置の高集積化は進む一方であり
、高集積化に伴う重大な問題の１つに素子分離の問題が
ある。素子領域を低減させることなく、完全な素子分離
をおこなうべく様々な工夫がなされている。

【０００３】その１つに、ＳＯＩ（ＳＩＬＩＣＯＮ　Ｏ
Ｎ　ＩＮＳＵＬＡＴＯＲ）構造がある。これは、半導体
素子領域を絶縁物で囲み分離して形成することにより、
寄生素子の低減や高耐圧化をはかろうとするものである
。

【０００４】この製造方法としては、図１７（ａ）　お
よび図１７（ｂ）にその一例を示すように、絶縁膜上に
まず多結晶シリコンを形成し、これをレーザ光エネルギ
ーによって溶融再結晶化することにより実現するものが
ある。

【０００５】この方法では、図１７（ａ）　に示すよう
にまず、シリコン基板１表面を熱酸化し、酸化シリコン
膜２を形成した後、ＣＶＤ法により多結晶シリコン膜３
を堆積する。

【０００６】次いで、図１７（ｂ）　に示すように、細
く絞ったレーザビーム４を多結晶シリコン膜３に照射し
、溶融再結晶化を繰り返し、再結晶化シリコン層５を形
成しＳＯＩ基板を形成する。

【０００７】しかしながら、この方法では、レーザビー
ムが細いため、ウェハ全面を再結晶化するためには繰り
返し走査が必要となり、大面積の単結晶化は困難である
という問題があった。

【０００８】また、再結晶化においては結晶粒界が多数
発生し、結晶性がバルクのものに比べて劣り、ウェハ面
内において電気的特性のバラツキをもたらすという問題
があった。

【０００９】また、図１８（ａ）　および図１８（ｂ）
　に示すように単結晶基板１表面直下に酸素イオンをイ
オン注入し絶縁層２を形成することによりＳＯＩ基板を
実現する方法もある。

【００１０】この方法では、図１８（ａ）　に示すよう
にまず、単結晶シリコン基板１を６００℃程度の高温に
保ち、酸素イオン６をイオン注入する。ここで基板を６
００℃に保つのは基板表面の結晶損傷を避けるためであ
る。

【００１１】次いで、図１８（ｂ）　に示すように、１
２００℃程度の高温アニールを行いイオン注入領域の過
剰な酸素の追い出しを行うと共に緻密化を行い酸化シリ
コン膜を形成する。またこのアニールによりイオン注入
時の貫通転位回復を行い、単結晶シリコン基板の表面か
ら所定の深さに酸化シリコン膜を形成しＳＯＩ基板を形
成する。

【００１２】しかしながら、この方法では、酸素イオン
の注入量が１０×１０１８ｃｍ−２程度と大きくイオン
注入にかなりの時間を必要とする。

【００１３】また、基板表面を単結晶状態に保つために
はイオン注入時に基板を高温に保つ必要があり、従来の
装置では技術的に非常に高度のものが求められ、必然的
にかなりのコスト上昇を招くという問題があった。さら
に酸素濃度の非常に高い領域の結晶性の制御が不十分で
あり、酸化シリコン膜２と単結晶シリコン基板領域との
界面には半絶縁性の多結晶シリコン層７が形成され、デ
バイスにおいては接合リーク電流が多いという問題があ
った。

【００１４】また、シリコン基板中に酸化シリコン膜を
埋め込むことでＳＯＩ基板を実現するという方法を本出
願人は提案している（特願平１−１２４６７３号）。

【００１５】この方法は図１９および図２０に示すよう
に、シリコン基板１の表面に、断面逆三角形状の素子領
域１３を囲むように、断面菱形の素子分離溝１２が形成
され、この溝の側壁に形成された酸化シリコン膜１４が
形成されて素子分離領域を形成し、この素子領域１３内
に所望の素子（図示せず）が形成せしめられてなるもの
である。なおここで８は表面を覆う酸化シリコン膜、９
は窒化シリコン膜、１０は酸化シリコン膜である。

【００１６】このような半導体装置は例えば次に示す方
法で製造される。

【００１７】まず、図１９（ａ）　に示すように、熱酸
化法によりシリコン基板１表面に酸化シリコン膜（パッ
ド酸化膜）８、酸化防止用の窒化シリコン膜９、反応性
イオンエッチング（ＲＩＥ）用のマスク酸化膜である酸
化シリコン膜１０を順次堆積し、フォトリソグラフィ法
により、これらの３層の膜をパターニングし、トレンチ
（溝）形成時に用いられるマスクパターンを形成する。

【００１８】次いで、図１９（ｂ）　に示すように、こ
のマスクパターンをエッチングマスクとして反応性イオ
ンエッチングにより、溝１１を形成する。

【００１９】この後、図１９（ｃ）　に示すように、こ
のマスクパターンをマスクとして、水酸化カリウム（Ｋ
ＯＨ）などの結晶方位に対して選択性を有する液を用い
てエッチングを行い、該トレンチ３内に｛１１１｝結晶
面で囲まれた断面“ひし形”構造をなす溝１２を形成す
る。このとき形成される逆三角形領域１３底部のくびれ
の幅が数１０００オングストローム〜１μｍ　程度とな
るようにマスクパターンおよび溝１１の深さをあらかじ
め決めておくようにする。

【００２０】続いて、熱酸化を行うと、図２０（ａ）　
に示すように、該ひし形の溝１２を囲む領域は酸化され
、酸化シリコン膜１４となり、くびれ部は両側面からの
酸化によって酸化シリコン膜１４に変化するため、基板
１と逆三角形領域１３とは酸化シリコン膜１４により絶
縁分離されることになる。

【００２１】そして、図２０（ｂ）　に示すように、Ｃ
ＶＤ法により、多結晶シリコン膜１５を堆積し、プラズ
マエッチングによりエッチバックし、この溝内１２に多
結晶シリコン膜１５を埋め込むようにする。

【００２２】そして、必要に応じてこの多結晶シリコン
膜１５の上部を酸化し酸化シリコン膜を形成し、フォト
リソグラフィ法により逆三角形領域１３上に形成された
酸化シリコン膜を除去し、素子分離が完了する。

【００２３】しかしながら、この構造においてはシリコ
ン島は表面が｛１０１｝面であるのに対し、他の面が｛
１１１｝面で囲まれるため、原理的に薄いＳＯＩ構造の
実現は不可能であった。

【００２４】また、所望のシリコン島を形成するために
はトレンチ溝を精密に制御する必要がある。例えば、ト
レンチ溝の深さが深い場合、図２１（ａ）　に示すよう
に、シリコン島は異方性エッチングにより基板から機械
的に分離してしまい、ゴミや異物の原因となり歩留まり
低下の原因となっていた。

【００２５】また逆にトレンチ溝の深さが浅い場合、図
２１（ｂ）　に示すように、シリコン島の底部のくびれ
が太くなり酸化による誘電分離が不完全になるという問
題がある。

【００２６】また製造プロセスが長く複雑であり、歩留
まりの低下、コスト上昇をまねくという問題があった。

【００２７】

【発明が解決しようとする課題】このように、従来の誘
電体分離の方法では、反応性イオンエッチングによって
形成される溝の深さを基板内または基板間で同一にコン
トロールするのが困難であり、このばらつきのために、
次いで行われるアルカリエッチング処理においてくびれ
部の幅を均一に形成することができず、酸化によって完
全に誘電分離することが困難であるという問題があった
。

【００２８】本発明は、前記実情に鑑みてなされたもの
で、ＳＯＩ構造の半導体島を制御性良く形成することが
でき、高集積化が可能で信頼性の高い半導体装置を供す
ることを目的とする。

【００２９】

【課題を解決するための手段】そこで本発明では、半導
体基板表面に、側壁上部の一部が異種材料からなるマス
クで覆われた所定の深さの溝を形成し、この半導体基板
表面方向のエッチング速度が遅くなるように設定された
異方性エッチングにより、溝側壁をエッチングし、異方
性エッチング溝上に板状の島領域を形成したのち、この
島領域の周りを酸化するようにしている。

【００３０】本発明の第１では選択酸化膜形成領域表面
に深溝を形成し、結晶方位に依存して選択的にエッチン
グが行われるような条件で異方性エッチングを行い、こ
の深溝の側壁を広げて異方性エッチング溝を形成して溝
上に、選択酸化膜の基板表面への食い込み深さに相当す
る厚さの板状領域を形成し、このまわりを酸化して素子
分離を行い素子領域とするようにしている。

【００３１】また、本発明の第２では基板表面に形成し
た段差表面に酸化膜を形成しこの酸化膜を異方性エッチ
ングのマスクとして用いるようにしている。

【００３２】また、本発明の第３では溝形成後にこの溝
の上部側壁をイオン注入等の方法で酸化し、この酸化膜
を異方性エッチングのマスクとして用いるようにしてい
る。

【００３３】本発明の第４では｛１１１｝面からわずか
に（数度）傾けて形成した基板表面を溝を形成しこの溝
の上部側壁をイオン注入等の方法で酸化し、この酸化膜
を異方性エッチングのマスクとして用いるようにしてい
る。

【００３４】

【作用】上記方法によれば、バルク基板の一部を誘電分
離することによって形成されたものであり、当然バルク
と同質の結晶性を備えており、良好なデバイスの形成が
可能となる。

【００３５】また、この板状の島領域の厚さは異方性エ
ッチング時のマスクとなる物質（選択酸化膜）の基板縦
方向への食い込み深さによって決定され、極めて薄いＳ
ＯＩ基板の作製が可能である。

【００３６】さらに、エッチング速度のばらつきにもか
かわらず、安定して均一な寸法をもつ素子分離領域を得
ることができ、装置の微細化をはかることが可能となる
。

【００３７】

【実施例】次に、本発明の実施例について図面を参照し
つつ詳細に説明する。

【００３８】本発明実施例の半導体装置は、図１（ａ）
　および図１（ｂ）　に示すように、表面が｛１１１｝
面をなすように形成されたシリコン基板１から異方性エ
ッチングにより形成された孔１６と、酸化シリコン膜１
７とによって誘電分離されたシリコン島領域１８が複数
個形成され、この島領域内に素子（図示せず）が形成さ
れてなるものである。ここで１５は孔の蓋となる多結晶
シリコン膜である。また、ここで形成されているエッチ
ング孔１６の上面と下面は、全て｛１１１｝面で囲まれ
ており、図１（ａ）　における狭角は７０．５度、広角
は１０９．５度である。

【００３９】次に、本発明実施例の半導体装置の製造方
法について説明する。ここで、図２乃至図３は、図１に
示した半導体装置の製造工程を示す図である。

【００４０】まず、図２（ａ）　および図２（ｂ）　（
図２（ａ）　は図２（ｂ）　のＡ−Ａ断面図）に示すよ
うに、表面が｛１１１｝面をなすように形成されたシリ
コン基板１の表面に酸化シリコン膜（パッド酸化膜）８
、酸化防止用の窒化シリコン膜９を順次堆積し、フォト
リソ法により、例えば長辺方向が｛１１０｝面に垂直な
方向をとるように長さ１００μｍ　幅５μｍ　のレジス
トパターンを形成し、これをマスクとしてＲＩＥ法によ
り窒化シリコン膜９をパターニングし、こののちレジス
トパターンを除去する。

【００４１】次いで、図２（ｃ）　に示すように、この
窒化シリコン膜９のパターンをマスクとして熱酸化を行
い選択的に厚い酸化膜１７を形成する。

【００４２】次いで、図２（ｄ）　および図２（ｅ）　
（図２（ｄ）は図２（ｅ）　のＡ−Ａ断面図）に示すよ
うに、酸化の終了した基板に対し再びフォトリソグラフ
ィによって選択酸化膜１７上にレジストパターンを形成
し、このレジストパターンをマスクとして選択酸化膜１
７のエッチングを行い、さらにこの選択酸化膜１７およ
び窒化シリコン膜９をマスクとして、窒化シリコン膜と
平行に深さ２０μｍ　開口部が１１０μｍ　×３μｍ　
のトレンチ１９を形成する。

【００４３】次に、図３（ａ）　に示すように、水酸化
カリウムＫＯＨ　を用いた異方性エッチングにより、ト
レンチ溝開口部の選択酸化膜１７をマスクとしてエッチ
ングを行い、基板内部に｛１１１｝面で囲まれた異方性
エッチング溝１６を形成する。

【００４４】この｛１１１｝面のシリコン層１００を反
応性イオンエッチングを用いて狭い側面が例えば｛１１
０｝面を持つようにトレンチを形成し、この状態で異方
性エッチングを行なう方法について述べる。

【００４５】水酸化カリウムＫＯＨ　を用いた異方性エ
ッチングにより、シリコン基板のエッチングを行う場合
、｛１１０｝面と｛１００｝面と｛１１１｝面とのエッ
チング速度の比は、約６００：３００：１であるため、
トレンチ側面は｛１１１｝面が露出するまで速やかにエ
ッチングされる。そして｛１１１｝面が露出したところ
でエッチングはほとんど停止する。

【００４６】このようにして、シリコンの｛１１１｝面
をストッパとして、高精度の分離溝の形成を極めて容易
に行うことが可能となる。ここではトレンチ溝１９から
拡大していった異方性エッチング孔１６は選択酸化膜１
７に達し、結果的に選択酸化膜１７によって支えられた
シリコン島１８を形成する。例えば選択酸化膜１７の基
板縦方向への食い込み深さ中の図２（ｃ）　におけるｄ
が３０００オングストロームであったならば、選択酸化
膜によって囲まれた１００μｍ　×５μｍ　、厚さ３０
００オングストロームの領域が基板から完全に誘電分離
された島領域１８となる。

【００４７】そして最後に、図３（ｂ）　に示すように
、多結晶シリコン膜１５を堆積して溝１９の開口を埋め
、不要部を除去し、表面の窒化シリコン膜９およびパッ
ド酸化膜８を除去するとともに、必要によっては表面の
平坦化を行い、素子分離が完了する。

【００４８】このようにして形成された素子領域内に通
常のＬＳＩプロセスを用いて所望の半導体装置を形成す
る。

【００４９】このようにして形成された半導体装置は、
バルク基板の一部を誘電分離することによって形成され
たものであり、当然バルクと同質の結晶性を備えている
。

【００５０】また、その厚さは異方性エッチング時のマ
スクとなる選択酸化膜の基板縦方向への食い込み深さに
よって決定され、極めて薄いＳＯＩ基板の作製が可能で
ある。

【００５１】さらに図１９および図２０に示した従来の
プリズムＳＯＩ基板と比べトレンチ深さの制御の必要性
が緩やかである。

【００５２】図４（ａ）　および図４（ｂ）　はトレン
チがやや深すぎた場合と浅過ぎた場合を示す。深すぎた
場合には全く問題にはならない。また浅過ぎた場合、誘
電分離が不可能になるが、基板から遊離してゴミや異物
の原因となることはない。

【００５３】このように本発明の方法によれば、ＬＳＩ
技術として一般的である選択酸化法に、トレンチ溝のエ
ッチングおよびアルカリ性異方性エッチング液によるエ
ッチングを付加する程度の簡単な工程で、容易に結晶性
の優れた薄いＳＯＩ基板を作製することが可能となる。

【００５４】この変形例として、図４（ｃ）　に示すよ
うにトレンチの間隔をトレンチ深さの０．３５倍よりも
狭くして、異方性エッチング孔の広がりが隣接するトレ
ンチ溝と接触するように設計した場合、大面積のシリコ
ン島を形成することができる。

【００５５】次に本発明の第２の実施例として酸化によ
って生じる段差を用いてＳＯＩ基板を実現する方法につ
いて説明する。

【００５６】すなわち、表面に段差を形成しておき、こ
の段差の側壁に形成した酸化シリコン膜をマスクとして
異方性エッチングを行うものである。

【００５７】まず、図５（ａ）　および図５（ｂ）　（
図５（ａ）　は図５（ｂ）　のＡ−Ａ´断面図）に示す
ように、表面が｛１１１｝面をなすように形成されたシ
リコン基板１の表面に酸化シリコン膜２０を形成し、フ
ォトリソ法により、例えば長辺方向が｛１１０｝面に垂
直な方向をとるような長方形の窓Ｗを形成する。

【００５８】この状態で、再度酸化を行った後、最後に
ウェットエッチング法により全面の酸化シリコン膜をエ
ッチング除去し図５（ｃ）　に示すように段差を形成す
る。

【００５９】この後図５（ｄ）　および図５（ｅ）　（
図５（ｄ）　は図５（ｅ）　のＡ−Ａ´断面図）に示す
ように、シリコン基板１の表面に酸化シリコン膜（パッ
ド酸化膜）８、酸化防止用の窒化シリコン膜９を順次堆
積し、フォトリソ法により、窒化シリコン膜９をパター
ニングする。

【００６０】次いで、図６（ａ）　および図６（ｂ）　
に示すように、再び酸化シリコン膜ＰＳＧ膜等の保護膜
２１を形成し、フォトリソグラフィによってエッチング
を行い、トレンチ１９を形成する。

【００６１】次に、図６（ｃ）　に示すように、水酸化
カリウムＫＯＨ　を用いた異方性エッチングにより、ト
レンチ溝開口部の酸化シリコン膜８をマスクとしてエッ
チングを行い、基板内部に｛１１１｝面で囲まれた異方
性エッチング溝１６を形成する。この結果、基板表面の
パッド酸化膜８下部に板状のシリコン領域２２が形成さ
れる。

【００６２】さらに、図７（ａ）　および図７（ｂ）　
に示すように、この保護膜２１を除去し、窒化シリコン
膜９のパターンをマスクとして酸化シリコン膜が異方性
エッチング孔１６に到達するまで選択酸化を行う。これ
により、シリコン領域２２は基板から完全に誘電分離さ
れ、選択酸化膜１７に支えられたシリコン島領域１８が
形成される。

【００６３】そして最後に、図７（ｃ）　および図７（
ｄ）　に示すように、多結晶シリコン膜１５を堆積して
溝１９の開口を埋め、不要部を除去し、表面の窒化シリ
コン膜９およびパッド酸化膜８を除去するとともに、必
要によっては表面の平坦化を行い、素子分離が完了する
。

【００６４】このようにして形成された素子領域内に通
常のＬＳＩプロセスを用いて所望の半導体装置を形成す
る。

【００６５】この方法によっても実施例１と同様、容易
に制御性よく薄い半導体島領域を形成することができる
。

【００６６】次に本発明の第３の実施例としてトレンチ
開口部に酸素を斜めイオン注入して酸化シリコン膜を形
成し、これを異方性エッチングにおけるマスクとするこ
とにより、ＳＯＩ基板を実現する方法について説明する
。

【００６７】まず、図８（ａ）　および図８（ｂ）　（
図８（ａ）　は図８（ｂ）　のＡ−Ａ´断面図）に示す
ように、表面が｛１１１｝面をなすように形成されたシ
リコン基板１の表面に、酸化シリコン膜（パッド酸化膜
）８、酸化防止用の窒化シリコン膜９を順次堆積し、フ
ォトリソ法により、窒化シリコン膜９をパターニングし
、さらにこの上層に酸化シリコン膜、ＰＳＧ膜等の保護
膜２１を形成する。

【００６８】そして、図８（ｃ）　および図８（ｄ）　
（図８（ｃ）は図８（ｄ）　のＡ−Ａ´断面図）に示す
ように、し、フォトリソグラフィによってこの保護膜お
よび酸化シリコン膜８をパターニングし、これをマスク
としてエッチングを行い、トレンチ１９を形成する。

【００６９】この後、図９（ａ）　および図９（ｂ）　
（図９（ｂ）は図９（ａ）　の部分拡大図）に示すよう
に、酸素を斜めイオン注入によってトレンチ溝１９上部
に導入する。 この導入の深さＤはトレンチ溝の開口部の長さＬおよび
イオン注入の角度θによって決まる。

【００７０】この後、図９（ｃ）　に示すように、熱処
理を施し、イオン注入のなされた領域にマスク酸化膜２
３を形成する。このマスク酸化膜２３が後の異方性エッ
チングにおけるマスクとして作用し、このマスク酸化膜
２３の存在する深さＤがそのままＳＯＩ基板の厚さとな
る。 そして、水酸化カリウムＫＯＨを用いた異方性エッチン
グにより、トレンチ溝開口部に形成されたこのマスク酸
化膜２３をマスクとして、エッチングを行い、基板内部
に｛１１１｝面で囲まれた異方性エッチング溝１６を形
成する。この結果、図１０（ａ）　に示すように基板表
面のパッド酸化膜８下部に板状のシリコン領域２２が形
成される。

【００７１】さらに、図１０（ｂ）　に示すように、こ
の保護膜２１を除去し、窒化シリコン膜９のパターンを
マスクとして酸化シリコン膜が異方性エッチング孔１６
に到達するまで選択酸化を行う。これにより、シリコン
領域２２は基板から完全に誘電分離され、選択酸化膜１
７に支えられたシリコン島領域１８が形成される。

【００７２】そして最後に、図１０（ｃ）　に示すよう
に、多結晶シリコン膜１５を堆積して溝１９の開口を埋
め、不要部を除去し、表面の窒化シリコン膜９およびパ
ッド酸化膜８を除去するとともに、必要によっては表面
の平坦化を行い、素子分離が完了する。

【００７３】このようにして形成された素子領域内に通
常のＬＳＩプロセスを用いて所望の半導体装置を形成す
る。

【００７４】この方法によっても実施例１と同様、容易
に制御性よく薄い半導体島領域を形成することができる
。

【００７５】次に本発明の第４の実施例として、一度に
多数のシリコン島を形成する方法について説明する。

【００７６】まず、実施例１の方法と同様に、図１１（
ａ）　および図１１（ｂ）　（図１１（ａ）　は図１１
（ｂ）　のＡ−Ａ断面図）に示すように、表面が｛１１
１｝面をなすように形成されたシリコン基板１の表面に
、酸化シリコン膜（パッド酸化膜）８、酸化防止用の窒
化シリコン膜９を順次堆積し、フォトリソ法により、窒
化シリコン膜９をパターニングし、これをマスクとして
厚い酸化シリコン膜１７を選択的に形成する。

【００７７】そして、図１１（ｃ）　および図１１（ｄ
）　（図１１（ｃ）　は図１１（ｄ）　のＡ−Ａ断面図
）に示すようにし、この酸化の終了した基板に対し再び
フォトリソグラフィによって選択酸化膜１７上にレジス
トパターンを形成し、このレジストパターンをマスクと
して選択酸化膜１７のエッチングを行い、さらにこの選
択酸化膜１７および窒化シリコン膜９をマスクとして、
窒化シリコン膜と平行に深さ２０μｍ　のトレンチ１９
を形成する。

【００７８】次に、図１２（ａ）　に示すように、水酸
化カリウムＫＯＨを用いた異方性エッチングにより、ト
レンチ溝開口部の選択酸化膜１７をマスクとしてエッチ
ングを行い、基板内部に｛１１１｝面で囲まれた異方性
エッチング溝１６を形成する。

【００７９】このとき、トレンチ溝１９から拡大されて
できた異方性エッチング溝１６は選択酸化膜に達し、結
果的に選択酸化膜１７に支えられたシリコン島１８を形
成する。従って、異方性エッチング溝の拡大する範囲内
に選択酸化膜に囲まれた領域を多数形成しておくように
すれば、全て基板から誘電分離されることになる。

【００８０】そして最後に、図１２（ｂ）　および図１
２（ｃ）　（図１２（ｂ）　は図１２（ｃ）　のＡ−Ａ
断面図）に示すように、多結晶シリコン膜１５を堆積し
て溝１９の開口を埋め、不要部を除去し、表面の窒化シ
リコン膜９およびパッド酸化膜８を除去するとともに、
必要によっては表面の平坦化を行い、素子分離が完了す
る。

【００８１】このようにして形成された素子領域内に通
常のＬＳＩプロセスを用いて所望の半導体装置を形成す
る。

【００８２】この方法によっても実施例１と同様、容易
に制御性よく薄い半導体島領域を形成することができる
。

【００８３】次に本発明の第５の実施例として、トレン
チ溝を斜めに掘ることにより形成するシリコン島の大面
積化をはかる方法について説明する。

【００８４】まず、実施例１の方法と同様に、図１３（
ａ）　および図１３（ｂ）　（図１３（ａ）　は図１３
（ｂ）　のＡ−Ａ´断面図）に示すように、表面が｛１
１１｝面をなすように形成されたシリコン基板１の表面
に、酸化シリコン膜（パッド酸化膜）８、酸化防止用の
窒化シリコン膜９を順次堆積し、フォトリソ法により、
窒化シリコン膜９をパターニングし、これをマスクとし
て厚い酸化シリコン膜１７を選択的に形成する。

【００８５】そして、図１３（ｃ）　および図１３（ｄ
）　（図１３（ｃ）　は図１３（ｄ）　のＡ−Ａ´断面
図）に示すようにし、この酸化の終了した基板に対し再
びフォトリソグラフィによって選択酸化膜１７上にレジ
ストパターンを形成し、このレジストパターンをマスク
として、イオンミリング法等を用いて、選択酸化膜１７
および基板１を斜め方向にエッチングし、斜めトレンチ
２４を形成する。

【００８６】次に、図１４（ａ）　に示すように、水酸
化カリウムＫＯＨを用いた異方性エッチングにより、ト
レンチ溝開口部の選択酸化膜１７をマスクとしてエッチ
ングを行い、基板内部に｛１１１｝面で囲まれた異方性
エッチング溝１６を形成する。このとき、斜めトレンチ
溝２４から拡大されてできた異方性エッチング溝１６は
選択酸化膜に達し、結果的に選択酸化膜１７に支えられ
、基板から完全に誘電分離されたシリコン島１８を形成
する。 このとき形成されるシリコン島１８の面積は、同じ深さ
の垂直なトレンチ溝を用いた場合に比べて大きなものと
なる。

【００８７】そして最後に、図１４（ｂ）　および図１
４（ｃ）　（図１４（ｂ）　は図１４（ｃ）　のＡ−Ａ
断面図）に示すように、多結晶シリコン膜１５を堆積し
て溝２４の開口を埋め、不要部を除去し、表面の窒化シ
リコン膜９およびパッド酸化膜８を除去するとともに、
必要によっては表面の平坦化を行い、素子分離が完了す
る。

【００８８】このようにして形成された素子領域内に通
常のＬＳＩプロセスを用いて所望の半導体装置を形成す
る。

【００８９】この方法によっても実施例１と同様、容易
に制御性よく薄い半導体島領域を形成することができる
。

【００９０】次に本発明の第６の実施例として、基板表
面を｛１１１｝面から数度傾けるようにした方法につい
て説明する。

【００９１】まず、実施例４と同様に、図１５（ａ）　
および図１５（ｂ）　（図１５（ａ）　は図１５（ｂ）
　のＡ−Ａ断面図）に示すように、表面が｛１１１｝面
から数度傾斜するように形成されたシリコン基板１の表
面に、酸化シリコン膜（パッド酸化膜）８、酸化防止用
の窒化シリコン膜９を順次堆積し、フォトリソ法により
、窒化シリコン膜９をパターニングし、さらにこの上層
に酸化シリコン膜、ＰＳＧ膜等の保護膜２１を形成し、
フォトリソグラフィによってこの保護膜および酸化シリ
コン膜８をパターニングし、これをマスクとしてエッチ
ングを行い、トレンチ１９を形成する。そして酸素を斜
めイオン注入によってトレンチ溝１９上部に導入して、
熱処理を施し、イオン注入のなされた領域にマスク酸化
膜２３を形成する。

【００９２】次に、図１５（ｃ）　に示すように、水酸
化カリウムＫＯＨを用いた異方性エッチングにより、保
護膜およびマスク酸化膜２３をマスクとしてエッチング
を行い、基板内部に｛１１１｝面で囲まれた異方性エッ
チング溝１６を形成する。このとき、基板表面を｛１１
１｝面から傾けた数度分だけ下面が傾斜したシリコン島
２２が形成される。

【００９３】さらに、図１６（ａ）　および図１６（ｂ
）　（図１６（ａ）　は図１６（ｂ）　のＡ−Ａ断面図
）に示すように、この保護膜２１を除去し、窒化シリコ
ン膜９のパターンをマスクとして酸化シリコン膜が異方
性エッチング孔１６に到達するまで選択酸化を行う。こ
れにより、シリコン領域２２は基板から完全に誘電分離
され、選択酸化膜１７に支えられたシリコン島領域１８
が形成される。

【００９４】そして最後に、図１６（ｃ）　および図１
６（ｄ）　（図１６（ｃ）　は図１６（ｄ）　のＡ−Ａ
断面図）に示すように、多結晶シリコン膜１５を堆積し
て溝１９の開口を埋め、不要部を除去し、表面の窒化シ
リコン膜９およびパッド酸化膜８を除去するとともに、
必要によっては表面の平坦化を行い、素子分離が完了す
る。

【００９５】このようにして形成された素子領域内に通
常のＬＳＩプロセスを用いて所望の半導体装置を形成す
る。

【００９６】特にこの構造は、厚さの変化した半導体領
域を必要とするようなデバイスの形成に有効である。

【００９７】なお、以上に示した実施例では、半導体基
板としてシリコン基板を用いた場合について説明したが
、シリコンに限定されることなく、他の材料についても
適用可能である。

【００９８】また、以上に示した実施例では、異方性エ
ッチング溝はそのまま中空状態にしたが、絶縁物を充填
するようにしても良い。

【００９９】

【発明の効果】以上説明してきたように、本発明の方法
によれば、ＳＯＩ構造の半導体島を形成するに際し、半
導体島の下を異方性エッチングによって取り除くように
しているため、極めて薄くかつ均一な厚さでかつバルク
と同質の結晶性を備えた良好な素子領域が容易に実現可
能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置を示す図。

【図２】同半導体装置の製造工程図。

【図３】同半導体装置の製造工程図。

【図４】図４（ａ）　および（ｂ）　は前記第１の実施
例においてトレンチ溝が深すぎた場合と浅すぎた場合と
のシリコン島の形状を示す図、図４（ｃ）　は異方性エ
ッチング孔の広がりが隣接するトレンチ溝と接触するよ
うに設計した場合の変形例。

【図５】本発明の第２の実施例の半導体装置の製造工程
図。

【図６】本発明の第２の実施例の半導体装置の製造工程
図。

【図７】本発明の第２の実施例の半導体装置の製造工程
図。

【図８】本発明の第３の実施例の半導体装置の製造工程
図。

【図９】本発明の第３の実施例の半導体装置の製造工程
図。

【図１０】本発明の第３の実施例の半導体装置の製造工
程図。

【図１１】本発明の第４の実施例の半導体装置の製造工
程図。

【図１２】本発明の第４の実施例の半導体装置の製造工
程図。

【図１３】本発明の第５の実施例の半導体装置の製造工
程図。

【図１４】本発明の第５の実施例の半導体装置の製造工
程図。

【図１５】本発明の第６の実施例の半導体装置の製造工
程図。

【図１６】本発明の第６の実施例の半導体装置の製造工
程図。

【図１７】従来例のレーザアニールを用いたＳＯＩ基板
の製造工程を示す図。

【図１８】従来例のイオン注入法を用いたＳＯＩ基板の
製造工程を示す図。

【図１９】従来例の異方性エッチングを用いたＳＯＩ基
板の製造工程を示す図。

【図２０】従来例の異方性エッチングを用いたＳＯＩ基
板の製造工程を示す図。

【図２１】図１９および図２０に示した従来例において
トレンチ溝が深すぎた場合と浅すぎた場合とのシリコン
島の形状を示す図である。

【符号の説明】

１…シリコン基板、 ２…酸化シリコン膜、 ３…多結晶シリコン層、 ４…レザビーム、 ５…再結晶化シリコン層、 ６…酸素イオン、 ７…半結晶性多結晶シリコン層、 ８…パッド酸化膜、 ９…窒化シリコン膜、 １０…酸化シリコン膜、 １１…トレンチ溝、 １２…異方性エッチング溝、 １３…シリコン島、 １４…酸化シリコン膜、 １５…多結晶シリコン膜、 １６…孔、 １７…酸化シリコン膜、 １８…シリコン島領域、 １９…トレンチ溝、 ２０…酸化シリコン膜、 ２１…保護膜、 ２２…シリコン島領域、 ２３…酸化膜、 ２４…斜めトレンチ溝。

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　半導体基板表面に、耐酸化性膜を形成
   して選択酸化を行い、フィールド絶縁膜を形成するフィ
   ールド絶縁膜形成工程と、前記フィールド絶縁膜上の一
   部から所定の深さの溝を形成し、溝の上部側壁が前記フ
   ィールド絶縁膜で囲まれた溝を形成する溝形成工程と、
   前記半導体基板表面に垂直方向のエッチング速度が遅く
   なるように設定された異方性エッチングにより、前記溝
   側壁の上部を囲む前記フィールド絶縁膜をマスクとして
   、溝の側壁をエッチングし、この異方性エッチング溝上
   に板状の島領域を残す異方性エッチング工程と、を含む
   ようにしたことを特徴とする半導体装置の製造方法。
2. 【請求項２】　　半導体基板表面に、段差部を形成する
   段差形成工程と前記段差部の側壁を酸化し側壁酸化膜で
   覆う側壁酸化膜形成工程と、前記段差部を覆う側壁酸化
   膜が溝側壁の一部に露呈するように、所定の深さの溝を
   形成し、溝の上部側壁の一部が側壁酸化膜で囲まれるよ
   うに構成する溝形成工程と、前記半導体基板表面に垂直
   方向のエッチング速度が遅くなるように設定された異方
   性エッチングにより、前記側壁酸化膜をマスクとして、
   溝の側壁をエッチングし、この異方性エッチング溝上に
   板状の島領域を残す異方性エッチング工程と、　　前記
   島領域の周りを酸化する酸化工程とを含むようにしたこ
   とを特徴とする半導体装置の製造方法。
3. 【請求項３】半導体基板表面に、所定の深さの溝を形成
   する溝形成工程と、前記溝の上部側壁にイオン注入を行
   いイオン注入層を形成するイオン注入層形成工程と、前
   記半導体基板表面に垂直方向のエッチング速度が遅くな
   るように設定された異方性エッチングにより、前記溝側
   壁の上部に形成されたイオン注入層をマスクとして、溝
   の側壁をエッチングし、この異方性エッチング溝上に板
   状の島領域を残す異方性エッチング工程と、前記島領域
   の周りを酸化する酸化工程とを含むようにしたことを特
   徴とする半導体装置の製造方法。
4. 【請求項４】　　｛１１１｝面からわずかにずれた表面
   を有する半導体基板表面に、所定の深さの溝を形成する
   溝形成工程と、前記溝の上部側壁にイオン注入を行いイ
   オン注入層を形成するイオン注入層形成工程と、前記半
   導体基板表面に垂直方向のエッチング速度が遅くなるよ
   うに設定された異方性エッチングにより、前記溝側壁の
   上部に形成されたイオン注入層をマスクとして、溝の側
   壁をエッチングして異方性エッチング溝を形成して、こ
   の異方性エッチング溝上に下面が斜めに形成された板状
   の島領域を残す異方性エッチング工程と、を含むように
   したことを特徴とする半導体装置の製造方法。