JPH0425661Y2 - - Google Patents

Info

Publication number
JPH0425661Y2
JPH0425661Y2 JP1982099613U JP9961382U JPH0425661Y2 JP H0425661 Y2 JPH0425661 Y2 JP H0425661Y2 JP 1982099613 U JP1982099613 U JP 1982099613U JP 9961382 U JP9961382 U JP 9961382U JP H0425661 Y2 JPH0425661 Y2 JP H0425661Y2
Authority
JP
Japan
Prior art keywords
circuit
voltage
noise reduction
check
reduction circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982099613U
Other languages
English (en)
Other versions
JPS594470U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1982099613U priority Critical patent/JPS594470U/ja
Publication of JPS594470U publication Critical patent/JPS594470U/ja
Application granted granted Critical
Publication of JPH0425661Y2 publication Critical patent/JPH0425661Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【考案の詳細な説明】 (イ) 技術分野 本考案は電源として電池を使用するテープレコ
ーダーの電源電圧をチエツクする電圧チエツク回
路に関する。
(ロ) 背景技術 電源として電池を使用するテープレコーダーは
電源電圧をチエツクする必要があるため電圧チエ
ツク回路を備えているが、そのチエツクレベルは
増幅回路及び電動機の特性等を考慮して設定され
る。また最近ではテープレコーダーを構成する前
置増幅回路及び主増幅回路はほとんどIC(集積)
化されている。そして斯かるテープレコーダーの
中にはテープのヒスノイズを小さくする雑音低減
回路を備えたものが普及しつつあり、斯かる雑音
低減回路もほとんどIC化されている。前述した
前置増幅回路及び主増幅回路が正常に動作するた
めに必要な最低使用電圧は前記雑音低減回路の最
低使用電圧より一般に低く、また該雑音低減回路
の動作、不動作は選択スイツチによつて切換制御
されるようにされている。斯かる雑音低減回路が
組込まれたテープレコーダーにおいて電圧チエク
回路のチエツクレベルを前置増幅回路及び主増幅
回路の最低使用電圧に合わせると雑音低減回路の
動作が正常に行なえない電圧に電源電圧が降下し
ているにもかかわらず電圧チエツク回路は正常電
圧であることを表示することになる。反対に電圧
チエツク回路のチエツクレベルを雑音低減回路の
最低使用電圧に合わせると雑音低減回路を使用し
ないにもかかわらず電圧チエツク回路が電源電圧
が使用不可能な電圧に降下したことを表示するこ
とになる。
(ハ) 考案の目的 本考案は雑音低減回路を備えたテープレコーダ
ーにおいて、該雑音低減回路の使用不使用に合わ
せて電圧チエツク回路のチエツクレベルを切換え
るようにした回路を提供することを目的とするも
のである。
(ニ) 考案の実施例 図示した回路は本考案の電圧チエツク回路の一
実施例である。同図において、1は磁気テープに
録音されている信号を再生する磁気ヘツド、2は
該磁気ヘツド1によつて再生された信号を増幅す
ると共にIC化された前置増幅回路、3はIC化さ
れた雑音低減回路であり、前記前置増幅回路2の
出力信号が印加される入力端子4及び出力端子5
を備えている。6及び7は連動して切換えられる
と共に前記雑音低減回路3の動作、不動作を選択
する選択スイツチであり、一方の選択スイツチ6
は該雑音低減回路3への電源供給線路内に挿入接
続され、他方の選択スイツチ7は前記雑音低減回
路3をバイパスさせるべく接続されている。8は
前記雑音低減回路3を通つた信号又は選択スイツ
チ7を通つた信号が印加されると共にそのレベル
を調整する可変抵抗器、9は該可変抵抗器8によ
つてレベル調整された信号を増幅すると共にIC
化された主増幅回路、10は該主増幅回路9の負
荷として接続されているスピーカー、11は前記
前置増幅回路2、雑音低減回路3及び主増幅回路
9等へ電源を供給する電池である。12及び13
は、電源線路14と接地間に直列接続された第1
及び第2の分圧抵抗、15は前記選択スイツチ
6,7に連動して切換えられる連動スイツチ、1
6はエミツタが接地されていると共にコレクタが
第3分圧抵抗17を介して前記第1分圧抵抗12
及び第2分圧抵抗13による分圧点Aに接続され
たスイツチングトランジスターであり、そのベー
スは抵抗18及び前記連動スイツチ15を介して
電源線路14に接続されている。19は電圧チエ
ツク回路であり、発光ダイオード等によつて電源
電圧の状態を表示するように構成されている。2
0は電源電圧のチエツク動作時閉成されるチエツ
ク用スイツチであり、前記第1分圧抵抗12及び
第2分圧抵抗13の分圧点Aの電圧を前記電圧チ
エツク回路19に導くように接続されている。斯
かる回路において、前記前置増幅回路2及び主増
幅回路9の最低使用電圧をV1、雑音低減回路3
の最低使用電圧をV2とするとV1<V2の関係にあ
る。また第1分圧抵抗12、第2分圧抵抗13及
び第3分圧抵抗17の抵抗値は、雑音低減回路3
を使用しないときには電源電圧がV1になつたと
き、そして雑音低減回路3を使用するときには電
源電圧がV2になつたとき電圧チエツク回路19
を構成する表示素子の表示状態が変化するように
設定されている。
以上の如く本考案は構成されており、次に動作
について説明する。図示した状態は、雑音低減回
路3の不使用状態であり、連動スイツチ15が開
放されているためスイツチングトランジスター1
6は非導通状態にある。斯かる状態において磁気
ヘツド1によつて再生された信号は前置増幅回路
2により増幅された後閉成状態にある選択スイツ
チ7を通して可変抵抗器8に印加される。該可変
抵抗器8に印加された再生信号は主増幅回路9に
よつて増幅された後スピーカー10に印加されて
放音される。斯かる状態において電圧チエツク操
作をするとチエツク用スイツチ20の閉成によつ
て分圧点Aの電圧が電圧チエツク回路19に印加
される。そして電源線路14の電圧が前置増幅回
路2及び主増幅回路9の最低使用電圧V1より高
い場合には前記電圧チエツク回路19は正常動作
が行なえることを表示する。電池11が消耗し電
源線路14の電圧がV1より低くなると電圧チエ
ツク回路19の表示状態が変化し正常動作が行な
えないことを表示する。
以上の如く雑音低減回路3を使用しない場合の
動作は行なわれるが次に雑音低減回路3を使用す
る場合の動作について説明する。選択スイツチ6
及び7を切換えると雑音低減回路3に電源が供給
されて動作状態になると共に連動スイツチ15の
閉成によりスイツチングトランジスター16にバ
イアス電流が供給され該スイツチングトランジス
ター16は導通状態になる。従つて斯かる状態で
は第3分圧抵抗17が第2分圧抵抗13に並列接
続された状態になる。磁気ヘツド1によつて再生
された信号は前置増幅回路2によつて増幅された
後雑音低減回路3の入力端子4に印加される。前
記雑音低減回路3に入力された再生信号は雑音低
減処理された後出力端子5に出力される。該出力
端子5に出力された信号は可変抵抗器8によつて
レベル調整された後主増幅回路9に入力される。
該主増幅回路9に入力された再生信号は増幅され
た後スピーカー10に印加されて放音される。斯
かる状態において、電圧チエツク操作をするとチ
エツク用スイツチ20の閉成によつて分圧点Aの
電圧が電圧チエツク回路19に印加される。そし
て斯かる状態では第3分圧抵抗17が第2分圧抵
抗13に並列接続されているため電源線路14の
電圧は前述した雑音低減回路3の不使用時に比較
して小さいレベルに分圧されて電圧チエツク回路
19に入力される状態にある。電源線路14の電
圧が雑音低減回路3の最低使用電圧V2より高い
場合には前記電圧チエツク回路19は正常動作が
行なえることを表示する。電池11が消耗し電源
線路14の電圧がV2より低くなると電圧チエツ
ク回路19の表示状態が変化し、正常動作が行な
えないことを表示する。
電源線路14の電圧がV2より高い場合には雑
音低減回路3の使用不使用にかかわらずテープレ
コーダーの動作は正常に行なわれ、またV1より
低い場合には該雑音低減回路3の使用不使用にか
かわらずテープレコーダーの正常動作は行なわれ
ない。次に電源線路14の電圧がV1より高くV2
より低い場合について説明する。斯かる状態では
前置増幅回路2及び主増幅回路9は正常動作を行
なうことは出来るが雑音低減回路3は正常動作を
行なうことが出来ない。使用者が雑音低減回路3
を動作させるために選択スイツチ6,7を操作し
た後電圧チエツク操作をすると電圧チエツク回路
19が前述した如く正常動作が行なえない状態に
あることを表示する。斯かる表示によつて電源電
圧が降下していることを認知した後使用者は選択
スイツチ6,7を切換えて雑音低減回路3を不動
作状態にする。斯かる切換動作を行なうと前述し
た如く電圧チエツク回路19が正常動作が行なえ
ることを表示する。従つて使用者が再生操作をす
れば雑音低減回路3が動作しないものの再生信号
を聴取することが出来る。
(ホ) 考案の応用例 実施例では選択スイツチ6によつて雑音低減回
路3への電源供給を制御すると共に選択スイツチ
7によつて信号をバイパスさせるようにしたが雑
音低減回路3内にスイツチング素子を設けて該回
路の動作不動作を制御すると共にバイパス信号路
を組込むことも出来る。またスイツチングトラン
ジスター16の導通非導通によつて電圧チエツク
回路19へ入力される電圧を切換えるようにした
が該電圧チエツク回路19の感度を切換えるよう
にすることも出来る。
(ヘ) 効果 本考案は最低使用電圧が増幅回路の最低使用電
圧より高い雑音低減回路が組込まれたテープレコ
ーダーにおいて、雑音低減回路の動作、不動作に
応じて電圧チエツク回路のチエツクレベルを切換
えるようにしたので雑音低減回路の使用及び不使
用の各状態における動作が正常に行なわれるか否
かを認知することが出来るものである。
【図面の簡単な説明】
図示した回路は本考案の電圧チエツク回路の一
実施例である。 主な図番の説明、2……前置増幅回路、3……
雑音低減回路、6,7……選択スイツチ、9……
主増幅回路、12……第1分圧抵抗、13……第
2分圧抵抗、15……連動スイツチ、17……第
3分圧抵抗、19……電圧チエツク回路、20…
…チエツク用スイツチ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 電源として電池を使用すると共に電源電圧をチ
    エツクする電圧チエツク回路を備えたテープレコ
    ーダーにおいて、磁気ヘツドにより再生された信
    号を増幅すると共にIC化された前置増幅回路と、
    該前置増幅回路によつて増幅された信号を更に増
    幅すると共にIC化された主増幅回路と、IC化さ
    れていると共に最低使用電圧が前記前置増幅回路
    及び主増幅回路の最低使用電圧より高い雑音低減
    回路と、該雑音低減回路の動作不動作を選択する
    選択スイツチと、該選択スイツチの切換に連動し
    て切換えられると共に前記電圧チエツク回路のチ
    エツクレベルを切換える連動スイツチとより成
    り、前記雑音低減回路が動作状態にあるときの電
    圧チエツク回路のチエツクレベルを不動作状態に
    あるときのチエツクレベルに比較して高くしたこ
    とを特徴とするテープレコーダーの電圧チエツク
    回路。
JP1982099613U 1982-06-30 1982-06-30 テ−プレコ−ダ−の電圧チエツク回路 Granted JPS594470U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982099613U JPS594470U (ja) 1982-06-30 1982-06-30 テ−プレコ−ダ−の電圧チエツク回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982099613U JPS594470U (ja) 1982-06-30 1982-06-30 テ−プレコ−ダ−の電圧チエツク回路

Publications (2)

Publication Number Publication Date
JPS594470U JPS594470U (ja) 1984-01-12
JPH0425661Y2 true JPH0425661Y2 (ja) 1992-06-19

Family

ID=30235991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982099613U Granted JPS594470U (ja) 1982-06-30 1982-06-30 テ−プレコ−ダ−の電圧チエツク回路

Country Status (1)

Country Link
JP (1) JPS594470U (ja)

Also Published As

Publication number Publication date
JPS594470U (ja) 1984-01-12

Similar Documents

Publication Publication Date Title
JP3423248B2 (ja) プリアンプ回路
JPS6145622Y2 (ja)
JP3281852B2 (ja) 増幅回路の保護回路
JPS634293Y2 (ja)
JPS634292Y2 (ja)
JPS624893Y2 (ja)
JPS634291Y2 (ja)
JPH0739088Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS634247Y2 (ja)
JPS6317111Y2 (ja)
JPS6240807A (ja) ミユ−テイング回路
JPS642246Y2 (ja)
JPS6145620Y2 (ja)
JP2530594Y2 (ja) テープレコーダーのミユーテイング回路
US3825847A (en) Amplifier system
KR950013614B1 (ko) 오디오용 출력회로
JPS634290Y2 (ja)
JPS6141195Y2 (ja)
JP2793071B2 (ja) ポップ音防止回路
JPH0145149Y2 (ja)
JPH0316082Y2 (ja)
JP2512951Y2 (ja) ミュ―ティング回路
JPH0633578Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
JPS5819696Y2 (ja) テ−プレコ−ダ−
JPH021731Y2 (ja)