JPH04256882A - パルスレーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パルスレーダにおい
てパルス状電波を発生させるための送信パルス発生回路
に関する。

【０００２】

【従来の技術】パルス状の電波を発射し、その電波が帰
来するまでの時間によって物標までの距離を測定するパ
ルスレーダにおいて、その送信部は一般に高圧電源回路
、送信パルス発生回路およびマグネトロンから構成され
ている。送信パルス発生回路は、トリガ信号を受けて一
定パルス幅でパルストランスを駆動するもので、従来よ
りＬＣ回路によるパルス成形回路、ハードチューブまた
はＦＥＴなどが用いられている。

【０００３】

【発明が解決しようとする課題】このような従来の送信
パルス発生回路は、本来立上り，立下りの急峻な一定パ
ルス幅の送信パルスを発生させる場合に適している。一
定パルス幅のパルス状電波を送受波して物標探知を行え
ば、受信信号強度に係わらず受信パルス幅は一定となる
。

【０００４】ところが、例えば受信信号の強度に応じて
必要な信号のみ選択する場合には、受信信号を複数ビッ
トのディジタルデータに変換し、その値によって受信信
号レベルを判定しなければならず、例えばアナログ信号
処理によって不要信号の識別を容易にすることはできな
かった。また、従来の送信パルス発生回路では、立上り
，立下りの緩い、任意波形の送信パルスを作成すること
は出来なかった。

【０００５】この発明の目的は、立上りまたは立下りの
比較的緩い任意波形の送信パルスを発生できるようにし
た、パルスレーダにおける送信パルス発生回路を提供す
ることにある。

【０００６】

【課題を解決するための手段】この発明のパルスレーダ
における送信パルス発生回路は、基本トリガ信号を受け
てそれぞれタイミングの異なる複数の制御トリガ信号を
発生するタイミング制御回路と、各制御トリガ信号を受
けて短くとも最後に現れる制御トリガ信号の発生タイミ
ングより後まで持続する矩形波信号をそれぞれ発生する
複数の制御パルス発生回路と、各制御パルス発生回路の
出力信号により単一の負荷を駆動する複数の駆動回路と
を備えたことを特徴とする。

【０００７】

【作用】この発明のパルスレーダにおける送信パルス発
生回路では、タイミング制御回路が基本トリガ信号を受
けてそれぞれタイミングの異なる複数の制御トリガ信号
を発生し、制御パルス発生回路が各制御トリガ信号を受
けてそれぞれ矩形波信号を発生する。またそれぞれの駆
動回路は各制御パルス発生回路の出力信号によって例え
ばパルストランスなどの単一の負荷を駆動する。上記制
御パルス発生回路の出力する矩形波信号は最も後に現れ
る制御トリガ信号の発生タイミングよりさらに後まで持
続するものであるため、その制御パルス発生回路から同
時に矩形波信号が発生されているとき、対応する駆動回
路は同時に負荷を駆動することになる。この負荷を同時
に駆動する駆動回路の数によって負荷供給電力が変化す
る。

【０００８】従ってタイミング制御回路が発生する複数
の制御トリガ信号のタイミングのずれと、複数の制御パ
ルス発生回路が発生する各矩形波信号の持続時間との関
係によって負荷供給電力の波形すなわち送信パルスの波
形が定まる。

【０００９】

【実施例】この発明の実施例に係るパルスレーダの送信
部の構成をブロック図として図１に示す。図１において
１００は送信パルス発生回路である。送信部は基準トリ
ガ信号発生回路１、送信パルス発生回路１００、パルス
トランスなどの負荷５、およびマグネトロンなどの送信
回路６から構成される。基準トリガ信号発生回路１は送
信パルス発生回路１００に対し基準トリガ信号を与える
。送信パルス発生回路１００は基準トリガ信号に同期し
て予め定められたパルス波形信号で負荷５を駆動する。 これにより送信回路６は負荷５を介して電流供給を受け
所定波形のパルス状電波を送信する。

【００１０】図１において送信パルス発生回路１００の
構成および動作は次の通りである。

【００１１】タイミング制御回路２は基準トリガ信号発
生回路１から基準トリガ信号ａを受けてそれぞれタイミ
ングの異なる複数の制御トリガ信号ｂ１，ｂ２・・・ｂ
５を発生する。このタイミング制御回路２は、アナログ
回路であれば、基準トリガ信号ａにトリガされてそれぞ
れ予め定められた時間持続するワンショット回路と、各
ワンショット回路の立下り時に制御トリガ信号を発生す
る回路とによって構成することができる。またディジタ
ル回路であれば、クロック信号発生回路と、クロック信
号をカウントして一定時間経過後に制御トリガ信号を発
生するカウンタとにより構成することもできる。制御パ
ルス発生回路３１，３２・・・３５は制御トリガ信号を
受けて、それぞれ予め定められた一定時間の矩形波信号
を制御パルスｃ１，ｃ２・・・ｃ５として発生する。こ
れらの制御パルス発生回路はアナログ回路であればワン
ショット回路により構成することができ、またディジタ
ル回路であればクロック信号を一定時間カウントするカ
ウンタにより構成することができる。駆動回路４１，４
２・・・・４５は発生された各制御パルスｃ１，ｃ２・
・・ｃ５によって負荷５を駆動する。負荷５が例えばパ
ルストランスである場合、駆動回路４１，４２・・・・
４５はパルストランスの一次側をそれぞれ定電流駆動す
る。従ってパルストランスは駆動回路４１〜４５のうち
同時に動作する駆動回路により重畳駆動される。

【００１２】次に、図１に示した各部の波形を図２に示
す。図のように基準トリガ信号ａが発生されてからそれ
ぞれタイミングの異なる複数の制御トリガ信号ｂ１〜ｂ
５が発生される。この例では制御トリガ信号ｂ１は基準
トリガ信号ａと同一タイミングに発生する。図１に示し
た制御パルス発生回路３１は制御トリガ信号ｂ１の立上
りから一定時間Ｔ１だけ持続する矩形波信号ｃ１を制御
パルスとして発生する。制御パルス発生回路３２は制御
トリガ信号ｂ２から一定時間Ｔ２持続する制御パルスｃ
２を発生し、同様にして制御パルス発生回路３５は制御
トリガ信号ｂ５から一定時間Ｔ５持続する制御パルスｃ
５を発生する。同図に示すように制御パルスｃ１〜ｃ５
の立下りタイミングは何れも、最後に現れる制御トリガ
信号ｂ５より後まで持続し、またこの例では各制御パル
スが制御パルスｃ５を中心として時間軸上で対称となる
ように制御トリガ信号ｂ１〜ｂ５の発生タイミングと制
御パルスｃ１〜ｃ５の持続時間を定めている。この信号
により時刻ｔ１からｔ５まで負荷駆動電流が順次上昇し
、ｔ５からｔ９まで負荷駆動電流が順次減少していく。 その結果、送信回路（マグネトロン）の供給電流は、ｅ
に示すように略三角波で変化し、図３に示すようにエン
ベロープ変化するパルス状電波が送信される。

【００１３】次に、パルスレーダの受信部の構成例およ
び波形図を図４および図５に示す。

【００１４】図４においてミキサ回路１０は局部発振回
路１１の信号とアンテナ受信信号を混合して中間周波信
号を作成し、中間周波増幅回路１２はゲイン調整回路１
３に応じた利得で増幅し、検波回路１４はこれを検波し
て映像信号を出力する。同図において１５はコンパレー
タであり、基準電圧Ｖｒを基準にして検波回路１４の出
力信号ｖを二値化する。

【００１５】図５は図４に示したコンパレータ１５の入
出力信号の波形である。受信信号強度の高いエコーＳ１
は幅の広い信号として得られるのに対し、受信信号強度
の低いエコーＳ２は幅の短い信号となる。

【００１６】次に第２の実施例に係る送信パルス発生回
路の動作について述べる。図６は回路各部の波形である
。なお回路構成は図１に示したものと同様である。第１
の実施例と異なる点は、制御パルス発生回路３１，３２
・・・３５の動作である。制御パルス発生回路３１は図
６に示すように制御トリガ信号ｂ１の立上りから一定時
間Ｔ持続する制御パルスｃ１を発生し、制御パルス発生
回路３２は制御トリガ信号ｂ２の立上りから一定時間Ｔ
持続する制御パルスｃ２を発生する。同様に制御パルス
発生回路３５は制御トリガ信号ｂ５の立上りから一定時
間Ｔ持続する制御パルスｃ５を発生する。このように各
制御パルスｃ１〜ｃ５の持続時間Ｔはすべて一定であり
、最初に発生した制御パルスｃ１は最後に発生した制御
トリガ信号ｂ５の立上りより後まで持続する。このよう
に構成したことにより、時刻ｔ１からｔ５までは負荷（
パルストランス）の駆動電流が順次増大し、時刻ｔ５か
らｔ９の間にその駆動電流が順次減少する。従って第１
の実施例と同様に図３に示すようなパルス状電波が送信
される。

【００１７】この第２の実施例によれば、各制御パルス
ｃ１〜ｃ５により負荷を駆動する駆動回路の電力損失が
等しいため、駆動回路を構成する各素子の定格容量を有
効に利用することができる。

【００１８】なお、第１・第２の実施例では駆動回路４
１〜４５が負荷５に対しそれぞれ等しく定電流を供給す
るようにしたが、各駆動回路にそれぞれ重みを付けて重
みに応じて負荷を駆動するように構成してもよい。

【００１９】

【発明の効果】この発明によれば、制御トリガ信号の発
生タイミングと制御パルスの持続時間を定めることによ
って立上りまたは立下りの比較的緩やかな任意の波形を
有する送信パルスを発生させることができる。そのため
、例えば受信信号を一定のレベルでスライスすることに
よって、受信信号強度に応じて幅の異なる受信信号を得
て目的のエコーのみ抽出することも容易となる。

【図面の簡単な説明】

【図１】実施例に係るパルスレーダの送信部のブロック
図である。

【図２】第１の実施例に係る送信パルス発生回路各部の
波形図である。

【図３】実施例により得られる送信電波の例を示す図で
ある。

【図４】受信部の主要部の構成を示すブロック図である
。

【図５】図４における各部の波形図である。

【図６】第２の実施例に係る送信パルス発生回路各部の
波形図である。

【符号の説明】

１５　　コンパレータ １００　　送信パルス発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　基本トリガ信号を受けてそれぞれタイ
   ミングの異なる複数の制御トリガ信号を発生するタイミ
   ング制御回路と、各制御トリガ信号を受けて短くとも最
   後に現れる制御トリガ信号の発生タイミングより後まで
   持続する矩形波信号をそれぞれ発生する複数の制御パル
   ス発生回路と、各制御パルス発生回路の出力信号により
   単一の負荷を駆動する複数の駆動回路とを備えてなるパ
   ルスレーダにおける送信パルス発生回路。