JPH0425693B2 - - Google Patents
Info
- Publication number
- JPH0425693B2 JPH0425693B2 JP58031212A JP3121283A JPH0425693B2 JP H0425693 B2 JPH0425693 B2 JP H0425693B2 JP 58031212 A JP58031212 A JP 58031212A JP 3121283 A JP3121283 A JP 3121283A JP H0425693 B2 JPH0425693 B2 JP H0425693B2
- Authority
- JP
- Japan
- Prior art keywords
- fine pattern
- organic silicon
- silicon compound
- film
- photosensitive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明の半導体装置の製造時における微細パ
ターンの形成方法に関するものである。
ターンの形成方法に関するものである。
半導体装置においては、高密度、高集積化が進
むにつれて、パターンの微細化が要求されてお
り、従来の感光性被膜、つまりレジスト膜のみに
よるパターン形成では、そのレジスト膜厚による
解像力の低下によつて、寸法精度に限界があるた
めに、より一層の微細パターンの形成が困難なも
のであつた。すなわち、従来例によるパターン形
成方法では、例えば第１図に示すように、半導体
基板１上にシヤープな寸法精度のレジスト膜２に
よる微細パターンが要求される場合にあつても、
マスク材として要求されるレジスト膜の膜厚を一
定以下には形成し得ないことから、その解像力が
低下して第２図にみられる程度の寸法精度しか実
現し得ない現状にある。
むにつれて、パターンの微細化が要求されてお
り、従来の感光性被膜、つまりレジスト膜のみに
よるパターン形成では、そのレジスト膜厚による
解像力の低下によつて、寸法精度に限界があるた
めに、より一層の微細パターンの形成が困難なも
のであつた。すなわち、従来例によるパターン形
成方法では、例えば第１図に示すように、半導体
基板１上にシヤープな寸法精度のレジスト膜２に
よる微細パターンが要求される場合にあつても、
マスク材として要求されるレジスト膜の膜厚を一
定以下には形成し得ないことから、その解像力が
低下して第２図にみられる程度の寸法精度しか実
現し得ない現状にある。
この発明は従来方法のこのような欠点に鑑み、
半導体基板などの被エツチング材上に形成した感
光性被膜に微細パターンを露光、現像処理して、
同被膜を表面から一定深さ相当部分だけ除去する
と共に、この除去部分に有機シリコン化合物を埋
め込み、熱処理して硬化させたのち、この硬化さ
れた有機シリコン化合物をマスクにして、さきに
現像処理された感光性被膜を選択的にエツチング
除去することにより、所望寸法精度による感光性
被膜の微細パターンを得るようにしたものであ
る。
半導体基板などの被エツチング材上に形成した感
光性被膜に微細パターンを露光、現像処理して、
同被膜を表面から一定深さ相当部分だけ除去する
と共に、この除去部分に有機シリコン化合物を埋
め込み、熱処理して硬化させたのち、この硬化さ
れた有機シリコン化合物をマスクにして、さきに
現像処理された感光性被膜を選択的にエツチング
除去することにより、所望寸法精度による感光性
被膜の微細パターンを得るようにしたものであ
る。
以下、この発明方法の一実施例につき、第３図
ないし第６図を参照して詳細に説明する。
ないし第６図を参照して詳細に説明する。
この実施例では、まず第３図に示すように、半
導体基板などの被エツチング材１１上に感光性被
膜、すなわちレジスト膜１２を１〜2μｍの膜厚
で形成させる。ついで第４図に示すように、この
レジスト膜１２にマスクパターンを用いて所定の
微細パターンを投影露光、もしくは直接露光して
現像処理するが、この現像に際しては次工程での
エツチングにより充分な寸法精度が得られる膜厚
対応の深さ、例えばレジスト表面から3000Å程度
の一定の深さ相当部分１３だけを除去させる。
導体基板などの被エツチング材１１上に感光性被
膜、すなわちレジスト膜１２を１〜2μｍの膜厚
で形成させる。ついで第４図に示すように、この
レジスト膜１２にマスクパターンを用いて所定の
微細パターンを投影露光、もしくは直接露光して
現像処理するが、この現像に際しては次工程での
エツチングにより充分な寸法精度が得られる膜厚
対応の深さ、例えばレジスト表面から3000Å程度
の一定の深さ相当部分１３だけを除去させる。
次に第５図に示すように、前記除去部分１３内
にのみ有機シリコン化合物１４を埋め込み、かつ
この埋め込まれた有機シリコン化合物１４に低温
熱処理を施して硬化させるが、この除去部分１３
内への有機シリコン化合物１４の埋め込みは、ア
ルコール系溶剤に溶解した低濃度の有機シリコン
化合物１４を、前記現像処理後のレジスト膜１２
上に高速回転下で塗布させることによつて行なえ
ばよく、これによつて除去部分１３内にのみ埋め
込み得る。また続いてこのようにして除去部分１
３内に得られる硬化された有機シリコン化合物１
４をマスクにして、さきに現像処理されたレジス
ト膜１２を、例えばＯ２プラズマによる異方性エ
ツチングにより除去することにより、第６図に示
したように寸法精度の良好なレジスト膜１２によ
る微細パターンを得られるのである。
にのみ有機シリコン化合物１４を埋め込み、かつ
この埋め込まれた有機シリコン化合物１４に低温
熱処理を施して硬化させるが、この除去部分１３
内への有機シリコン化合物１４の埋め込みは、ア
ルコール系溶剤に溶解した低濃度の有機シリコン
化合物１４を、前記現像処理後のレジスト膜１２
上に高速回転下で塗布させることによつて行なえ
ばよく、これによつて除去部分１３内にのみ埋め
込み得る。また続いてこのようにして除去部分１
３内に得られる硬化された有機シリコン化合物１
４をマスクにして、さきに現像処理されたレジス
ト膜１２を、例えばＯ２プラズマによる異方性エ
ツチングにより除去することにより、第６図に示
したように寸法精度の良好なレジスト膜１２によ
る微細パターンを得られるのである。
〔発明の効果〕
以上詳細したようにこの発明方法によれば、被
エツチング材上に形成される感光性被膜に微細パ
ターンを露光、現像処理して、同被膜を表面から
一定深さ相当部分だけ除去し、この除去部分に埋
め込んで硬化させた有機シリコン化合物をマスク
にして、現像処理された感光性被膜をエツチング
除去することにより、感光性被膜による微細パタ
ーンを得るものであるから、従来のように単なる
現像処理によつてのみ得る微細パターンと異なつ
て、寸法精度の良好な微細パターン、ひいてはよ
り一層微細化されたパターンを形成できる特長が
ある。
エツチング材上に形成される感光性被膜に微細パ
ターンを露光、現像処理して、同被膜を表面から
一定深さ相当部分だけ除去し、この除去部分に埋
め込んで硬化させた有機シリコン化合物をマスク
にして、現像処理された感光性被膜をエツチング
除去することにより、感光性被膜による微細パタ
ーンを得るものであるから、従来のように単なる
現像処理によつてのみ得る微細パターンと異なつ
て、寸法精度の良好な微細パターン、ひいてはよ
り一層微細化されたパターンを形成できる特長が
ある。
第１図は半導体装置製造に要求される微細パタ
ーンの寸法精度を示す断面図、第２図は従来の形
成方法によつて得られる微細パターンの寸法精度
を示す断面図、第３図ないし第６図はこの発明の
一実施例による微細パターンの形成方法を工程順
に示すそれぞれ断面図である。 １１……被エツチング材、１２……レジスト
膜、１３……除去部分、１４……有機シリコン化
合物。
ーンの寸法精度を示す断面図、第２図は従来の形
成方法によつて得られる微細パターンの寸法精度
を示す断面図、第３図ないし第６図はこの発明の
一実施例による微細パターンの形成方法を工程順
に示すそれぞれ断面図である。 １１……被エツチング材、１２……レジスト
膜、１３……除去部分、１４……有機シリコン化
合物。
Claims (1)
- １ 半導体基板などの被エツチング材上に感光性
被膜を形成する工程と、この感光性被膜に所定の
微細パターンを投影露光、もしくは直接露光して
現像処理し、同被膜を表面から一定の深さ相当部
分だけ除去する工程と、この除去部分に有機シリ
コン化合物を埋め込み、熱処理して硬化させる工
程と、この硬化された有機シリコン化合物をマス
クにして、現像処理された感光性被膜を選択的に
エツチング除去する工程とを含むことを特徴とす
る微細パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031212A JPS59155929A (ja) | 1983-02-25 | 1983-02-25 | 微細パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031212A JPS59155929A (ja) | 1983-02-25 | 1983-02-25 | 微細パタ−ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155929A JPS59155929A (ja) | 1984-09-05 |
| JPH0425693B2 true JPH0425693B2 (ja) | 1992-05-01 |
Family
ID=12325121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58031212A Granted JPS59155929A (ja) | 1983-02-25 | 1983-02-25 | 微細パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155929A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218843A (ja) * | 1984-04-13 | 1985-11-01 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
| US5330879A (en) * | 1992-07-16 | 1994-07-19 | Micron Technology, Inc. | Method for fabrication of close-tolerance lines and sharp emission tips on a semiconductor wafer |
-
1983
- 1983-02-25 JP JP58031212A patent/JPS59155929A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59155929A (ja) | 1984-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5545512A (en) | Method of forming a pattern of silylated planarizing photoresist | |
| KR101800996B1 (ko) | 기판 상의 콘택 개구 패터닝 방법 | |
| JP3218814B2 (ja) | 半導体装置の製造方法 | |
| JPH04115515A (ja) | パターン形成方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPS59155929A (ja) | 微細パタ−ンの形成方法 | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPS59155933A (ja) | 微細パタ−ン形成方法 | |
| JPS57183030A (en) | Manufacture of semiconductor device | |
| KR100300073B1 (ko) | 반도체 장치의 포토레지스트 패턴 형성방법 | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR100673099B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
| EP0250762B1 (en) | Formation of permeable polymeric films or layers via leaching techniques | |
| KR100309089B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR960002239B1 (ko) | 레지스트막 패턴 형성방법 | |
| JPH0715870B2 (ja) | パターン形成方法 | |
| JPS62250637A (ja) | 半導体装置の製造方法 | |
| JPH0252357A (ja) | パターン形成方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPH0685083B2 (ja) | パタ−ン形成方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 |