JPH0425748B2

JPH0425748B2 -

Info

Publication number: JPH0425748B2
Application number: JP59106118A
Authority: JP
Inventors: Tomoyuki Shimada; Hiromichi Ogasawara
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-05-25
Filing date: 1984-05-25
Publication date: 1992-05-01
Also published as: JPS60249465A

Description

【発明の詳細な説明】発明の属する技術分野本発明は、プリンタ。フアクシミリ等情報出力
装置の記録デイバイスとして使用される熱記録ヘ
ツドの駆動方法に関する。

従来技術従来、この種記録デイバイスにおける熱記録ヘ
ツドの駆動方法は、熱記録素子の熱応答遅延によ
つて記録画に濃淡が生じることを防止するために
前ラインの印字タイミングから現ラインの印字タ
イミングまでの時間の長短に応じて、印字パルス
の幅を制御する方法を採用している。すなわち、
前ラインの印字タイミングから現ラインの印字タ
イミングまでの時間が長い場合は、現ライン印字
時にはヘツド発熱抵抗体の温度がほぼ平常状態に
戻つているため、通常より印字時間を増して印字
し、前ライン印字タイミングから現ライン印字タ
イミング、までの時間が短いときに、現ライン印
字時にはヘツド発熱抵抗体の温度が未だ平常状態
に戻らないで温度が高いため、通常より印字時間
を減じて駆動するようにしている。上述の従来方
法は、白部分の多いライン（以後白ラインとい
う）を連続して印字した後に黒ラインを印字する
ようなときに、ヘツド抵抗体の温度が平常状態に
低下しているにもかかわらず、通常よりも短い印
字時間で駆動されることがあるため、黒ラインの
濃度が淡くなるという欠点がある。例えば、第１
図Ａに示すような原画に対して、同図Ｂに示すよ
うに横方向の罫線の濃度が淡くなつた記録画が得
られる。これは、縦方向の罫線を印字するために
直前の数ラインも印字駆動される部分があるた
め、横方向の罫線を印字するときに、発熱抵抗体
が通常か又は通常よりも短い印字時間で駆動され
て、発熱抵抗体の温度が十分に上昇しないからで
ある。

発明の目的本発明の目的は、上述の従来の欠点を解決し、
白部分の多いラインの後に印字される黒ラインの
濃度を十分に出すことができ、白情報の後にくる
黒情報の再現性を改善することができる熱記録ヘ
ツドの駆動方法を提供することにある。

発明の構成本発明の熱記録ヘツドの駆動方法は、１ライン
分の印字データの黒画素数をカウントするカウン
タを備えて、１ライン中の黒画素数が一定数以下
のラインが連続して一定ライン数以上発生し、か
つ現ラインの黒画素数が一定値を超えた場合に、
現ライン以降所定ライン数の記録印字時間を通常
より増加させて印字することを特徴とする。

発明の実施例次に、本発明について、図面を参照して詳細に
説明する。

第２図は、本発明の一実施例に使用される熱記
録ヘツドの印字パルス幅制御回路の一例を示すブ
ロツク図である。すなわち、１ライン分の各画素
対応にビツト直列に入力される印字データ
DATAと、印字データ転送クロツクDCPと、デ
ータ有効区間信号DENとを入力するアンド回路
AND₁の出力パルス列ａをカウンたC₁に入力さ
せ、カウンタC₁は出力パルス列ａ中のパルス数
をカウントし、１ライン分の印字データDATA
の入力後に微分回路DIVから供給されるパルス
φ₄によつてクリヤされる。すなわち、カウンタ
C₁は１ラインごとの黒画素数をカウントする。
そして、黒画素数≧n₁のときは出力Q₁に“１”
を出力し、黒画素数≧n₂のとき出力Q₂に“１”
を出力する。カウンタC₁のカウント数が一定数n₁
以上であれば、そのQ₁出力信号ｂが“１”にな
つてアンド回路AND₂を開き、微分回路DIVの出
力するパルスφ₃がアンド回路AND₂を介してカウ
ンタc₂のクリヤ入力CLに印加されてカウンタc₂
がクリヤされる。カウンタc₂は、微分回路DIVの
出力するパルスφ₁をカウントし、カウント値が
所定数l₁（l₁＞１の整数）に達すると出力Q₁に
“１”を出力する。従つて、カウンタC₂は、黒画
素数が一定数n₁未満のラインが連続してl₁以上継
続したときには、“１”を出力する。カウンタC₂
の出力信号ｅによつてアンド回路AND₃が開かれ
る。アンド回路AND₃が開いたときは、カウンタ
C₁のQ₂出力からの出力信号ｃがアンド回路
AND₃を通り、アンド回路AND₃の出力ｆによつ
てカウンタC₃がプリセツトされる。カウンタC₃
は、初期値l₂（１以上の整数）の値を持つダウン
カウンタで、微分回路DIVのパルスφ₄によつて
カウントダウンされ、例えば、l₂＝２の場合は、
２ラインに亘つて出力ｇを“１”とし、３ライン
目以降は出力ｇを“０”とする。なお、微分回路
DIVは、データ有効区間信号DENのオンからオ
フへの遷移時に同期して、連続して４相のパルス
φ₁〜φ₄を発生する微分回路であり、本制御回路
の同期を得るために使用される。

一方、通常は、微分回路DIVのパルスφ₄によ
つてクリヤされるカウンタC₄がスキヤンパルス
SCPをカウントしてライン相互間の時間をカウン
トし、カウンタC₄のカウント値ｊを読出し専用
メモリROMに入力させ、読出し専用メモリ
ROMは、カウント値ｊに対応したパルス幅を示
す信号ｋを出力してラツチ回路LAT₁に供給し、
ラツチ回路LAT₁は微分回路DIVのパルスφ₂によ
つて信号ｋをラツチ出力する。カウンタC₅は、
ラツチ出力ｈをセツトし、パルスφ₄をスタート
パルスとしてダウンカウントを行ない、カウント
中印字イネーブルパルスEN₁を発生し、同様にし
て引続いて印字イネーブルパルスEN₂〜EN₄を発
生する。印字イネーブルパルスEN₁〜EN₄のパル
ス幅はラツチ出力ｈによつて決定され、これのよ
つて１ライン分の発熱抵抗体を４分割した各抵抗
体の駆動パルス幅が決定される。

しかし、アンド回路AND₃の出力ｆによつてカ
ウンタC₃がプリセツトされたときは、以後l₂ライ
ンの間、カウンタC₃の出力ｇが“１”となり、
このとき読出し専用メモリROMは通常より長い
印字パルス幅が格納されたアドレスに格納された
内容を読出して信号ｋとして出力する。これによ
り、カウンタC₅は、印字イネーブルパルスEN₁〜
EN₄のパルス幅を通常より長くして出力する。な
お、第２図において、点線Ａで囲んだ部分以外
は、従来から使用されている制御回路と同様であ
り、点線Ａで囲んだ部分は、市販品等によつて容
易に追加することが可能である。

第３図は、第２図の各部信号の一例を示すタイ
ムチヤートであり、n₁＝n₂＝200画素、l₁＝３ラ
イン、l₂＝２ラインに設定した場合を示す。今、
同図Ａに示すようにｉラインからｉ＋６ラインま
での印字データDATAと、該印字データDATA
に同期して同図Ｂに示すデータ有効区間信号
DENが入力され、アンド回路AND₁の出力パル
ス列ａは、同図Ｃに示すように、ｉ〜ｉ＋３ライ
ンまでは１ライン当り例えば75パルスの白ライン
で、ｉ＋４ラインからｉ＋６ラインまでは１ライ
ン当り350パルスの黒ラインであるとする。

カウンタC₁は、ｉ＋４ラインの出力パルス列
ａを200カウントしたとき出力信号ｂを“１”と
し、パルスφ₄によつてクリヤされ、ｉ＋５ライ
ンおよびｉ＋６ラインにおいも同様な動作を行な
う。ｉ＋３ラインまでは、カウンタC₁のカウン
ト値は75であり、ｉ＋４〜ｉ＋６ラインにおいて
は、カウンタC₁のカウント値は350となつてn₁＝
n₂＝250以上となる。従つて、カウンタC₁の出力
ｂおよびｃは、同図Ｄ，Ｅに示すようになる。

同図Ｆは、パルスφ₃を示し、出力信号ｂが
“１”であるｉ＋４ラインからｉ＋６ラインにお
いてアンド回路AND₂を通過する。従つて、アン
ド回路AND₂の出力ｄは、同図Ｇに示すようにな
る。一方、カウンタC₂がパルスφ₁をカウントし
て、第ｉ＋２ラインに終了時にカウント値が３と
なつてカウンタC₂の出力信号ｅが“１”となり、
第ｉ＋４ラインの終了後のアンド回路AND₂の出
力パルスｄによつてカウンタC₂がクリヤされる
と出力信号ｅが“０”になる（同図Ｈ参照）。従
つて、アンド回路AND₃の出力ｆは、同図Ｉに示
すように、ｉ＋４ラインにおいて“１”となり、
このときカウンタC₃のカウント値が２にプリセ
ツトされる。同図Ｊはパルスφ₁のタイミングを
示す。カウンタC₃のプリセツトによつてカウン
タC₃の出力ｇが“１”となり、カウンタC₃がパ
ルスφ₄を回カウント後に出力ｇは“０”に戻る
（同図Ｋ参照）。

一方、同図Ｍに示すパルスφ₂によつてラツチ
回路LAT₁が読出し専用メモリROMの出力信号
ｋをラツチするから、ラツチ回路LAT₁のラツチ
出力ｈは、同図Ｎに示すようになる。ここで、ｉ
〜１＋３ラインまでに対するパルス幅Wi〜W_i+3
は、通常のパルス幅であり、ｉ＋４ラインとｉ＋
５ラインに対するパルス幅W′_i+4およびW′_i+5は通
常のパルス幅よりも大きい値となる。ｉ＋６ライ
ンに対しては、カウンタC₃の出力ｇが“０”に
なるため通常のパルス幅となる。ラツチ出力ｈが
カウンタC₅にセツトされ、同図Ｏに示すパルス
φ₄がカウンタC₅に印加されると、カウンタC₅は
セツト値に応じた幅の印字イネーブルパルスEN₁
〜EN₄を連続して出力する。ただし、ｉ＋４ライ
ンとｉ＋５ラインに対する印字イネーブルパルス
EN₁′〜EN₄′は、通常のパルス幅より長くなる
（同図Ｐ参照）。従つて、該長い印字イネーブルパ
ルスによつて発熱抵抗体を駆動し、連続した白ラ
イン後の黒ラインの濃度を十分に出すことができ
る。

第４図は、上記制御回路によつて制御される熱
記録ヘツドの一例を示す回路図であり、従来のヘ
ツド回路と同様である。すなわち、１ライン分の
熱記録素子発熱抵抗体RTHを416個ずつの４ブロ
ツクB₁〜B₄に分割し、各ブロツクの素子は、そ
れぞれ印字イネーブルパルスEN₁〜EN₄によつて
NAND回路NANDが開かれた期間だけ対応する
ラツチ回路LAT₂の出力に応じて駆動される。す
なわち、416×４＝1664ビツト長のシフトレジス
タSRに、印字データDATAを印字データ転送ク
ロツクDCPに同期して直列に入力し、転送完了
と同時に、ラツチパルスLATCHによつて、シフ
トレジスタSRの並列出力を同数のラツチ回路
LAT₂にラツチする。ラツチ回路LAT₂の出力は
それぞれ対応するNAND回路NANDを通してド
ライバDRVに供給され、ドライバDRVの出力に
よつてそれぞれに対応する熱記録素子発熱抵抗体
RTHが駆動される。NAND回路NANDは、前
記各ブロツクに対応して供給される印字イネーブ
ルパルスEN₁〜EN₄によつて開かれる。すなわ
ち、１〜416までの第１ブロツクB₁に対しては印
字イネーブルパルスEN₁が供給され、417〜832の
第２ブロツクB₂に対しては、印字イネーブルパ
ルスEN₂が供給され、833〜1248の第３ブロツク
B₃に対しては印字イネーブルパルスEN₃が、
1249〜1664までの第４ブロツクB₄に対しては印
字イネーブルパルスEN₄が供給される。

第５図は、第４図の各部信号を示すタイムチヤ
ートである。同図Ａはｉライン〜ｉ＋２ラインの
印字データDATAを示し、同図Ｂは印字データ
転送クロツクDCPを、同図Ｃはラツチパルス
LATCHを、同図Ｄ〜Ｇは、それぞれ印字イネー
ブルパルスEN₁〜EN₄を示す。従つて、各ドライ
バDRVは、対応するブロツクの印字イネーブル
パルスが“１”で、かつ対応するラツチ回路
LAT₂の出力が“１”であるとき熱記録素子発熱
抵抗体RTHを駆動して黒印字を行なう。従つて、
印字イネーブルパルスEN₁〜EN₄のパルス幅を前
述のように制御すれば、白ラインが連続した後の
黒ラインを十分な濃度で印字することができるの
である。

発明の効果以上のように、本発明においては、黒印字の画
素数が一定数以下の白ラインが連続した後の黒ラ
インの印字を、通常の印字パルス幅よりも長い期
間で熱記録素子発熱抵抗体を駆動するという方法
を採用したから、罫線等を十分な濃度で印字し、
原画に忠実な記録画を得ることができるという効
果がある。

【図面の簡単な説明】

第１図は原画および従来の熱記録ヘツドの駆動
方法による記録画の一例を示す図、第２図は本発
明の一実施例において使用する熱記録ヘツドの駆
動制御回路の一例を示す回路図、第３図は上記制
御回路の各部信号を示すタイムチヤート、第４図
は熱記録ヘツドの一例を示す回路図、第５図は第
４図の各部信号を示すタイムチヤートである。図において、C₁〜C₅……カウンタ、DIV……
微分回路、ROM……読出し専用メモリ、LAT₁，
LAT₂……ラツチ回路、SR……シフトレジスタ、
AND₁，AND₂，AND₃……アンド回路、NAND
……NAND回路、EN₁〜EN₄……印字イネーブ
ルパルス、DATA……印字データ、DCP……印
字データ転送クロツク、LATCH……ラツチパル
ス、RTH…熱記録素子発熱抵抗体、DRV……ド
ライバ。

Claims

【特許請求の範囲】

１１ライン分の印字データの黒画素数をカウン
トするカウンタを備えて、１ライン中の黒画素数
が一定数以下のラインが連続して一定ライン数以
上発生し、かつ現ラインの黒画素数が一定値を超
えた場合に、現ライン以降所定ライン数の記録印
字時間を通常より増加させて印字することを特徴
とする熱記録ヘツドの駆動方法。