JPH04258787A - カウント方法および該方法を使用したタイマ - Google Patents
カウント方法および該方法を使用したタイマInfo
- Publication number
- JPH04258787A JPH04258787A JP1979191A JP1979191A JPH04258787A JP H04258787 A JPH04258787 A JP H04258787A JP 1979191 A JP1979191 A JP 1979191A JP 1979191 A JP1979191 A JP 1979191A JP H04258787 A JPH04258787 A JP H04258787A
- Authority
- JP
- Japan
- Prior art keywords
- time
- counter
- bits
- digit
- accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Predetermined Time Intervals (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、カウント方法および該
方法を使用したタイマに関する。近年、各種民生機器や
測定機器において、時間を測定して格納する技術が多く
の分野で使用されており、例えば、数十ナノ秒（ｎＳｅ
ｃ）から数十時間といった様々な時間の測定および格納
等の技術が要求されている。そこで、これらの時間の測
定および格納に要するビット長（従来、例えば、４０ビ
ット以上のビット長）を少なくすることが要望されてい
る。
方法を使用したタイマに関する。近年、各種民生機器や
測定機器において、時間を測定して格納する技術が多く
の分野で使用されており、例えば、数十ナノ秒（ｎＳｅ
ｃ）から数十時間といった様々な時間の測定および格納
等の技術が要求されている。そこで、これらの時間の測
定および格納に要するビット長（従来、例えば、４０ビ
ット以上のビット長）を少なくすることが要望されてい
る。
【０００２】
【従来の技術】従来のタイマは、速い時間（短時間）か
ら遅い時間（長時間）までの幅広い時間を測定する場合
、同じ精度によりカウントして時間の測定を行うように
なっている。すなわち、長時間の測定でも、短時間の測
定を行うのと同じ測定精度で行われていた。
ら遅い時間（長時間）までの幅広い時間を測定する場合
、同じ精度によりカウントして時間の測定を行うように
なっている。すなわち、長時間の測定でも、短時間の測
定を行うのと同じ測定精度で行われていた。
【０００３】具体的に、例えば、数百マイクロ秒（μＳ
ｅｃ）を測定する場合に要求される５０ナノ秒（ｎＳｅ
ｃ）の精度で約６１時間まで測定する場合には、次式に
示されるように、４２ビットのカウンタが必要となる。 ５０ ×１０−９×（２４２−１）≒ ２１
９９０２ （Ｓｅｃ） ≒ ６１ （時間）さらに、こ
の精度で測定された時間を格納する場合には、カウント
された４２ビットのデータを格納するためのメモリが必
要となる。
ｅｃ）を測定する場合に要求される５０ナノ秒（ｎＳｅ
ｃ）の精度で約６１時間まで測定する場合には、次式に
示されるように、４２ビットのカウンタが必要となる。 ５０ ×１０−９×（２４２−１）≒ ２１
９９０２ （Ｓｅｃ） ≒ ６１ （時間）さらに、こ
の精度で測定された時間を格納する場合には、カウント
された４２ビットのデータを格納するためのメモリが必
要となる。
【０００４】
【発明が解決しようとする課題】上述したように、従来
のタイマは、同一の精度で短時間から長時間までの幅広
い時間を測定して格納するため、多くのビット数を有す
るカウンタおよび格納するメモリを必要としている。特
に、断続的に時間を測定してメモリに格納する機能を有
する装置では、多くのビット幅を持つメモリ（大容量の
メモリ）が必要となるため、装置のコスト高を招くこと
になっている。
のタイマは、同一の精度で短時間から長時間までの幅広
い時間を測定して格納するため、多くのビット数を有す
るカウンタおよび格納するメモリを必要としている。特
に、断続的に時間を測定してメモリに格納する機能を有
する装置では、多くのビット幅を持つメモリ（大容量の
メモリ）が必要となるため、装置のコスト高を招くこと
になっている。
【０００５】本発明は、上述した従来のタイマが有する
課題に鑑み、短時間から長時間までの時間測定を各測定
時間に適した精度で行うことによって、測定時間を示す
ビットデータを減少して該ビットデータを格納するため
のメモリの容量を小さくすることを目的とする。
課題に鑑み、短時間から長時間までの時間測定を各測定
時間に適した精度で行うことによって、測定時間を示す
ビットデータを減少して該ビットデータを格納するため
のメモリの容量を小さくすることを目的とする。
【０００６】
【課題を解決するための手段】図１は本発明に係るカウ
ント方法の一例を説明するための図である。本発明によ
れば、カウンタ１を使用して時間を測定（Ａ）するカウ
ント方法であって、該カウンタ１により測定される時間
が長くなるのに応じて該カウンタ１がカウントする時間
の精度を低く設定（Ｂ）し、長時間の測定を行うように
したことを特徴とするカウント方法が提供される。
ント方法の一例を説明するための図である。本発明によ
れば、カウンタ１を使用して時間を測定（Ａ）するカウ
ント方法であって、該カウンタ１により測定される時間
が長くなるのに応じて該カウンタ１がカウントする時間
の精度を低く設定（Ｂ）し、長時間の測定を行うように
したことを特徴とするカウント方法が提供される。
【０００７】
【作用】本発明のカウント方法によれば、カウンタ１に
より測定される時間が長くなると、それに応じて該カウ
ンタ１がカウントする時間の精度が低く設定される。こ
れによって、長い時間を測定する場合でも、短い時間を
測定する場合と同等なビットデータでよいことになる。
より測定される時間が長くなると、それに応じて該カウ
ンタ１がカウントする時間の精度が低く設定される。こ
れによって、長い時間を測定する場合でも、短い時間を
測定する場合と同等なビットデータでよいことになる。
【０００８】すなわち、本発明に係るカウント方法は、
メモリ等に格納するビット幅（ビットデータ）を削減す
るために、ケタや重みを持たせたビット（Ｂ：例えば、
４ビット）を追加し、その代わり、実際に時間の値を測
定するカウンタ部（Ａ）のビット数を減らすようになっ
ている（例えば、１２ビット） 。そして、ケタ部Ｂで
現在の測定の精度や、そのケタ部の重み（時間の値）を
表す。
メモリ等に格納するビット幅（ビットデータ）を削減す
るために、ケタや重みを持たせたビット（Ｂ：例えば、
４ビット）を追加し、その代わり、実際に時間の値を測
定するカウンタ部（Ａ）のビット数を減らすようになっ
ている（例えば、１２ビット） 。そして、ケタ部Ｂで
現在の測定の精度や、そのケタ部の重み（時間の値）を
表す。
【０００９】そして、速い時間（短時間）の測定が必要
な時は、ケタ部Ｂで表される測定の精度を高め、遅い時
間（長時間）の測定になるに従って、ケタ部Ｂで表され
る測定の精度を落としていくようになっている。ここで
、ケタ部のみの場合の、実際の測定時間算出を式■に、
ケタ部に重み（重み時間）を持たせた場合の、実際の測
定時間算出を式２に示す。 実際の測定時間＝ケタ部で表される精度×カウンタ部の
値…■ 実際の測定時間＝ケタ部で表される精度×カウンタ部の
値＋ケタ部の重み…■ ここで、例えば、前述したように、従来の技術で、精度
５０ｎＳｅｃで約６１時間までカウントするには、式■
に示されるように、４２ビットのカウンタが必要となっ
ていた。 ５０×１０−９×（２４２−１）≒２１９９０２（Ｓｅ
ｃ） ≒６１（時間）…■ これに対して、本発明を利用すると、ケタ部が４ビット
、カウンタ部が１２ビットの計１６ビットの幅（ビット
データ）で、ケタが１上がるごとに １／４ずつ精度を
落とすことで可能となる。ここで、式■に精度の計算式
を、式■に最大測定時間の計算式を示し、また、表１に
各ケタごとの精度および最大測定時間の関係を示す。（
有効桁数６桁で計算）
な時は、ケタ部Ｂで表される測定の精度を高め、遅い時
間（長時間）の測定になるに従って、ケタ部Ｂで表され
る測定の精度を落としていくようになっている。ここで
、ケタ部のみの場合の、実際の測定時間算出を式■に、
ケタ部に重み（重み時間）を持たせた場合の、実際の測
定時間算出を式２に示す。 実際の測定時間＝ケタ部で表される精度×カウンタ部の
値…■ 実際の測定時間＝ケタ部で表される精度×カウンタ部の
値＋ケタ部の重み…■ ここで、例えば、前述したように、従来の技術で、精度
５０ｎＳｅｃで約６１時間までカウントするには、式■
に示されるように、４２ビットのカウンタが必要となっ
ていた。 ５０×１０−９×（２４２−１）≒２１９９０２（Ｓｅ
ｃ） ≒６１（時間）…■ これに対して、本発明を利用すると、ケタ部が４ビット
、カウンタ部が１２ビットの計１６ビットの幅（ビット
データ）で、ケタが１上がるごとに １／４ずつ精度を
落とすことで可能となる。ここで、式■に精度の計算式
を、式■に最大測定時間の計算式を示し、また、表１に
各ケタごとの精度および最大測定時間の関係を示す。（
有効桁数６桁で計算）
【００１０】
【数１】
【００１１】最大測定時間＝精度×（２１２−１）…■
【００１２】
【表１】
【００１３】また、上記と同じ条件でケタ部に重みを持
たせた場合は、次のようになる。ここで、式■に精度の
計算式を、式■に重みの計算式を、式■に最大測定時間
の計算式を示し、また、表２に各ケタごとの精度、重み
および最大測定時間の関係を示す。（有効桁数６桁で計
算）
たせた場合は、次のようになる。ここで、式■に精度の
計算式を、式■に重みの計算式を、式■に最大測定時間
の計算式を示し、また、表２に各ケタごとの精度、重み
および最大測定時間の関係を示す。（有効桁数６桁で計
算）
【００１４】
【数２】
【００１５】重み＝１つ下のケタの最大測定時間＋１つ
下のケタの精度…■ただし、ケタが０のときの重みは０
である。 最大測定時間＝精度×（２１２−１）＋重み…■
下のケタの精度…■ただし、ケタが０のときの重みは０
である。 最大測定時間＝精度×（２１２−１）＋重み…■
【００
１６】
１６】
【表２】
【００１７】この例では、ケタ部（＋重み）が４ビット
、カウンタ部が１２ビットの計１６ビットの幅で、ケタ
が１上がるごとに １／４ずつ精度を落としたが、ケタ
部のビット幅、カウンタ部のビット幅、ケタ部の値ごと
の精度をそれぞれ変えることにより次のようになる。 （１） ケタ部のビット幅 ビット幅を増やせば長時間の時間測定が可能となる。ビ
ット幅を減らせば時間が短くなる。 （２） カウンタ部のビット幅 ビット幅を増やせば時間測定の有効桁数が増える。ビッ
ト幅を減らせば有効桁数が減る。 （３） ケタ部の値ごとの精度 ケタが１上がるごとに落とす精度を多くすれば長時間の
時間測定が可能となるが、ケタ部の値が高くなる程精度
は悪くなる。ケタが１上がるごとに落とす精度を少なく
すれば時間が短くなるが、ケタ部の値が高くなっても比
較的精度は落ちない。
、カウンタ部が１２ビットの計１６ビットの幅で、ケタ
が１上がるごとに １／４ずつ精度を落としたが、ケタ
部のビット幅、カウンタ部のビット幅、ケタ部の値ごと
の精度をそれぞれ変えることにより次のようになる。 （１） ケタ部のビット幅 ビット幅を増やせば長時間の時間測定が可能となる。ビ
ット幅を減らせば時間が短くなる。 （２） カウンタ部のビット幅 ビット幅を増やせば時間測定の有効桁数が増える。ビッ
ト幅を減らせば有効桁数が減る。 （３） ケタ部の値ごとの精度 ケタが１上がるごとに落とす精度を多くすれば長時間の
時間測定が可能となるが、ケタ部の値が高くなる程精度
は悪くなる。ケタが１上がるごとに落とす精度を少なく
すれば時間が短くなるが、ケタ部の値が高くなっても比
較的精度は落ちない。
【００１８】以上のように、本発明のカウント方法によ
れば、短時間（速い時間）から長時間（遅い時間）まで
の時間測定を各測定時間に適した精度で行うことによっ
て、測定時間を示すビットデータを減少して該ビットデ
ータを格納するためのメモリの容量を小さくすることが
できる。
れば、短時間（速い時間）から長時間（遅い時間）まで
の時間測定を各測定時間に適した精度で行うことによっ
て、測定時間を示すビットデータを減少して該ビットデ
ータを格納するためのメモリの容量を小さくすることが
できる。
【００１９】
【実施例】以下、図面を参照して本発明に係るカウント
方法および該方法を使用したタイマの実施例を説明する
。図１は本発明に係るカウント方法の一例を説明するた
めの図であり、４２ビットのタイマーカウンタ１の出力
を、ケタ部Ａが４ビットでカウンタ部Ｂが１２ビットの
計１６ビットの幅のビットデータにより、ケタが１上が
るごとに １／４ずつ精度を落とす方法でのカウント方
法の一例を説明するためのものである。
方法および該方法を使用したタイマの実施例を説明する
。図１は本発明に係るカウント方法の一例を説明するた
めの図であり、４２ビットのタイマーカウンタ１の出力
を、ケタ部Ａが４ビットでカウンタ部Ｂが１２ビットの
計１６ビットの幅のビットデータにより、ケタが１上が
るごとに １／４ずつ精度を落とす方法でのカウント方
法の一例を説明するためのものである。
【００２０】図１において、４２ビットのタイマーカウ
ンタ１が（ａ）：００〜１１のビットでカウント可能な
時はケタ部Ｂは０、カウンタ部Ａは（ａ） と規定され
る。また、４２ビットのタイマーカウンタ１が（ｂ）：
０２〜１３ビットに入ればケタ部Ｂは１、カウンタ部Ａ
は（ｂ）と規定される。このようにして、この例では、
ケタ部Ｂが最大Ｆ、カウンタ部Ａは（ｇ）：３０〜４１
ビットまでのカウントが可能であり、４２ビットが１６
ビットまで圧縮できたことになる。
ンタ１が（ａ）：００〜１１のビットでカウント可能な
時はケタ部Ｂは０、カウンタ部Ａは（ａ） と規定され
る。また、４２ビットのタイマーカウンタ１が（ｂ）：
０２〜１３ビットに入ればケタ部Ｂは１、カウンタ部Ａ
は（ｂ）と規定される。このようにして、この例では、
ケタ部Ｂが最大Ｆ、カウンタ部Ａは（ｇ）：３０〜４１
ビットまでのカウントが可能であり、４２ビットが１６
ビットまで圧縮できたことになる。
【００２１】図２は本発明に係るタイマの一実施例を示
すブロック図であり、ケタ部Ｂが４ビットでカウンタ部
Ａが１２ビットの計１６ビットの幅で、ケタが１上がる
ごとに １／４ずつ精度を落とすカウント方法を適用し
たタイマの一実施例を示すブロック図である。同図に示
されるように、本実施例のタイマは、４２ビットカウン
タ２１， ＣＰＵ２２， および， レジスタ（出力ポ
ート）２３ を備えている。
すブロック図であり、ケタ部Ｂが４ビットでカウンタ部
Ａが１２ビットの計１６ビットの幅で、ケタが１上がる
ごとに １／４ずつ精度を落とすカウント方法を適用し
たタイマの一実施例を示すブロック図である。同図に示
されるように、本実施例のタイマは、４２ビットカウン
タ２１， ＣＰＵ２２， および， レジスタ（出力ポ
ート）２３ を備えている。
【００２２】図２において、４２ビットのカウンタ２１
にはクロック信号Ｃが供給されており、カウンタ２１は
該クロック信号Ｃにより動作されるようになっている。 ここで、カウンタ２１には、クリア， ロードおよびア
ップ／ダウンの切り換え等の信号も必要に応じて付加さ
れる。ＣＰＵ２２は、カウンタ２１の値を読み出し、図
１に示す方法でケタ部Ｂとカウント部Ａに分けてレジス
タ２３に書き込む。そして、レジスタ２３からは、計１
６ビットに圧縮された値（ケタ：４ビット， カウント
：１２ビット）が出力されるようになっている。
にはクロック信号Ｃが供給されており、カウンタ２１は
該クロック信号Ｃにより動作されるようになっている。 ここで、カウンタ２１には、クリア， ロードおよびア
ップ／ダウンの切り換え等の信号も必要に応じて付加さ
れる。ＣＰＵ２２は、カウンタ２１の値を読み出し、図
１に示す方法でケタ部Ｂとカウント部Ａに分けてレジス
タ２３に書き込む。そして、レジスタ２３からは、計１
６ビットに圧縮された値（ケタ：４ビット， カウント
：１２ビット）が出力されるようになっている。
【００２３】ここで、カウンタに２１に供給されている
クロック信号ＣがＣＰＵ２２の処理スピードよりも速い
場合には、連続して処理を行うと出力が飛び飛びになる
ので注意を要する。図３は本発明に係るタイマの他の実
施例を示すブロック図であり、ケタ部Ｂが４ビットでカ
ウンタ部Ａが１２ビットの計１６ビットの幅で、ケタが
１上がるごとに１／４ずつ精度を落とすカウント方法を
適用したタイマの他の実施例を示すブロック図である。 同図に示されるように、本実施例のタイマは、４２ビッ
トカウンタ３１， ４２ ｔｏ １２セレクタ３２，
コンパレータ３３， および， ４ビットカウンタ３４
を備えている。
クロック信号ＣがＣＰＵ２２の処理スピードよりも速い
場合には、連続して処理を行うと出力が飛び飛びになる
ので注意を要する。図３は本発明に係るタイマの他の実
施例を示すブロック図であり、ケタ部Ｂが４ビットでカ
ウンタ部Ａが１２ビットの計１６ビットの幅で、ケタが
１上がるごとに１／４ずつ精度を落とすカウント方法を
適用したタイマの他の実施例を示すブロック図である。 同図に示されるように、本実施例のタイマは、４２ビッ
トカウンタ３１， ４２ ｔｏ １２セレクタ３２，
コンパレータ３３， および， ４ビットカウンタ３４
を備えている。
【００２４】図３において、４２ビットのカウンタ３１
にはクロック信号Ｃが供給されており、カウンタ３１は
該クロック信号Ｃにより動作されるようになっている。 ここで、カウンタ３１には、クリア， ロードおよびア
ップ／ダウンの切り換え等の信号も必要に応じて付加さ
れる。４２ ｔｏ １２セレクタ３２には、カウンタ３
１の出力（カウンタ値）および４ビットカウンタ３４の
出力（ケタ値）が供給され、図１示されるようなビット
（４２ビットから所定の１２ビット） が選択されて
該セレクタ３２から出力される。 コンパレータ３３は、セレクタ３２からの出力が全て真
になった時に、出力（クロック信号）を出力するように
なっている。４ビットカウンタ３４は、コンパレータ３
３の出力信号によりカウンタ動作するようになっている
。ここで、４ビットカウンタ３４には、クリア， ロー
ドおよびアップ／ダウンの切り換え等の信号も必要に応
じて付加される。そして、４ビットカウンタ３４の出力
値をケタ部Ｂの値として出力し、また、４２ ｔｏ １
２セレクタ３２の出力をカウンタ部Ａの値として出力す
るようになっている。
にはクロック信号Ｃが供給されており、カウンタ３１は
該クロック信号Ｃにより動作されるようになっている。 ここで、カウンタ３１には、クリア， ロードおよびア
ップ／ダウンの切り換え等の信号も必要に応じて付加さ
れる。４２ ｔｏ １２セレクタ３２には、カウンタ３
１の出力（カウンタ値）および４ビットカウンタ３４の
出力（ケタ値）が供給され、図１示されるようなビット
（４２ビットから所定の１２ビット） が選択されて
該セレクタ３２から出力される。 コンパレータ３３は、セレクタ３２からの出力が全て真
になった時に、出力（クロック信号）を出力するように
なっている。４ビットカウンタ３４は、コンパレータ３
３の出力信号によりカウンタ動作するようになっている
。ここで、４ビットカウンタ３４には、クリア， ロー
ドおよびアップ／ダウンの切り換え等の信号も必要に応
じて付加される。そして、４ビットカウンタ３４の出力
値をケタ部Ｂの値として出力し、また、４２ ｔｏ １
２セレクタ３２の出力をカウンタ部Ａの値として出力す
るようになっている。
【００２５】図４は本発明に係るタイマのさらに他の実
施例を示すブロック図であり、重み（重み時間）を持っ
たケタ部Ｂが４ビットでカウンタ部Ａが１２ビットの計
１６ビットの幅で、ケタが１上がるごとに １／４ずつ
精度を落とすカウント方法を適用したタイマのさらに他
の実施例を示すブロック図である。同図に示されるよう
に、本実施例のタイマは、分周回路４１， １６ ｔｏ
１ セレクタ４２， １６ビットカウンタ４３を備え
ている。
施例を示すブロック図であり、重み（重み時間）を持っ
たケタ部Ｂが４ビットでカウンタ部Ａが１２ビットの計
１６ビットの幅で、ケタが１上がるごとに １／４ずつ
精度を落とすカウント方法を適用したタイマのさらに他
の実施例を示すブロック図である。同図に示されるよう
に、本実施例のタイマは、分周回路４１， １６ ｔｏ
１ セレクタ４２， １６ビットカウンタ４３を備え
ている。
【００２６】図４において、分周回路４１に供給されて
いるクロック信号は、 １／４づつ分周されて１６本（
１／１， １／４， １／１６， １／６４， …，
１／２２Ｘ１４， １／２２Ｘ１５）の信号がセレクタ
４２に供給されている。セレクタ４２は、分周回路４１
の出力を１６ビットカウンタ４３からの上位４ビットの
値により、次の表３のように選択して出力する。
いるクロック信号は、 １／４づつ分周されて１６本（
１／１， １／４， １／１６， １／６４， …，
１／２２Ｘ１４， １／２２Ｘ１５）の信号がセレクタ
４２に供給されている。セレクタ４２は、分周回路４１
の出力を１６ビットカウンタ４３からの上位４ビットの
値により、次の表３のように選択して出力する。
【００２７】
【表３】
【００２８】１６ビットカウンタ４３は、１６ ｔｏ
１ セレクタ４２の出力信号（クロック信号）によりカ
ウント動作を行う。ここで、１６ビットカウンタ４３に
は、クリア， ロードおよびアップ／ダウンの切り換え
等の信号も必要に応じて付加される。１６ビットカウン
タ４３の下位１２ビットが全て真になった時に、１６
ｔｏ １ セレクタ４２からの出力信号（クロック信号
）が入ると、上位４ビットが１プラスされ（その時下位
１２ビットは、全て疑になる）、１６ ｔｏ １ セレ
クタ４２からの出力信号（クロック信号）が１／４分周
される。そして、１６ビットカウンタ４３の上位４ビッ
トの出力が重みを持ったケタ部出力（Ｂ）として出力さ
れ、下位１２ビットがカウンタ部出力（Ａ）として出力
されるようになっている。
１ セレクタ４２の出力信号（クロック信号）によりカ
ウント動作を行う。ここで、１６ビットカウンタ４３に
は、クリア， ロードおよびアップ／ダウンの切り換え
等の信号も必要に応じて付加される。１６ビットカウン
タ４３の下位１２ビットが全て真になった時に、１６
ｔｏ １ セレクタ４２からの出力信号（クロック信号
）が入ると、上位４ビットが１プラスされ（その時下位
１２ビットは、全て疑になる）、１６ ｔｏ １ セレ
クタ４２からの出力信号（クロック信号）が１／４分周
される。そして、１６ビットカウンタ４３の上位４ビッ
トの出力が重みを持ったケタ部出力（Ｂ）として出力さ
れ、下位１２ビットがカウンタ部出力（Ａ）として出力
されるようになっている。
【００２９】このように、上述した本発明に係るタイマ
の実施例によれば、タイマカウンタのビットの圧縮が可
能となり、メモリ等に格納する際に少ないビットデータ
（ビット幅）で済むことになる。
の実施例によれば、タイマカウンタのビットの圧縮が可
能となり、メモリ等に格納する際に少ないビットデータ
（ビット幅）で済むことになる。
【００３０】
【発明の効果】以上、詳述したように、本発明のカウン
ト方法および該方法を使用したタイマによれば、短時間
から長時間までの時間測定を各測定時間に適した精度で
行うことによって、測定時間を示すビットデータを減少
して該ビットデータを格納するためのメモリの容量を小
さくすることができる。
ト方法および該方法を使用したタイマによれば、短時間
から長時間までの時間測定を各測定時間に適した精度で
行うことによって、測定時間を示すビットデータを減少
して該ビットデータを格納するためのメモリの容量を小
さくすることができる。
【図１】本発明に係るカウント方法の一例を説明するた
めの図である。
めの図である。
【図２】本発明に係るタイマの一実施例を示すブロック
図である。
図である。
【図３】本発明に係るタイマの他の実施例を示すブロッ
ク図である。
ク図である。
【図４】本発明に係るタイマのさらに他の実施例を示す
ブロック図である。
ブロック図である。
２１…４２ビットカウンタ
２２…ＣＰＵ
２３…レジスタ（出力ポート）
３１…４２ビットカウンタ
３２…セレクタ（４２ ｔｏ １２）
３３…コンパレータ
３４…４ビットカウンタ
４１…分周回路
４２…セレクタ（１６ ｔｏ １）
４３…１６ビットカウンタ
Claims (5)
- 【請求項１】 カウンタ（１）を使用して時間を測定
（Ａ）するカウント方法であって、該カウンタにより測
定される時間が長くなるのに応じて該カウンタがカウン
トする時間の精度を低く設定（Ｂ）し、長時間の測定を
行うようにしたことを特徴とするカウント方法。 - 【請求項２】 前記カウンタにより測定される時間が
長くなるのに応じて該カウンタがカウントする時間に対
して所定の重み時間を加算するようにしたことを特徴と
する請求項１のカウント方法。 - 【請求項３】 クロック信号をカウントして時間を測
定するカウンタと、該カウンタにより測定される時間が
長くなるのに応じて該カウンタがカウントする時間の精
度を低く設定する精度設定手段とを具備するタイマ。 - 【請求項４】 前記精度設定手段は、前記カウンタに
より測定される時間が長くなるのに応じて該カウンタの
下位ビットを順次切り捨てて上位の所定ビットを出力す
るようにしたことを特徴とする請求項３のタイマ。 - 【請求項５】 前記精度設定手段は、前記カウンタに
より測定される時間が長くなるのに応じて前記クロック
信号の設定時間を長くするようにしたことを特徴とする
請求項３のタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979191A JPH04258787A (ja) | 1991-02-13 | 1991-02-13 | カウント方法および該方法を使用したタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979191A JPH04258787A (ja) | 1991-02-13 | 1991-02-13 | カウント方法および該方法を使用したタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258787A true JPH04258787A (ja) | 1992-09-14 |
Family
ID=12009167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979191A Withdrawn JPH04258787A (ja) | 1991-02-13 | 1991-02-13 | カウント方法および該方法を使用したタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258787A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140285697A1 (en) * | 2004-02-23 | 2014-09-25 | Sony Corporation | Solid-state image pickup device and method for driving the same |
-
1991
- 1991-02-13 JP JP1979191A patent/JPH04258787A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140285697A1 (en) * | 2004-02-23 | 2014-09-25 | Sony Corporation | Solid-state image pickup device and method for driving the same |
| US9313435B2 (en) * | 2004-02-23 | 2016-04-12 | Sony Corporation | Solid-state image pickup device and method for driving the same |
| US9769411B2 (en) * | 2004-02-23 | 2017-09-19 | Sony Corporation | Solid-state image pickup device and method for driving the same in solid-state imaging pickup device and method for driving the same in a number of modes |
| US20180324376A1 (en) * | 2004-02-23 | 2018-11-08 | Sony Corporation | Solid-state image pickup device and method for driving the same in solid-state imaging pickup device and method for driving the same in a number of modes |
| US10764525B2 (en) * | 2004-02-23 | 2020-09-01 | Sony Corporation | Solid-state image pickup device and method for driving the same in solid-state imaging pickup device and method for driving the same in a number of modes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4130796A (en) | Calibrating and measuring circuit for a capacitive probe-type instrument | |
| US4157738A (en) | Method for counting the number of articles using a weighing machine | |
| JPS5827431A (ja) | デジタル・アナログ変換器テストシステム用のアナログ・デジタル変換器を較正する方法及び装置 | |
| KR100220672B1 (ko) | 병렬구조를 갖는 시간간격 측정기 | |
| EP0117132B1 (en) | Double integrating-type analog-to-digital converter | |
| JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
| JPS6020114A (ja) | 測長器の表示装置 | |
| US3525039A (en) | Digital apparatus and method for computing reciprocals and quotients | |
| JPH0257842B2 (ja) | ||
| JP2961199B2 (ja) | パルス列入力処理装置 | |
| JP2504753B2 (ja) | 電子温度計 | |
| JPH035990Y2 (ja) | ||
| RU2255366C1 (ru) | Устройство для измерения серий временных интервалов | |
| SU721796A1 (ru) | Рециркул ционный измерительный преобразователь врем -код | |
| SU1465821A1 (ru) | Устройство дл измерени емкости | |
| SU1742735A1 (ru) | Способ калибровки цифрового осциллографа | |
| JPH03102266A (ja) | パルス幅測定器 | |
| JPS6058432B2 (ja) | 時間の対数値に対応する間隔パルス発生装置 | |
| RU2146061C1 (ru) | Интенсиметр | |
| JPS5812556B2 (ja) | デイジタル方位測定機の表示装置 | |
| JP3955402B2 (ja) | 可変遅延回路の校正方法及びこの校正方法によって校正動作する可変遅延回路 | |
| JPS63265138A (ja) | 粒径測定装置 | |
| SU1081437A2 (ru) | Устройство дл измерени температуры | |
| SU1173196A1 (ru) | Устройство дл счета фотонов | |
| SU1061256A1 (ru) | Умножитель частоты следовани импульсов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |