JPH04260910A - 中央処理装置のクロック停止回路 - Google Patents
中央処理装置のクロック停止回路Info
- Publication number
- JPH04260910A JPH04260910A JP3016948A JP1694891A JPH04260910A JP H04260910 A JPH04260910 A JP H04260910A JP 3016948 A JP3016948 A JP 3016948A JP 1694891 A JP1694891 A JP 1694891A JP H04260910 A JPH04260910 A JP H04260910A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- data
- circuit
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 239000000700 radioactive tracer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、クロック同期で動作す
る中央処理装置に関し、特に、中央処理装置のクロック
を停止させる中央処理装置のクロック停止回路に関する
ものである。
る中央処理装置に関し、特に、中央処理装置のクロック
を停止させる中央処理装置のクロック停止回路に関する
ものである。
【０００２】
【従来の技術】中央処理装置の評価手段又は、その装置
の障害発生時の解析手段として、μシーケンストレーサ
がある。このトレーサは、μプログラムアドレス一致検
出による停止時のデータ又はμプログラムアドレスを含
む任意のデータをトレースするものである。
の障害発生時の解析手段として、μシーケンストレーサ
がある。このトレーサは、μプログラムアドレス一致検
出による停止時のデータ又はμプログラムアドレスを含
む任意のデータをトレースするものである。
【０００３】従来の中央処理装置におけるクロック停止
方法では、特定のレジスタのデータが不正に変わること
により装置が誤動作すると、レジスタのデータが変化し
たと想定されるμプログラムシーケンスで中央処理装置
を停止させ、その後、１ステップずつμプログラムを実
行し、その時のレジスタの値を調べていた。また、トレ
ーサメモリに接続されているレジスタの場合は、レジス
タのデータが変化したと想定されるμプログラムシーケ
ンスまで、中央処理装置を動かし、トレーサメモリを調
べることにより、レジスタのデータが不正に変化した原
因を調べていた。
方法では、特定のレジスタのデータが不正に変わること
により装置が誤動作すると、レジスタのデータが変化し
たと想定されるμプログラムシーケンスで中央処理装置
を停止させ、その後、１ステップずつμプログラムを実
行し、その時のレジスタの値を調べていた。また、トレ
ーサメモリに接続されているレジスタの場合は、レジス
タのデータが変化したと想定されるμプログラムシーケ
ンスまで、中央処理装置を動かし、トレーサメモリを調
べることにより、レジスタのデータが不正に変化した原
因を調べていた。
【０００４】
【発明が解決しようとする課題】上述した従来の中央処
理装置のクロック停止方法では、レジスタのデータが変
化したと想定される前後で、中央処理装置を一時停止さ
せるため、想定が正しくなかったときには、不正にレジ
スタのデータが変化したμプログラムシーケンスを特定
するのが困難であるという欠点がある。
理装置のクロック停止方法では、レジスタのデータが変
化したと想定される前後で、中央処理装置を一時停止さ
せるため、想定が正しくなかったときには、不正にレジ
スタのデータが変化したμプログラムシーケンスを特定
するのが困難であるという欠点がある。
【０００５】本発明の目的は、このような欠点を解消し
、中央処理装置のレジスタのデータが不正に変化するタ
イミングが特定できる中央処理装置のクロック停止回路
を提供することにある。
、中央処理装置のレジスタのデータが不正に変化するタ
イミングが特定できる中央処理装置のクロック停止回路
を提供することにある。
【０００６】
【課題を解決するための手段】クロック制御回路により
クロック同期で動作する中央処理装置のクロック停止回
路において、データを保持するデータレジスタ群と、前
記データレジスタ群の入力信号と出力信号とを比較し、
入力信号と出力信号が異なる時に、不一致信号を発生す
る比較回路群と、不一致信号を有効にするか否かのイネ
ーブル情報と保持するイネーブルフリップフロップと、
前記イネーブル情報が有効の時に、前記比較回路群から
の少なくとも１つの不一致信号を受けると、中央処理装
置の前記クロック制御回路に対して停止要求信号を送出
する停止要求信号発生ゲートを備え、データレジスタの
内容が変化したときに、前記クロック停止要求信号によ
り中央処理装置のクロック信号を停止させる。
クロック同期で動作する中央処理装置のクロック停止回
路において、データを保持するデータレジスタ群と、前
記データレジスタ群の入力信号と出力信号とを比較し、
入力信号と出力信号が異なる時に、不一致信号を発生す
る比較回路群と、不一致信号を有効にするか否かのイネ
ーブル情報と保持するイネーブルフリップフロップと、
前記イネーブル情報が有効の時に、前記比較回路群から
の少なくとも１つの不一致信号を受けると、中央処理装
置の前記クロック制御回路に対して停止要求信号を送出
する停止要求信号発生ゲートを備え、データレジスタの
内容が変化したときに、前記クロック停止要求信号によ
り中央処理装置のクロック信号を停止させる。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は、本発明の一実施例を示す回路図で
ある。
ある。
【０００９】この中央処理装置のクロック停止回路は、
複数のデータレジスタ群２−１〜２−ｎと、複数の比較
回数群３−１〜３−ｎと、オア回路４と、クロック制御
回路５と、イネーブルフリップフロップ６と、停止要求
信号発生ゲート７とを備えている。データレジスタ群２
−１〜２−ｎは、複数ビット分設けられ、入力信号１の
データを保持する。
複数のデータレジスタ群２−１〜２−ｎと、複数の比較
回数群３−１〜３−ｎと、オア回路４と、クロック制御
回路５と、イネーブルフリップフロップ６と、停止要求
信号発生ゲート７とを備えている。データレジスタ群２
−１〜２−ｎは、複数ビット分設けられ、入力信号１の
データを保持する。
【００１０】比較回路群３−１〜３−ｎはデ−タレジス
タ２−１〜２−ｎの出力信号１とデータレジスタ群２−
１〜２−ｎの出力信号９の値とをそれぞれ比較し、デー
タに変化があるかどうかを判定する。オア回路４は、ビ
ットのレジスタに対してされ、それぞれの不一致信号を
一つにまとめ、クロック要求停止信号８を送出する。
タ２−１〜２−ｎの出力信号１とデータレジスタ群２−
１〜２−ｎの出力信号９の値とをそれぞれ比較し、デー
タに変化があるかどうかを判定する。オア回路４は、ビ
ットのレジスタに対してされ、それぞれの不一致信号を
一つにまとめ、クロック要求停止信号８を送出する。
【００１１】図２は、図１の各部のタイミングチャート
図であり、（ａ）は基準となる基本クロック、（ｂ）は
データレジスタの入力信号１、（ｃ）はデータレジスタ
の出力信号９、（ｄ）はクロック停止要求信号８、（ｅ
）は図示しない中央処理装置のクロック信号である。
図であり、（ａ）は基準となる基本クロック、（ｂ）は
データレジスタの入力信号１、（ｃ）はデータレジスタ
の出力信号９、（ｄ）はクロック停止要求信号８、（ｅ
）は図示しない中央処理装置のクロック信号である。
【００１２】次に、図２を参照して本実施例の動作につ
いて説明する。
いて説明する。
【００１３】イネーブルフリップフロップ６により、不
一致信号が有効になるモードになっているとき、Ｔ０（
図２（ａ））の基本クロックが入った瞬間は、データレ
ジスタ２−１の出力信号９と入力信号１とが同じ値なの
で、データ比較回路３−１からデータ不一致信号が出力
されない。
一致信号が有効になるモードになっているとき、Ｔ０（
図２（ａ））の基本クロックが入った瞬間は、データレ
ジスタ２−１の出力信号９と入力信号１とが同じ値なの
で、データ比較回路３−１からデータ不一致信号が出力
されない。
【００１４】次に、Ｔ０，Ｔ１（図２（ａ））の基本ク
ロックの間でデータレジスタの入力信号１が変化したと
き、データレジスタは２−１まで内容が変化しないしな
い。ところが、デ−タ比較回路３−１には、データレジ
スタ２−１と同時に変化した入力信号１が入ってくる。 データ比較回路３によって、Ｔ１でデータレジスタ２−
１の値が変更されることが検出される。そしてデータ比
較クロックが送出され、オア回路７からクロック停止要
求信号８を受け取ると、クロックの送出を提出する。イ
ネーブルフリップフロップ６は、比較回路３から送出さ
れた不一致信号によってクロックを停止させるかどうか
のイネーブル情報を保持する。停止要求信号発生ゲート
７は、オア回路４によって複数ビットの不一致信号を、
論理和されたデータ比較回路３の出力とイネーブルフリ
ップフロップ６の出力とからクロックを停止させる条件
が成立したときに、クロック停止要求信号８を出力する
。このクロック停止要求信号８は、クロック制御回路５
へのクロックを停止させる条件が成立したことを報告し
、クロックの送出を停止するよう要求する信号である。 回路により検出された信号は、停止要求信号発生ゲート
７に入りイネーブルフリップフロップ６の出力と比較判
断され、クロック要求停止信号８となって、クロック制
御回路５に対して出力される。クロック停止要求信号８
を受け取ったクロック制御回路５は、Ｔ１で中央処理装
置のクロックを停止させる。
ロックの間でデータレジスタの入力信号１が変化したと
き、データレジスタは２−１まで内容が変化しないしな
い。ところが、デ−タ比較回路３−１には、データレジ
スタ２−１と同時に変化した入力信号１が入ってくる。 データ比較回路３によって、Ｔ１でデータレジスタ２−
１の値が変更されることが検出される。そしてデータ比
較クロックが送出され、オア回路７からクロック停止要
求信号８を受け取ると、クロックの送出を提出する。イ
ネーブルフリップフロップ６は、比較回路３から送出さ
れた不一致信号によってクロックを停止させるかどうか
のイネーブル情報を保持する。停止要求信号発生ゲート
７は、オア回路４によって複数ビットの不一致信号を、
論理和されたデータ比較回路３の出力とイネーブルフリ
ップフロップ６の出力とからクロックを停止させる条件
が成立したときに、クロック停止要求信号８を出力する
。このクロック停止要求信号８は、クロック制御回路５
へのクロックを停止させる条件が成立したことを報告し
、クロックの送出を停止するよう要求する信号である。 回路により検出された信号は、停止要求信号発生ゲート
７に入りイネーブルフリップフロップ６の出力と比較判
断され、クロック要求停止信号８となって、クロック制
御回路５に対して出力される。クロック停止要求信号８
を受け取ったクロック制御回路５は、Ｔ１で中央処理装
置のクロックを停止させる。
【００１５】以上説明したように本発明のクロック停止
回路は、データを保持するレジスタの入力信号と出力信
号とを比較し、不一致時に、不一致信号を発生する比較
回路と、不一致信号によってクロックを停止させるか否
かのイネーブル情報を保持するイネーブルフリップフロ
ップと、イネーブル情報有効時に、不一致信号を中央処
理装置のクロック制御回路に対しクロック停止要求信号
として送出するオア回路６及び停止要求発生回路７とか
らなる。
回路は、データを保持するレジスタの入力信号と出力信
号とを比較し、不一致時に、不一致信号を発生する比較
回路と、不一致信号によってクロックを停止させるか否
かのイネーブル情報を保持するイネーブルフリップフロ
ップと、イネーブル情報有効時に、不一致信号を中央処
理装置のクロック制御回路に対しクロック停止要求信号
として送出するオア回路６及び停止要求発生回路７とか
らなる。
【００１６】
【発明の効果】以上説明したように本発明は、中央処理
装置の要となるデータは頻繁に変化しなくともひとたび
データが不正に変わると誤動作してしまう場所に設けら
れることによって、レジスタのデータが不正に変化する
タイミングが特定できるという効果がある。
装置の要となるデータは頻繁に変化しなくともひとたび
データが不正に変わると誤動作してしまう場所に設けら
れることによって、レジスタのデータが不正に変化する
タイミングが特定できるという効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】図１における各部の信号波形図である。
２−１〜２−ｎ データレジスタ
３−１〜３−ｎ 比較回路
４ オア回路
５ クロック制御回路
６ イネーブルフリップフロップ
Claims (1)
- 【請求項１】クロック制御回路によりクロック同期で動
作する中央処理装置のクロック停止回路において、デー
タを保持するデータレジスタ群と、前記データレジスタ
群の入力信号と出力信号とを比較し、入力信号と出力信
号が異なる時に、不一致信号を発生する比較回路群と、
不一致信号を有効にするか否かのイネーブル情報と保持
するイネーブルフリップフロップと、前記イネーブル情
報が有効の時に、前記比較回路群からの少なくとも１つ
の不一致信号を受けると、中央処理装置の前記クロック
制御回路に対して停止要求信号を送出する停止要求信号
発生ゲートとを備え、データレジスタの内容が変化した
ときに、前記クロック停止要求信号により中央処理装置
のクロック信号を停止させる中央処理装置のクロック停
止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016948A JPH04260910A (ja) | 1991-01-18 | 1991-01-18 | 中央処理装置のクロック停止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016948A JPH04260910A (ja) | 1991-01-18 | 1991-01-18 | 中央処理装置のクロック停止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260910A true JPH04260910A (ja) | 1992-09-16 |
Family
ID=11930355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3016948A Pending JPH04260910A (ja) | 1991-01-18 | 1991-01-18 | 中央処理装置のクロック停止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260910A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766189A (en) * | 1996-02-29 | 1998-06-16 | Olympus Optical Co., Ltd. | Clip device |
-
1991
- 1991-01-18 JP JP3016948A patent/JPH04260910A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766189A (en) * | 1996-02-29 | 1998-06-16 | Olympus Optical Co., Ltd. | Clip device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07129426A (ja) | 障害処理方式 | |
| EP3623826A1 (en) | Error detection within an integrated circuit chip | |
| JP3465889B2 (ja) | シリアルデータ転送装置、その制御方法、及び、通信装置 | |
| US6216189B1 (en) | Error master detector | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JPS61176871A (ja) | 半導体試験装置 | |
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JPS5866136A (ja) | 割り込み検出方法 | |
| CA2073151A1 (en) | Method of and apparatus for detecting internal faults in information processing systems by pipeline processing | |
| JPH03110627A (ja) | データ照合回路 | |
| SU842791A1 (ru) | Устройство дл сравнени чисел | |
| CN116701084A (zh) | 总线协议验证方法、装置、设备、存储介质及程序产品 | |
| JPH03202786A (ja) | シリアル送信機能検査回路 | |
| JPS6220448A (ja) | ビツトサンプル方式 | |
| JP2000330877A (ja) | バスモニタ回路 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPH02240760A (ja) | 共通バス占有制御方式 | |
| JPH03179534A (ja) | 障害プロセッサ判別方法 | |
| JPH0335332A (ja) | 事象測定回路 | |
| JPS61205875A (ja) | マイクロコンピユ−タチツプの動作試験器 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JPS62209628A (ja) | プロセサバスにおけるバリテイチエツク回路 | |
| JPS63113869A (ja) | 信号誤り検出方式 |