JPH04261224A - A/d converter - Google Patents

A/d converter

Info

Publication number
JPH04261224A
JPH04261224A JP295291A JP295291A JPH04261224A JP H04261224 A JPH04261224 A JP H04261224A JP 295291 A JP295291 A JP 295291A JP 295291 A JP295291 A JP 295291A JP H04261224 A JPH04261224 A JP H04261224A
Authority
JP
Japan
Prior art keywords
switch element
output
converter
control
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP295291A
Other languages
Japanese (ja)
Inventor
▲廣▼瀬 進一
Shinichi Hirose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP295291A priority Critical patent/JPH04261224A/en
Publication of JPH04261224A publication Critical patent/JPH04261224A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は A/D変換器、特にラ
ダー抵抗を利用した A/D変換器に関する。 【0002】 【従来の技術】図2は、ラダー抵抗を利用したnビット
の A/D変換器の従来の構成を示す回路図である。 【0003】図2において、参照符号1は正側基準電圧
入力端子であり、電圧+VREF が入力されている。 同2は負側基準電圧入力端子であり、電圧−VREF 
が入力されている。両正側基準電圧入力端子1及び2の
間には、抵抗値が1.5Rである抵抗3,いずれも抵抗
値がRである抵抗4a, 4b…4l,抵抗40とスイ
ッチ素子41とが直列接続されていてスイッチ素子41
のオン時の抵抗値が約0.5Rとなるスイッチ素子回路
4mとが直列に接続されている。なお、抵抗4a, 4
b…4lは、全部で2n −2個あり、これらと抵抗3
及びスイッチ素子回路4mとでラダー抵抗が構成され、
抵抗の数は合計2n 個となる。 【0004】各抵抗3, 4a, 4b…4l及びスイ
ッチ素子回路4mそれぞれの間には、2n−1 種類の
比較電圧を取出すための2n−1 個の中間タップ6a
, 6b…6mが引出されており、比較回路ブロック7
に接続されている。 【0005】比較回路ブロック7は、上述の中間タップ
6a, 6b…6mの内のいずれか1つを選択してその
電圧を出力するセレクタと、このセレクタの出力とアナ
ログ入力電圧とを比較するコンパレータとにて構成され
ている。 なお、アナログ入力電圧はアナログ入力端子8から比較
回路ブロック7に入力される。また比較回路ブロック7
からはそのコンパレータによる比較結果であるコンパレ
ータ出力10が制御ブロック9へ与えられており、逆に
制御ブロック9から比較回路ブロック7へはそのセレク
タ及びコンパレータを制御するための制御出力11が与
えられている。 【0006】制御ブロック9はこの A/D変換器全体
を制御するための制御回路及び A/D変換結果を記憶
するためのレジスタ等にて構成されている。この制御ブ
ロック9から前述のスイッチ素子41へは、スイッチ素
子41のオン/オフ制御のための比較電圧イネーブル/
ディスエーブル制御信号12が与えられている。また、
参照符号13はこの A/D変換器全体の制御のために
外部から.御ブロック9に与えられる A/D変換器制
御入出力、14は制御ブロック9から外部へ出力される
 A/D変換出力である。 【0007】以上のような構成の従来のnビット A/
D変換器の動作は以下の如くである。制御ブロック9の
 A/D変換器制御入出力13に A/D変換器イネー
ブル信号が入力されると、制御ブロック9からスイッチ
素子41へ出力されている比較電圧イネーブル/ディス
エーブル制御信号12がイネーブル状態になり、スイッ
チ素子41がオンされる。 【0008】次に、 A/D変換器制御入出力13に 
A/D変換開始信号が入力されると、制御ブロック9か
ら比較回路ブロック7へ制御出力11が出力され、比較
回路ブロック7ではアナログ入力端子8の入力電圧と各
中間タップ6a, 6b…6mの内の制御出力11で選
択されたいずれか1つの出力電圧とをコンパレータで比
較し、その比較結果をコンパレータ出力10として制御
ブロック9へ出力する。 【0009】制御ブロック9では、上述のコンパレータ
出力10を入力してレジスタに記憶すると共に、それに
基づいて次に選択すべき比較電圧を選択するためにセレ
クタを制御する。このような制御を順次反復する所謂二
分探索法を用いることにより、nビット A/D変換器
ではアナログ入力端子8から入力されているアナログ入
力電圧に対応する A/D変換結果をn回の比較動作に
より得ることが出来る。 【0010】A/D変換が終了すると、制御ブロック9
の A/D変換出力14から A/D変換結果が出力さ
れる。 【0011】なお、 A/D変換を行わない場合には、
 A/D変換器制御入出力13に A/D変換器ディス
エーブル信号を入力すると、制御ブロック9からスイッ
チ素子41へ出力されている比較電圧イネーブル/ディ
スエーブル制御信号12がディスエーブル状態になるの
で、スイッチ素子41はオフされる。これにより、両基
準電圧入力端子1と2との間の電流が遮断されて電流消
費の無駄が省ける。 【0012】 【発明が解決しようとする課題】以上のような従来の 
A/D変換器では、両基準電圧入力端子1と2との間の
電流をスイッチ素子41によりオン/オフしているので
、スイッチ素子41のオン抵抗は低い値である必要があ
り、そのためにはスイッチ素子41としては大型の素子
を備える必要があり、装置の小形化,製造コストの低減
の妨げになっている。本発明はこのような事情に鑑みて
なされたものであり、従来の A/D変換器と同等の機
能をより小形化した構成で実現することを目的とする。 【0013】 【課題を解決するための手段】本発明の A/D変換器
は、スイッチ素子を介して基準電圧源に接続されたラダ
ー抵抗の一部を高抵抗値にすると共に、各中間タップの
出力電圧が上述のラダー抵抗の抵抗値の相違による影響
を受けないように側路を設け、この側路にも基準電圧源
の電流をオン/オフするスイッチ素子を備えている。 【0014】 【作用】本発明の A/D変換器では、抵抗値を高めら
れたラダー抵抗には低電流が流れ、この低電流は一方の
スイッチ素子によりオン/オフされ、側路には高電流が
流れ、この高電流は側路に備えられたスイッチ素子によ
りオン/オフされ、両スイッチ素子をオンした場合の各
中間タップの出力電圧は規定の値となる。 【0015】 【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。 【0016】図1は、ラダー抵抗を利用したnビットの
 A/D変換器の本発明の構成の一実施例を示す回路図
である。なお、図1において前述の図2と同一参照符号
は同一、又は相当部分を示す。 【0017】図1において、参照符号1は正側基準電圧
入力端子であり、電圧+VREF が入力されている。 同2は負側基準電圧入力端子であり、電圧−VREF 
が入力されている。両正側基準電圧入力端子1及び2の
間には、抵抗値が1.5Rである抵抗3、いずれも抵抗
値がRである抵抗4a, 4b…4j、いずれも抵抗値
がrである抵抗4k,4l及び抵抗40とスイッチ素子
41とが直列接続されていてスイッチ素子41のオン時
の抵抗値が約0.5rとなるスイッチ素子回路4mとが
直列に接続されている。なお、抵抗4a, 4b…4j
は、全部で2n −4個あり、これらと抵抗3,抵抗4
k, 4l及びスイッチ素子回路4mとでラダー抵抗が
構成され、抵抗の数は合計2n 個となる。 【0018】各抵抗3, 4a, 4b…4j, 4k
, 4l,スイッチ素子回路4mの各間には、2n−1
 種類の比較電圧を取出すための中間タップ6a, 6
b…6mが設けられており、比較回路ブロック7に接続
されている。なお本実施例では、中間タップ6mと負側
基準電圧入力端子2との間に、抵抗50とスイッチ素子
51とを直列接続したスイッチ素子回路5が側路として
抵抗4k, 4l及びスイッチ素子回路4mと並列に接
続されている。 【0019】比較回路ブロック7は、上述の中間タップ
6a, 6b…6mの内のいずれか1つを選択してその
電圧を出力するセレクタと、このセレクタの出力とアナ
ログ入力電圧とを比較するコンパレータとにて構成され
ている。 なお、アナログ入力電圧はアナログ入力端子8から比較
回路ブロック7に入力される。また比較回路ブロック7
からはそのコンパレータによる比較結果であるコンパレ
ータ出力10が制御ブロック9へ与えられており、逆に
制御ブロック9から比較回路ブロック7へはそのセレク
タ及びコンパレータを制御するための制御出力11が与
えられている。 【0020】制御ブロック9はこの A/D変換器全体
を制御するための制御回路及び A/D変換結果を記憶
するためのレジスタ等にて構成されている。この制御ブ
ロック9から前述のスイッチ素子41及び51へは、ス
イッチ素子41及び51を同時にオン/オフ制御するた
めの比較電圧イネーブル/ディスエーブル制御信号12
が与えられている。 また、参照符号13はこの A/D変換器全体の制御の
ために外部から制御ブロック9に与えられる A/D変
換器制御入出力、14は制御ブロック9から外部へ出力
される A/D変換出力である。 【0021】以上のような構成の従来のnビット A/
D変換器の動作は以下の如くである。中間タップ6a,
 6b…6mの各出力電圧は下記式(1) にて表され
るような関係になるべきである。なお、V(6i) (
但し、iはa, b…m)は各中間タップ6a, 6b
…6mの出力電圧を示す。 【0022】     {+VREF −V(6a)}:{V(6a)
−V(6m)}:・・・        {V(6k)
−V(6l)}:{V(6l)−V(6m)}:{V(
6m)−(−VREF ) }      = 1.5
:1:・・・:1:1:0.5           
  …(1)  【0023】ところで、前述した如く各中間タップ6a
, 6b…6m間の抵抗値はそれぞれ 1.5R,R,・・・r,r,0.5rであるが、中間
タップ6kと入力電圧が−VREF である負側基準電
圧入力端子2との間にはスイッチ素子51と抵抗50と
を直列接続したスイッチ素子回路5が並列に接続されて
いる。このスイッチ素子回路5のスイッチ素子51のオ
ン時の抵抗値をronとする。 【0024】ここで、抵抗4k, 4l, 4m及び5
による中間タップ6kと負側基準電圧入力端子2との間
の合成抵抗値が {ron(r+r+ 1.5r)}/{ron+(r+
r+ 1.5r)} =R+R+1.5R となるようにすれば、上記式(1) が成立し、各中間
タップ6a, 6b…6mに望ましい出力電圧が得られ
ることになる。 【0025】さて、制御ブロック9の A/D変換器制
御入出力13に A/D変換器イネーブル信号が入力さ
れると、制御ブロック9からスイッチ素子41及び51
へ出力されている比較電圧イネーブル/ディスエーブル
制御信号12がイネーブル状態になり、スイッチ素子4
1及び51とがオンされる。 【0026】次に、 A/D変換器制御入出力13に 
A/D変換開始信号が入力されると、制御ブロック9か
ら比較回路ブロック7へ制御出力11が出力され、比較
回路ブロック7ではアナログ入力端子8の入力電圧と各
中間タップ6a, 6b…6mの内の制御出力11で選
択されたいずれか1つの出力電圧とをコンパレータで比
較し、その比較結果をコンパレータ出力10として制御
ブロック9へ出力する。 【0027】制御ブロック9では、上述のコンパレータ
出力10を入力してレジスタに記憶すると共に、それに
基づいて次に選択されるべき比較電圧を選択するために
セレクタを制御する。このような制御を順次反復する所
謂二分探索法を用いることにより、本発明のnビット 
A/D変換器ではアナログ入力端子8から入力されてい
るアナログ入力電圧に対応する A/D変換結果をn回
の比較動作により得ることが出来る。 【0028】A/D変換が終了すると、制御ブロック9
の A/D変換出力14から A/D変換結果が出力さ
れる。 【0029】なお、 A/D変換を行わない場合には、
 A/D変換器制御入出力13に A/D変換器ディス
エーブル信号を入力すると、制御ブロック9からスイッ
チ素子41及び51へ出力されている比較電圧イネーブ
ル/ディスエーブル制御信号12がディスエーブル状態
になるので、スイッチ素子41及び51はオフされる。 これにより、両基準電圧入力端子1と2との間の電流が
遮断されて電流消費の無駄が省ける。 【0030】なお上記実施例では、側路となるスイッチ
素子回路5が中間タップ6kに接続されているが、より
正側基準電圧入力端子1側にあるいはより負側基準電圧
入力端子2側に接続してもよい。その場合には、ラダー
抵抗の抵抗値の変化位置は側路の接続位置に応じて切換
え、側路側のスイッチ素子回路5の抵抗値も適宜に調整
すればよい。 【0031】また上記実施例では、スイッチ素子回路4
m及び5はそれぞれスイッチ素子41,51及び抵抗4
0, 50とにて構成されているが、所要の抵抗をそれ
ぞれスイッチ素子41, 51にて得るようにしてもよ
い。 【0032】更に上記実施例では、スイッチ素子回路4
m及び5を負側基準電圧入力端子2側に接続してあるが
、正側基準電圧入力端子1側に接続してもよい。 【0033】 【発明の効果】以上に詳述した如く、スイッチ素子を介
して基準電圧源に接続されたラダー抵抗の一部を高抵抗
値とすると共に、これらの抵抗を迂回する側路を設けて
電流量を補償し、更に側路にもスイッチ素子を設けたの
で、前者のスイッチ素子にはオン抵抗値が高い素子を使
用することが可能になり、また側路に設けられたスイッ
チ素子も中間タップ電圧の制約が無いのでオン抵抗値が
高い素子を使用することが可能になる。従って、両スイ
ッチ素子共に高オン抵抗値の素子を使用可能になるため
、小形化が可能になり、更に製造コストも削減すること
が可能になる。
Description: [0001] The present invention relates to an A/D converter, and particularly to an A/D converter using a ladder resistor. 2. Description of the Related Art FIG. 2 is a circuit diagram showing a conventional configuration of an n-bit A/D converter using ladder resistors. In FIG. 2, reference numeral 1 is a positive reference voltage input terminal, to which a voltage +VREF is input. 2 is the negative side reference voltage input terminal, and the voltage -VREF
is entered. Between both positive side reference voltage input terminals 1 and 2, a resistor 3 with a resistance value of 1.5R, resistors 4a, 4b...4l, each with a resistance value of R, a resistor 40 and a switch element 41 are connected in series. connected switch element 41
A switch element circuit 4m whose resistance value when turned on is about 0.5R is connected in series. In addition, resistors 4a, 4
There are 2n −2 pieces of b...4l in total, and these and 3 resistors
and the switch element circuit 4m constitute a ladder resistance,
The total number of resistors is 2n. Between each resistor 3, 4a, 4b...4l and the switch element circuit 4m, there are 2n-1 intermediate taps 6a for taking out 2n-1 types of comparison voltages.
, 6b...6m are drawn out, and the comparison circuit block 7
It is connected to the. The comparison circuit block 7 includes a selector that selects any one of the intermediate taps 6a, 6b, . It is made up of. Note that the analog input voltage is input to the comparison circuit block 7 from the analog input terminal 8. Also, comparison circuit block 7
A comparator output 10, which is the comparison result by the comparator, is given to the control block 9, and conversely, a control output 11 for controlling the selector and the comparator is given from the control block 9 to the comparison circuit block 7. There is. The control block 9 is composed of a control circuit for controlling the entire A/D converter, a register for storing A/D conversion results, and the like. From this control block 9 to the above-mentioned switch element 41, a comparison voltage enable/control voltage for on/off control of the switch element 41 is supplied.
A disable control signal 12 is provided. Also,
Reference numeral 13 is for external control of the entire A/D converter. An A/D converter control input/output is applied to the control block 9, and 14 is an A/D conversion output output from the control block 9 to the outside. Conventional n-bit A/
The operation of the D converter is as follows. When the A/D converter enable signal is input to the A/D converter control input/output 13 of the control block 9, the comparison voltage enable/disable control signal 12 output from the control block 9 to the switch element 41 is enabled. state, and the switch element 41 is turned on. Next, the A/D converter control input/output 13
When the A/D conversion start signal is input, a control output 11 is output from the control block 9 to the comparison circuit block 7, and the comparison circuit block 7 compares the input voltage of the analog input terminal 8 with the input voltage of each intermediate tap 6a, 6b...6m. A comparator compares the output voltage with one of the output voltages selected by the control output 11 in the control block 9, and outputs the comparison result to the control block 9 as a comparator output 10. The control block 9 inputs the above-mentioned comparator output 10 and stores it in a register, and controls a selector to select the comparison voltage to be selected next based on it. By using a so-called binary search method that sequentially repeats such control, the n-bit A/D converter compares the A/D conversion results corresponding to the analog input voltage input from the analog input terminal 8 n times. It can be obtained through action. When the A/D conversion is completed, control block 9
The A/D conversion result is output from the A/D conversion output 14 of. [0011] In addition, when A/D conversion is not performed,
When the A/D converter disable signal is input to the A/D converter control input/output 13, the comparison voltage enable/disable control signal 12 output from the control block 9 to the switch element 41 becomes disabled. , the switch element 41 is turned off. Thereby, the current between both reference voltage input terminals 1 and 2 is cut off, and wasteful current consumption can be avoided. [0012] Problem to be solved by the invention: The above-mentioned conventional
In the A/D converter, the current between both reference voltage input terminals 1 and 2 is turned on/off by the switch element 41, so the on-resistance of the switch element 41 needs to be a low value. In this case, it is necessary to provide a large element as the switch element 41, which hinders miniaturization of the device and reduction in manufacturing cost. The present invention has been made in view of these circumstances, and it is an object of the present invention to realize functions equivalent to those of conventional A/D converters with a more compact configuration. [Means for Solving the Problems] The A/D converter of the present invention makes a part of the ladder resistor connected to the reference voltage source through the switch element have a high resistance value, and also sets each intermediate tap to a high resistance value. A bypass is provided so that the output voltage is not affected by the difference in resistance value of the ladder resistors, and this bypass is also provided with a switch element for turning on/off the current of the reference voltage source. [Operation] In the A/D converter of the present invention, a low current flows through the ladder resistor whose resistance value has been increased, and this low current is turned on/off by one switch element, and a high current is passed through the side path. A current flows, and this high current is turned on/off by a switching element provided in the side path, and when both switching elements are turned on, the output voltage of each intermediate tap becomes a specified value. [Embodiments] The present invention will be described in detail below based on drawings showing embodiments thereof. FIG. 1 is a circuit diagram showing an embodiment of the configuration of the present invention of an n-bit A/D converter using ladder resistors. Note that in FIG. 1, the same reference numerals as those in FIG. 2 described above indicate the same or corresponding parts. In FIG. 1, reference numeral 1 is a positive reference voltage input terminal, to which a voltage +VREF is input. 2 is the negative side reference voltage input terminal, and the voltage -VREF
has been entered. Between both positive side reference voltage input terminals 1 and 2, there are a resistor 3 with a resistance value of 1.5R, resistors 4a, 4b...4j, each with a resistance value of R, and resistors each with a resistance value of r. 4k, 4l, and a switch element circuit 4m in which a resistor 40 and a switch element 41 are connected in series, and the resistance value when the switch element 41 is turned on is about 0.5r. In addition, resistors 4a, 4b...4j
There are 2n −4 in total, and these and resistor 3, resistor 4
A ladder resistor is constituted by the resistors k, 4l and the switch element circuit 4m, and the total number of resistors is 2n. [0018] Each resistor 3, 4a, 4b...4j, 4k
, 4l, and 2n-1 between each of the switch element circuits 4m.
Intermediate taps 6a, 6 for taking out different comparison voltages
b...6m is provided and connected to the comparison circuit block 7. In this embodiment, a switch element circuit 5 in which a resistor 50 and a switch element 51 are connected in series is connected between the intermediate tap 6m and the negative reference voltage input terminal 2 as a side path, and the resistors 4k and 4l and the switch element circuit 4m are connected in parallel. The comparison circuit block 7 includes a selector that selects any one of the intermediate taps 6a, 6b, . It is composed of. Note that the analog input voltage is input to the comparison circuit block 7 from the analog input terminal 8. Also, comparison circuit block 7
A comparator output 10, which is the comparison result by the comparator, is given to the control block 9, and conversely, a control output 11 for controlling the selector and the comparator is given from the control block 9 to the comparison circuit block 7. There is. The control block 9 is composed of a control circuit for controlling the entire A/D converter, a register for storing the A/D conversion results, and the like. A comparison voltage enable/disable control signal 12 is sent from this control block 9 to the aforementioned switch elements 41 and 51 for simultaneously controlling on/off of the switch elements 41 and 51.
is given. Further, reference numeral 13 is an A/D converter control input/output given from the outside to the control block 9 for controlling the entire A/D converter, and 14 is an A/D conversion output from the control block 9 to the outside. This is the output. Conventional n-bit A/
The operation of the D converter is as follows. intermediate tap 6a,
The respective output voltages of 6b...6m should have a relationship as expressed by the following equation (1). Note that V(6i) (
However, i is a, b...m) is each intermediate tap 6a, 6b
...Indicates the output voltage of 6m. {+VREF −V(6a)}: {V(6a)
-V(6m)}:... {V(6k)
-V(6l)}:{V(6l)-V(6m)}:{V(
6m)-(-VREF)} = 1.5
:1:...:1:1:0.5
...(1) By the way, as mentioned above, each intermediate tap 6a
, 6b...6m are 1.5R, R,...r, r, 0.5r, respectively, but the resistance between the intermediate tap 6k and the negative reference voltage input terminal 2 whose input voltage is -VREF is A switch element circuit 5 in which a switch element 51 and a resistor 50 are connected in series is connected in parallel between them. The resistance value of the switch element 51 of this switch element circuit 5 when it is on is assumed to be ron. Here, the resistors 4k, 4l, 4m and 5
The combined resistance value between the intermediate tap 6k and the negative reference voltage input terminal 2 is {ron(r+r+ 1.5r)}/{ron+(r+
r+ 1.5r)}=R+R+1.5R, the above formula (1) is established, and a desirable output voltage can be obtained at each intermediate tap 6a, 6b, . . . , 6m. Now, when the A/D converter enable signal is input to the A/D converter control input/output 13 of the control block 9, the switch elements 41 and 51 are input from the control block 9.
The comparison voltage enable/disable control signal 12 output to the switching element 4 becomes enabled, and the switching element 4
1 and 51 are turned on. Next, the A/D converter control input/output 13
When the A/D conversion start signal is input, a control output 11 is output from the control block 9 to the comparison circuit block 7, and the comparison circuit block 7 compares the input voltage of the analog input terminal 8 with the input voltage of each intermediate tap 6a, 6b...6m. A comparator compares the output voltage with one of the output voltages selected by the control output 11 in the control block 9, and outputs the comparison result to the control block 9 as a comparator output 10. The control block 9 inputs the above-mentioned comparator output 10 and stores it in a register, and controls a selector to select the comparison voltage to be selected next based on it. By using the so-called binary search method that sequentially repeats such control, the n-bit
The A/D converter can obtain an A/D conversion result corresponding to the analog input voltage input from the analog input terminal 8 by performing n comparison operations. When the A/D conversion is completed, the control block 9
The A/D conversion result is output from the A/D conversion output 14 of. [0029] In addition, when A/D conversion is not performed,
When the A/D converter disable signal is input to the A/D converter control input/output 13, the comparison voltage enable/disable control signal 12 output from the control block 9 to the switch elements 41 and 51 is disabled. Therefore, switch elements 41 and 51 are turned off. Thereby, the current between both reference voltage input terminals 1 and 2 is cut off, and wasteful current consumption can be avoided. In the above embodiment, the switch element circuit 5 serving as a bypass is connected to the intermediate tap 6k, but it may be connected closer to the positive side reference voltage input terminal 1 side or closer to the negative side reference voltage input terminal 2 side. You may. In that case, the position at which the resistance value of the ladder resistor changes may be changed according to the connection position of the bypass, and the resistance value of the switch element circuit 5 on the side of the bypass may be adjusted as appropriate. Furthermore, in the above embodiment, the switch element circuit 4
m and 5 are switch elements 41 and 51 and resistor 4, respectively.
0 and 50, however, the required resistance may be obtained by switch elements 41 and 51, respectively. Furthermore, in the above embodiment, the switch element circuit 4
m and 5 are connected to the negative side reference voltage input terminal 2 side, but they may be connected to the positive side reference voltage input terminal 1 side. [0033] As described in detail above, part of the ladder resistors connected to the reference voltage source via the switch element is made to have a high resistance value, and a bypass is provided to bypass these resistors. Since the amount of current is compensated by the switch element and a switch element is also provided in the side path, it is possible to use an element with a high on-resistance value for the former switch element, and the switch element provided in the side path can also be Since there is no restriction on the intermediate tap voltage, it becomes possible to use elements with high on-resistance values. Therefore, since it is possible to use elements with high on-resistance values for both switch elements, it is possible to downsize the device and further reduce manufacturing costs.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の A/D変換器の構成を示す回路図で
ある。
FIG. 1 is a circuit diagram showing the configuration of an A/D converter of the present invention.

【図2】従来の A/D変換器の構成を示す回路図であ
る。
FIG. 2 is a circuit diagram showing the configuration of a conventional A/D converter.

【符号の説明】[Explanation of symbols]

1    正側基準電圧入力端子 2    負側基準電圧入力端子 3, 4a, 4b…4l    ラダー抵抗4m  
  スイッチ素子回路 5    スイッチ素子回路 6a, 6b…6m    中間タップ41    ス
イッチ素子 51    スイッチ素子
1 Positive side reference voltage input terminal 2 Negative side reference voltage input terminal 3, 4a, 4b...4l Ladder resistance 4m
Switch element circuit 5 Switch element circuit 6a, 6b...6m Intermediate tap 41 Switch element 51 Switch element

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  オン/オフ制御されるスイッチ素子を
介して2つの基準電圧が各印加される端子間に接続され
たラダー抵抗と、該ラダー抵抗から引出された複数の中
間タップとを備え、前記スイッチ素子がオンされた状態
における前記各中間タップからの出力電圧とアナログ入
力電圧とを比較することにより前記アナログ入力電圧を
ディジタル信号に変換する A/D変換器において、前
記中間タップのいずれかと一方の前記端子との間に前記
スイッチ素子と並列に他のスイッチ素子を有する側路を
設け、該側路が接続された中間タップと前記一方の端子
との間のラダー抵抗の抵抗値をラダー抵抗の他の部分よ
りも高抵抗値とし、前記両スイッチ素子を同時にオン/
オフ制御すべくなしてあることを特徴とする A/D変
換器。
1. A ladder resistor connected between terminals to which two reference voltages are applied via switching elements controlled on/off, and a plurality of intermediate taps drawn out from the ladder resistor, In the A/D converter, the analog input voltage is converted into a digital signal by comparing the output voltage from each intermediate tap with the analog input voltage when the switch element is turned on. A side path having another switch element is provided in parallel with the switch element between one of the terminals, and the resistance value of the ladder resistor between the intermediate tap to which the side path is connected and the one terminal is set as a ladder. The resistance value is higher than that of other parts of the resistor, and both switch elements are turned on/off at the same time.
An A/D converter characterized by being configured to perform off control.
JP295291A 1991-01-16 1991-01-16 A/d converter Pending JPH04261224A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP295291A JPH04261224A (en) 1991-01-16 1991-01-16 A/d converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP295291A JPH04261224A (en) 1991-01-16 1991-01-16 A/d converter

Publications (1)

Publication Number Publication Date
JPH04261224A true JPH04261224A (en) 1992-09-17

Family

ID=11543708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP295291A Pending JPH04261224A (en) 1991-01-16 1991-01-16 A/d converter

Country Status (1)

Country Link
JP (1) JPH04261224A (en)

Similar Documents

Publication Publication Date Title
US5495245A (en) Digital-to-analog converter with segmented resistor string
US4517549A (en) Weighted capacitor analogue-digital converters
US5283580A (en) Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
JP3130528B2 (en) Digital to analog converter
JP2768715B2 (en) Analog-to-digital converter with integrated linearity error compensation and method of operation
US4544912A (en) Scale switchable digital-to-analog converter
US5157400A (en) Automatic reference voltage controller of integral analog/digital converter
KR20020059803A (en) Digital-to-analog converter
US6999016B2 (en) D/A converter and semiconductor device
WO2005093957A1 (en) Digital to analogue converters
EP0681372B1 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
JPH04261224A (en) A/d converter
JPH04150519A (en) Digital/analog converter
JP2001156640A (en) Digital/analog converter
JPH0846515A (en) D/a converter
JPH0595239A (en) Level control circuit
JPH08274642A (en) DA converter and DA converter device
JP3157991B2 (en) Power supply circuit
JPH04218902A (en) Digital variable resistor
JP2980035B2 (en) A / D conversion circuit
JPH10215179A (en) D/a converter
JPH079105Y2 (en) Automatic range circuit
JPH05160734A (en) Semiconductor integrated circuit
JP2002158586A (en) Digital-to-analog converter
JPS6217416B2 (en)