JPH04262376A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH04262376A JPH04262376A JP3022521A JP2252191A JPH04262376A JP H04262376 A JPH04262376 A JP H04262376A JP 3022521 A JP3022521 A JP 3022521A JP 2252191 A JP2252191 A JP 2252191A JP H04262376 A JPH04262376 A JP H04262376A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hybrid integrated
- integrated circuit
- holes
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関し
、特に表面実装技術の一つであるリフロー半田付け実装
に適した混成集積回路装置に関する。
、特に表面実装技術の一つであるリフロー半田付け実装
に適した混成集積回路装置に関する。
【０００２】
【従来の技術】従来のこの種の混成集積回路装置は、混
成集積回路基板の側面に端面電極を形成する方法や、混
成集積回路基板の上下面方向に基板を挟み込むクリップ
構造を有する端子を各対向辺に取付けフラットリードを
形成する構造、さらには、ＤＩＰ構造で組立てた後、最
終組立工程において外部端子リード部分を基板に対して
水平方向に整形し、所望の長さに切断する構造等が一般
的でああった。
成集積回路基板の側面に端面電極を形成する方法や、混
成集積回路基板の上下面方向に基板を挟み込むクリップ
構造を有する端子を各対向辺に取付けフラットリードを
形成する構造、さらには、ＤＩＰ構造で組立てた後、最
終組立工程において外部端子リード部分を基板に対して
水平方向に整形し、所望の長さに切断する構造等が一般
的でああった。
【０００３】また、リフロー半田付け実装に対応するた
めには、回路基板に対する端子の接続方法は半田接続後
、リフロー時の離脱を防止する目的で、樹脂により固着
する手法や、端子および端子ランドを金めっきし、熱圧
着法により半田を用いずに取付ける手法が一般的であっ
た。
めには、回路基板に対する端子の接続方法は半田接続後
、リフロー時の離脱を防止する目的で、樹脂により固着
する手法や、端子および端子ランドを金めっきし、熱圧
着法により半田を用いずに取付ける手法が一般的であっ
た。
【０００４】
【発明が解決しようとする課題】上述した従来の混成集
積回路装置は、回路基板の側面に端面電極を設ける方法
では、部品の実装が可能であるのは回路基板の一面にの
みであるので実装効率が低いという欠点があった。また
、クリップ構造を有する外部端子によりフラットリード
を形成する方法の場合は、端子ピッチが１ｍｍ以下のク
リップ構造の実現が困難であるので、多数の入出力端子
を有する混成集積回路には不適であるという欠点があっ
た。さらに、リードの固定を半田接続に頼っていたため
、リフロー工程中におけるクリップ部の離脱を防止する
ため半田ごてによる手作業を必要とし、したがって、実
装コストが大幅に増大するという問題点があった。
積回路装置は、回路基板の側面に端面電極を設ける方法
では、部品の実装が可能であるのは回路基板の一面にの
みであるので実装効率が低いという欠点があった。また
、クリップ構造を有する外部端子によりフラットリード
を形成する方法の場合は、端子ピッチが１ｍｍ以下のク
リップ構造の実現が困難であるので、多数の入出力端子
を有する混成集積回路には不適であるという欠点があっ
た。さらに、リードの固定を半田接続に頼っていたため
、リフロー工程中におけるクリップ部の離脱を防止する
ため半田ごてによる手作業を必要とし、したがって、実
装コストが大幅に増大するという問題点があった。
【０００５】
【課題を解決するための手段】本発明の混成集積回路装
置は、絶縁基板に形成した回路パターン上に半導体素子
および受動素子を搭載し信号および電源の外部接続用の
端子をスルーホールにより形成した第一の回路基板と、
前記第一の回路基板に上下に重ねて配置され絶縁基板の
端面に前記信号および電源の外部接続用の端面電極を形
成し、前記端面電極に接続され前記スルーホールに嵌合
し半田付にて接着するピン状の接続電極を有する第二の
回路基板とを備えて構成されている。
置は、絶縁基板に形成した回路パターン上に半導体素子
および受動素子を搭載し信号および電源の外部接続用の
端子をスルーホールにより形成した第一の回路基板と、
前記第一の回路基板に上下に重ねて配置され絶縁基板の
端面に前記信号および電源の外部接続用の端面電極を形
成し、前記端面電極に接続され前記スルーホールに嵌合
し半田付にて接着するピン状の接続電極を有する第二の
回路基板とを備えて構成されている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の混成集積回路装置の一実施
例を示す概念図であり、（Ａ）は斜視図、（Ｂ）は部分
断面図である。
例を示す概念図であり、（Ａ）は斜視図、（Ｂ）は部分
断面図である。
【０００８】本実施例の混成集積回路装置は、図１に示
すように、メイン回路基板１と、メイン回路基板１に上
下に重ねて配置されているサブ回路基板４とを備えて構
成されている。
すように、メイン回路基板１と、メイン回路基板１に上
下に重ねて配置されているサブ回路基板４とを備えて構
成されている。
【０００９】メイン回路基板１は、絶縁基板に形成した
回路パターン３上に半導体素子および受動素子を搭載し
、信号および電源の外部接続用の端子をスルーホール２
により形成している。サブ回路基板４は、絶縁基板の端
面に信号および電源の外部接続用の端面電極５を形成し
、回路パターン６により端面電極５に接続されスルーホ
ール２に嵌合し半田８による半田付にて接着するピン状
の接続電極７を有する。
回路パターン３上に半導体素子および受動素子を搭載し
、信号および電源の外部接続用の端子をスルーホール２
により形成している。サブ回路基板４は、絶縁基板の端
面に信号および電源の外部接続用の端面電極５を形成し
、回路パターン６により端面電極５に接続されスルーホ
ール２に嵌合し半田８による半田付にて接着するピン状
の接続電極７を有する。
【００１０】次に、本実施例の適用の実際について説明
する。
する。
【００１１】一例として、本実施例のメイン回路基板１
は、絶縁基板の厚さ１．０ｍｍであり、これに直径１ｍ
ｍのスルーホール２をピッチ２．５４ｍｍで形成してい
る。また、サブ回路基板４は、絶縁基板の厚さ１．０ｍ
ｍであり、これに円錐ピン状の金属製の接続電極７がス
ルーホール２にそれぞれ対応する位置に、すなわち、ピ
ッチ２．５４ｍｍで設けられ回路パターン６によりピッ
チ２．５４ｍｍの端面電極５に接続されている。
は、絶縁基板の厚さ１．０ｍｍであり、これに直径１ｍ
ｍのスルーホール２をピッチ２．５４ｍｍで形成してい
る。また、サブ回路基板４は、絶縁基板の厚さ１．０ｍ
ｍであり、これに円錐ピン状の金属製の接続電極７がス
ルーホール２にそれぞれ対応する位置に、すなわち、ピ
ッチ２．５４ｍｍで設けられ回路パターン６によりピッ
チ２．５４ｍｍの端面電極５に接続されている。
【００１２】メイン回路基板１とサブ回路基板４との組
立は以下のような手順で行なう。
立は以下のような手順で行なう。
【００１３】まず、メイン回路基板１のスルーホール２
に、２３０℃の高融点半田ペーストをディスペンサによ
り注入する。次に、サブ回路基板４の接続電極７をスル
ーホール２に嵌入し、高周波加熱されたヒータブロック
を押し当てることにより半田付けされる。以上により、
混成集積回路装置は外部接続端子として端面電極５を備
えて、表面実装に対応することができる。
に、２３０℃の高融点半田ペーストをディスペンサによ
り注入する。次に、サブ回路基板４の接続電極７をスル
ーホール２に嵌入し、高周波加熱されたヒータブロック
を押し当てることにより半田付けされる。以上により、
混成集積回路装置は外部接続端子として端面電極５を備
えて、表面実装に対応することができる。
【００１４】次に、本発明の第二の実施例について説明
する。
する。
【００１５】図２は本発明の混成集積回路装置の第二の
実施例を示す図であり、（Ａ）は斜視図、（Ｂ）は部分
断面図である。
実施例を示す図であり、（Ａ）は斜視図、（Ｂ）は部分
断面図である。
【００１６】前述の第一の実施例に対する本実施例の相
違点は、サブ回路基板４の接続電極７に段等のストッパ
部９を設け、メイン回路基板１のスルーホール２への嵌
入を制限したことである。これにより、メイン回路基板
１とサブ回路基板４との間隔をたとえば３ｍｍに設定す
ることが可能となる。その結果、メイン回路基板１は、
部品の両面実装が可能となるので実装密度を大幅に向上
できる。
違点は、サブ回路基板４の接続電極７に段等のストッパ
部９を設け、メイン回路基板１のスルーホール２への嵌
入を制限したことである。これにより、メイン回路基板
１とサブ回路基板４との間隔をたとえば３ｍｍに設定す
ることが可能となる。その結果、メイン回路基板１は、
部品の両面実装が可能となるので実装密度を大幅に向上
できる。
【００１７】これに対応して、本実施例では、スルーホ
ール２およびこれに対応する接続電極７をピッチ１．２
７ｍｍで２列に配置した例を示している。この場合の端
面電極のピッチは０．６５ｍｍとなり、したがって、端
子数を大幅に増加することが可能となる。
ール２およびこれに対応する接続電極７をピッチ１．２
７ｍｍで２列に配置した例を示している。この場合の端
面電極のピッチは０．６５ｍｍとなり、したがって、端
子数を大幅に増加することが可能となる。
【００１８】
【発明の効果】以上説明したように、本発明の混成集積
回路装置は、半導体素子および受動素子を搭載し外部接
続用のスルーホールを有する第一の回路基板とスルーホ
ールに嵌合する接続電極および端面電極を有する第二の
回路基板とを備えることにより、外部端子のピッチを１
ｍｍ以下に高密度化でき、端子数を大幅に増大できると
いう効果がある。また、部品の両面実装が可能となるの
で、実装密度を向上することができるという効果がある
。さらに、クリップ構造は使わないのでリフロー工程中
におけるクリップ部の離脱という問題点も回避でき、し
たがって、実装コストが大幅に低減できるという効果が
ある。
回路装置は、半導体素子および受動素子を搭載し外部接
続用のスルーホールを有する第一の回路基板とスルーホ
ールに嵌合する接続電極および端面電極を有する第二の
回路基板とを備えることにより、外部端子のピッチを１
ｍｍ以下に高密度化でき、端子数を大幅に増大できると
いう効果がある。また、部品の両面実装が可能となるの
で、実装密度を向上することができるという効果がある
。さらに、クリップ構造は使わないのでリフロー工程中
におけるクリップ部の離脱という問題点も回避でき、し
たがって、実装コストが大幅に低減できるという効果が
ある。
【図１】本発明の混成集積回路装置の一実施例を示す概
念図である。
念図である。
【図２】本発明の混成集積回路装置の第二の実施例を示
す概念図である。
す概念図である。
１ メイン回路基板
２ スルーホール
３，６ 回路パターン
４ サブ回路基板
５ 端面電極
７ 接続電極
８ 半田
９ ストッパ部
Claims (2)
- 【請求項１】 絶縁基板に形成した回路パターン上に
半導体素子および受動素子を搭載し信号および電源の外
部接続用の端子をスルーホールにより形成した第一の回
路基板と、前記第一の回路基板に上下に重ねて配置され
絶縁基板の端面に前記信号および電源の外部接続用の端
面電極を形成し、前記端面電極に接続され前記スルーホ
ールに嵌合し半田付にて接着するピン状の接続電極を有
する第二の回路基板とを備えることを特徴とする混成集
積回路装置。 - 【請求項２】 前記第二の回路基板は前記第一の回路
基板と予め定めた間隔で上下に重ねて配置され、前記接
続電極は前記第二の回路基板の面から前記間隔と同一の
長さの部分に前記スルーホールへの嵌入を制限する突出
部を有することを特徴とする請求項１記載の混成集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022521A JPH04262376A (ja) | 1991-02-18 | 1991-02-18 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022521A JPH04262376A (ja) | 1991-02-18 | 1991-02-18 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262376A true JPH04262376A (ja) | 1992-09-17 |
Family
ID=12085082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022521A Pending JPH04262376A (ja) | 1991-02-18 | 1991-02-18 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262376A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241187A (ja) * | 2003-02-04 | 2004-08-26 | Alps Electric Co Ltd | コネクタ及びコネクタの接続方法 |
| JP2007134169A (ja) * | 2005-11-10 | 2007-05-31 | Matsushita Electric Works Ltd | 基板接続用コネクタ組立体 |
| CN102625595A (zh) * | 2011-01-31 | 2012-08-01 | 博大科技股份有限公司 | 用高频感应加热技术焊接电子组件的方法 |
| JP2013025961A (ja) * | 2011-07-19 | 2013-02-04 | Pioneer Electronic Corp | 有機ｅｌモジュール |
-
1991
- 1991-02-18 JP JP3022521A patent/JPH04262376A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241187A (ja) * | 2003-02-04 | 2004-08-26 | Alps Electric Co Ltd | コネクタ及びコネクタの接続方法 |
| JP2007134169A (ja) * | 2005-11-10 | 2007-05-31 | Matsushita Electric Works Ltd | 基板接続用コネクタ組立体 |
| CN102625595A (zh) * | 2011-01-31 | 2012-08-01 | 博大科技股份有限公司 | 用高频感应加热技术焊接电子组件的方法 |
| JP2013025961A (ja) * | 2011-07-19 | 2013-02-04 | Pioneer Electronic Corp | 有機ｅｌモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4143508A (en) | Electronic circuit block | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| JPH057062A (ja) | 電気素子実装装置 | |
| JPH04262376A (ja) | 混成集積回路装置 | |
| JPH1116937A (ja) | パワー半導体モジュールの端子構造 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JP3099768B2 (ja) | 電子部品組立体およびその製造方法 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JP3462361B2 (ja) | 電力半導体装置 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| JPH02105595A (ja) | 混成集積回路 | |
| JPH06164096A (ja) | 回路基板 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JPS6097656A (ja) | 混成集積回路の実装方法 | |
| JPH1093215A (ja) | 電子部品搭載用基板 | |
| JPS58105587A (ja) | 回路基板 | |
| JPH0231794Y2 (ja) | ||
| JPH066022A (ja) | 部品実装方法 | |
| KR20000046720A (ko) | 회로기판의 부품 혼재 실장 공법 | |
| JPH03233995A (ja) | チップ部品の実装方法 | |
| JP2000244092A (ja) | 回路モジュール |