JPH04262560A - 樹脂封止電界効果型半導体装置およびその製造方法 - Google Patents
樹脂封止電界効果型半導体装置およびその製造方法Info
- Publication number
- JPH04262560A JPH04262560A JP3023074A JP2307491A JPH04262560A JP H04262560 A JPH04262560 A JP H04262560A JP 3023074 A JP3023074 A JP 3023074A JP 2307491 A JP2307491 A JP 2307491A JP H04262560 A JPH04262560 A JP H04262560A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor element
- metal plate
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/778—Auxiliary members characterised by their shape in encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、電界効果型の半導体
素子を樹脂封止した半導体装置およびその製造方法に関
するものである。
素子を樹脂封止した半導体装置およびその製造方法に関
するものである。
【０００２】
【従来の技術】図６（ａ）は従来の樹脂封止電界効果型
半導体装置（以後、単に半導体装置と称する。）ＳＤｐ
の外観を模式的に示した斜視図であり、図６（ｂ）は
図６（ａ）の半導体装置ＳＤｐ の内部構造を模式的に
示した透視図である。
半導体装置（以後、単に半導体装置と称する。）ＳＤｐ
の外観を模式的に示した斜視図であり、図６（ｂ）は
図６（ａ）の半導体装置ＳＤｐ の内部構造を模式的に
示した透視図である。
【０００３】図に於いて、この半導体装置ＳＤｐ は半
導体素子１０を備えており、この半導体素子１０におい
てはシリコン単結晶の（１１１）面を主面としてパワー
ＭＯＳ電界効果トランジスタ（以後、パワーＭＯＳＦＥ
Ｔと呼ぶ。）が形成されている。そしてこの半導体素子
１０（パワーＭＯＳＦＥＴチップ）は、ロウ材２によっ
てＣｕ等より成る金属板３の表面に固着されている。
導体素子１０を備えており、この半導体素子１０におい
てはシリコン単結晶の（１１１）面を主面としてパワー
ＭＯＳ電界効果トランジスタ（以後、パワーＭＯＳＦＥ
Ｔと呼ぶ。）が形成されている。そしてこの半導体素子
１０（パワーＭＯＳＦＥＴチップ）は、ロウ材２によっ
てＣｕ等より成る金属板３の表面に固着されている。
【０００４】更に、半導体素子１０の上面に設けられた
図示しない取り出し電極層は、その電極層にワイヤーボ
ンディングされた内部導線４を介して外部端子５と接続
されている。半導体素子１０の表面上にはワニス等の保
護膜６が形成されている。そして図５（ｂ）の様な構造
に形成した後、トランスファモールド法により半導体素
子１０と金属板３とをエポキシ樹脂等の樹脂７０で樹脂
封止し、最終的に図６（ａ）に示す様な形状の半導体装
置ＳＤｐ が出来上がる。
図示しない取り出し電極層は、その電極層にワイヤーボ
ンディングされた内部導線４を介して外部端子５と接続
されている。半導体素子１０の表面上にはワニス等の保
護膜６が形成されている。そして図５（ｂ）の様な構造
に形成した後、トランスファモールド法により半導体素
子１０と金属板３とをエポキシ樹脂等の樹脂７０で樹脂
封止し、最終的に図６（ａ）に示す様な形状の半導体装
置ＳＤｐ が出来上がる。
【０００５】このような従来の半導体装置ＳＤｐ では
、樹脂７０として半導体素子１０の線膨張係数に近い値
の線膨張係数を有する樹脂を選択使用しており、このよ
うな樹脂はたとえば、エポキシ樹脂等に適当な充填剤を
添加することによって得られる。それは，半導体装置Ｓ
Ｄｐ の使用時における環境温度の変化や半導体素子１
０自身の発熱による温度上昇に起因して樹脂７０と半導
体素子１との界面間で生ずる熱応力を緩和するためであ
る。 これにより、半導体素子１内のクラックやチップ割れの
発生を防止することが可能となる。
、樹脂７０として半導体素子１０の線膨張係数に近い値
の線膨張係数を有する樹脂を選択使用しており、このよ
うな樹脂はたとえば、エポキシ樹脂等に適当な充填剤を
添加することによって得られる。それは，半導体装置Ｓ
Ｄｐ の使用時における環境温度の変化や半導体素子１
０自身の発熱による温度上昇に起因して樹脂７０と半導
体素子１との界面間で生ずる熱応力を緩和するためであ
る。 これにより、半導体素子１内のクラックやチップ割れの
発生を防止することが可能となる。
【０００６】
【発明が解決しようとする課題】ところで、半導体素子
１０をパワーＭＯＳＦＥＴとして使用する様な本半導体
装置ＳＤｐ に大電流を流すためには、ドレイン−ソー
ス間オン抵抗（以後、単にオン抵抗と称す。）Ｒｏｎの
値が出来るかぎり小さいことが望ましい。しかしながら
、上記のような従来の構成ではオン抵抗Ｒｏｎの値は比
較的大きな値（２５℃において約１Ω）となっている。
１０をパワーＭＯＳＦＥＴとして使用する様な本半導体
装置ＳＤｐ に大電流を流すためには、ドレイン−ソー
ス間オン抵抗（以後、単にオン抵抗と称す。）Ｒｏｎの
値が出来るかぎり小さいことが望ましい。しかしながら
、上記のような従来の構成ではオン抵抗Ｒｏｎの値は比
較的大きな値（２５℃において約１Ω）となっている。
【０００７】このため半導体素子１０に加わる熱応力を
緩和してチップ割れ等を防止しつつ、オン抵抗Ｒｏｎの
値を現状値よりも更に小さくすることが出来る半導体装
置の実現が要望されていた。
緩和してチップ割れ等を防止しつつ、オン抵抗Ｒｏｎの
値を現状値よりも更に小さくすることが出来る半導体装
置の実現が要望されていた。
【０００８】この発明は上記の様な要求を満足させるべ
くなされたものであり、半導体素子のチップ割れ等の発
生が少なく、且つオン抵抗の値をより小さくして発熱を
減少させ、大電流を流すことが可能な半導体装置とその
製造方法を提供することを目的としている。
くなされたものであり、半導体素子のチップ割れ等の発
生が少なく、且つオン抵抗の値をより小さくして発熱を
減少させ、大電流を流すことが可能な半導体装置とその
製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置は、電界効果型の半導体素子においてシリコン単結晶
の（１００）面を主面として使用するとともに、半導体
素子と該半導体素子が固着される金属板とを覆う樹脂を
、その線膨張係数が金属板の線膨張係数よりも大きくし
たものである。
置は、電界効果型の半導体素子においてシリコン単結晶
の（１００）面を主面として使用するとともに、半導体
素子と該半導体素子が固着される金属板とを覆う樹脂を
、その線膨張係数が金属板の線膨張係数よりも大きくし
たものである。
【００１０】また、この発明に係る製造方法では、シリ
コン単結晶の（１００）面を主面として使用した電界効
果型の半導体素子を金属板上に固着し、比較的高い第１
の温度において、半導体素子と金属板とを、この金属板
の線膨張係数の１．２倍以上の線膨張係数を有する流動
性の樹脂によって覆う。そして、半導体素子および金属
板とともに上記樹脂を比較的低い第２の温度までこの樹
脂を冷却して硬化させる。
コン単結晶の（１００）面を主面として使用した電界効
果型の半導体素子を金属板上に固着し、比較的高い第１
の温度において、半導体素子と金属板とを、この金属板
の線膨張係数の１．２倍以上の線膨張係数を有する流動
性の樹脂によって覆う。そして、半導体素子および金属
板とともに上記樹脂を比較的低い第２の温度までこの樹
脂を冷却して硬化させる。
【００１１】
【作用】この発明における樹脂は金属板の熱膨張係数よ
りも大きな熱膨張係数を有しているため、樹脂をトラン
スファモールド法等により成形した後には樹脂の方が金
属板よりもより収縮し、半導体素子に比較的大きな圧縮
応力が加えられる。そして、この圧縮応力によって半導
体素子のオン抵抗が減少する。
りも大きな熱膨張係数を有しているため、樹脂をトラン
スファモールド法等により成形した後には樹脂の方が金
属板よりもより収縮し、半導体素子に比較的大きな圧縮
応力が加えられる。そして、この圧縮応力によって半導
体素子のオン抵抗が減少する。
【００１２】又、シリコン単結晶の（１００）面を主面
として使用しているため、上記圧縮応力に対する耐力が
大きく、チップ割れも防止される。
として使用しているため、上記圧縮応力に対する耐力が
大きく、チップ割れも防止される。
【００１３】さらにこの発明の製造方法ではそのような
半導体装置を得ることが可能であって、樹脂の線膨張係
数として望ましい値が金属板の線膨張係数との関係にお
いて特定されている。
半導体装置を得ることが可能であって、樹脂の線膨張係
数として望ましい値が金属板の線膨張係数との関係にお
いて特定されている。
【００１４】
【実施例】図１（ａ）はこの発明の一実施例である半導
体装置ＳＤの外観を模式的に示した斜視図、図１（ｂ）
は図１（ａ）の半導体装置ＳＤの内部構造を模式的に示
した透視図である。また、図２はこの半導体装置ＳＤの
製造工程の主要部を示す工程図である。以下、この製造
工程に沿って半導体装置ＳＤの構造を説明する。
体装置ＳＤの外観を模式的に示した斜視図、図１（ｂ）
は図１（ａ）の半導体装置ＳＤの内部構造を模式的に示
した透視図である。また、図２はこの半導体装置ＳＤの
製造工程の主要部を示す工程図である。以下、この製造
工程に沿って半導体装置ＳＤの構造を説明する。
【００１５】この半導体装置ＳＤは半導体素子１を備え
ている。この半導体素子１においてはシリコン単結晶の
＜１００＞方位面すなわち（１００）面を主面として縦
型パワーＭＯＳＦＥＴが形成されている。このような半
導体素子１を製造するにあたってはまず、（１００）面
を主面とするシリコンウエハを準備する。そしてこのシ
リコンウエハに対する不純物の導入などの工程を通じて
縦型パワーＭＯＳＦＥＴを形成する。
ている。この半導体素子１においてはシリコン単結晶の
＜１００＞方位面すなわち（１００）面を主面として縦
型パワーＭＯＳＦＥＴが形成されている。このような半
導体素子１を製造するにあたってはまず、（１００）面
を主面とするシリコンウエハを準備する。そしてこのシ
リコンウエハに対する不純物の導入などの工程を通じて
縦型パワーＭＯＳＦＥＴを形成する。
【００１６】次に、この半導体素子１をロウ材２によっ
てＣｕ等より成る金属板３の表面に固着する。この固着
においては、半導体素子１を構成するシリコン単結晶の
（１００）面が金属板３の上面にほぼ平行となる。一般
に金属板３としては種々の形状のものが使用可能であり
、図示したもののほか、その端末の一部が外部端子とし
て使用される様な金属板を利用してもよい。また、ロウ
材２としては、半田や導電性接着材等が用いられる。
てＣｕ等より成る金属板３の表面に固着する。この固着
においては、半導体素子１を構成するシリコン単結晶の
（１００）面が金属板３の上面にほぼ平行となる。一般
に金属板３としては種々の形状のものが使用可能であり
、図示したもののほか、その端末の一部が外部端子とし
て使用される様な金属板を利用してもよい。また、ロウ
材２としては、半田や導電性接着材等が用いられる。
【００１７】半導体素子１の上面に設けられた取り出し
電極層（図示せず）は、その電極層にワイヤーボンディ
ングされた内部導線４を介して外部端子５と接続されて
いる。図６に示した半導体素子１０と異なり、この実施
例の半導体素子１の表面上にはワニス等の保護膜は形成
されていない。
電極層（図示せず）は、その電極層にワイヤーボンディ
ングされた内部導線４を介して外部端子５と接続されて
いる。図６に示した半導体素子１０と異なり、この実施
例の半導体素子１の表面上にはワニス等の保護膜は形成
されていない。
【００１８】次に、このようにして得られた構造がトラ
ンスファモールド装置に導入され、たとえば１６０〜１
８０℃の範囲内で選択された第１の温度において、半導
体素子１と金属板３との周囲に流動性の樹脂が付与され
る。この樹脂に必要とされる性質については後述する。
ンスファモールド装置に導入され、たとえば１６０〜１
８０℃の範囲内で選択された第１の温度において、半導
体素子１と金属板３との周囲に流動性の樹脂が付与され
る。この樹脂に必要とされる性質については後述する。
【００１９】その後、樹脂の硬化温度（ガラス転移温度
）以下の温度まで半導体装置ＳＤを冷却した後、封止用
金型（図示せず）より半導体装置ＳＤを取り出し、半導
体素子１や金属板３とともにこの樹脂を室温（第２の温
度。たとえば２５℃）までさらに冷却する。これによっ
て半導体装置ＳＤが完成する。図１（ａ）の樹脂７はこ
のようにして成形された後の樹脂である。
）以下の温度まで半導体装置ＳＤを冷却した後、封止用
金型（図示せず）より半導体装置ＳＤを取り出し、半導
体素子１や金属板３とともにこの樹脂を室温（第２の温
度。たとえば２５℃）までさらに冷却する。これによっ
て半導体装置ＳＤが完成する。図１（ａ）の樹脂７はこ
のようにして成形された後の樹脂である。
【００２０】樹脂７に要求される性質は、その線膨張係
数αｒｅが金属板３の線膨張係数αｍ よりも大きいこ
とである。好ましくは、金属板３の線膨張係数αｍ の
１．２倍以上の線膨張係数を持つ樹脂が使用される。た
とえば住友ベークライト株式会社製の樹脂（商品名「Ｅ
ＭＥ５０００」）が樹脂７として利用可能である。実際
、 シリコンの線膨張係数αＳｉの値＝２．９×
１０−６／℃ 金属板３（銅）の線膨張係数αｍ
＝１７．２×１０−６／℃ 樹脂７（ＥＭＥ５
０００）の線膨張係数αｒｅ＝２６．７×１０−６／℃
従来例の樹脂７０の線膨張係数α＊ ｒｅ＝２
０．２×１０−６／℃であるから、
数αｒｅが金属板３の線膨張係数αｍ よりも大きいこ
とである。好ましくは、金属板３の線膨張係数αｍ の
１．２倍以上の線膨張係数を持つ樹脂が使用される。た
とえば住友ベークライト株式会社製の樹脂（商品名「Ｅ
ＭＥ５０００」）が樹脂７として利用可能である。実際
、 シリコンの線膨張係数αＳｉの値＝２．９×
１０−６／℃ 金属板３（銅）の線膨張係数αｍ
＝１７．２×１０−６／℃ 樹脂７（ＥＭＥ５
０００）の線膨張係数αｒｅ＝２６．７×１０−６／℃
従来例の樹脂７０の線膨張係数α＊ ｒｅ＝２
０．２×１０−６／℃であるから、
【００２１】
【数１】
【００２２】が成立する。
【００２３】次に、以上の様な方法で製造された半導体
装置ＳＤの性質について説明する。図３は、トランスフ
ァモールド成形装置内で第１の温度となっており、樹脂
７が流動状態にある時点での半導体装置ＳＤの各構成部
分の状態を模式的に表した断面図である。この図３は、
図１のＤ−Ｄ断面図に相当している。この状態において
は樹脂７と金属板３とは共に熱膨張した状態にあって、
略熱平衡状態にある。
装置ＳＤの性質について説明する。図３は、トランスフ
ァモールド成形装置内で第１の温度となっており、樹脂
７が流動状態にある時点での半導体装置ＳＤの各構成部
分の状態を模式的に表した断面図である。この図３は、
図１のＤ−Ｄ断面図に相当している。この状態において
は樹脂７と金属板３とは共に熱膨張した状態にあって、
略熱平衡状態にある。
【００２４】樹脂封止が完了し、半導体装置ＳＤを室温
まで冷却した後の半導体装置ＳＤの各構成部分の状態を
模式的に表したのが図４である。即ち、線膨張係数の値
の相違により樹脂７は金属板３よりも更に収縮しようと
するので、半導体素子１，ロウ材２，金属板３及び樹脂
７は下に凸の形状に歪曲した状態となる。従って半導体
素子１には圧縮応力Ｔが加わり，半導体素子１内に歪み
が生ずる結果、いわゆるピエゾ抵抗効果により半導体素
子１の電気抵抗率が変化することとなる。
まで冷却した後の半導体装置ＳＤの各構成部分の状態を
模式的に表したのが図４である。即ち、線膨張係数の値
の相違により樹脂７は金属板３よりも更に収縮しようと
するので、半導体素子１，ロウ材２，金属板３及び樹脂
７は下に凸の形状に歪曲した状態となる。従って半導体
素子１には圧縮応力Ｔが加わり，半導体素子１内に歪み
が生ずる結果、いわゆるピエゾ抵抗効果により半導体素
子１の電気抵抗率が変化することとなる。
【００２５】そして、この実施例の半導体装置ＳＤでは
半導体素子１の母材として（１００）面を主面とするシ
リコン単結晶（以下、（１００）Ｓｉ単結晶と言う）を
使用しているので、後に説明する様に（１１１）面を主
面とするシリコン単結晶（以下、（１１１）Ｓｉ単結晶
と言う）を使用した場合よりもドレイン−ソース間オン
抵抗Ｒｏｎの値を減少させることが可能である。しかも
（１００）Ｓｉ単結晶は圧縮応力Ｔに対して耐力が大き
いため、半導体素子１に圧縮応力Ｔが加わてもチップ割
れが生ずることも少ない。
半導体素子１の母材として（１００）面を主面とするシ
リコン単結晶（以下、（１００）Ｓｉ単結晶と言う）を
使用しているので、後に説明する様に（１１１）面を主
面とするシリコン単結晶（以下、（１１１）Ｓｉ単結晶
と言う）を使用した場合よりもドレイン−ソース間オン
抵抗Ｒｏｎの値を減少させることが可能である。しかも
（１００）Ｓｉ単結晶は圧縮応力Ｔに対して耐力が大き
いため、半導体素子１に圧縮応力Ｔが加わてもチップ割
れが生ずることも少ない。
【００２６】図５は、半導体素子１の母材として（１１
１）Ｓｉ単結晶を使用した場合と（１００）Ｓｉ単結晶
を使用した場合に於ける半導体装置のオン抵抗Ｒｏｎの
温度依存性の実験結果を示したグラフである。図におい
て、曲線ａは（１１１）Ｓｉ単結晶を使用した結果（白
丸は実験値を指す。）、曲線ｂは（１００）Ｓｉ単結晶
を使用した結果（Ｘ印は実験値を指す。）である。また
、横軸は半導体装置の周囲温度Ｔａを示しており、Ｔａ
＝１５０℃はトランスファモールド成形時の第１の温度
に相当する。さらに、縦軸はオン抵抗Ｒｏｎの値を示し
ている。
１）Ｓｉ単結晶を使用した場合と（１００）Ｓｉ単結晶
を使用した場合に於ける半導体装置のオン抵抗Ｒｏｎの
温度依存性の実験結果を示したグラフである。図におい
て、曲線ａは（１１１）Ｓｉ単結晶を使用した結果（白
丸は実験値を指す。）、曲線ｂは（１００）Ｓｉ単結晶
を使用した結果（Ｘ印は実験値を指す。）である。また
、横軸は半導体装置の周囲温度Ｔａを示しており、Ｔａ
＝１５０℃はトランスファモールド成形時の第１の温度
に相当する。さらに、縦軸はオン抵抗Ｒｏｎの値を示し
ている。
【００２７】図４より明白な通り、周囲温度Ｔａが低く
なるにつれてオン抵抗Ｒｏｎの値も減少し、しかも（１
００）Ｓｉ単結晶を使用した場合の方が、そのオン抵抗
Ｒｏｎの値は対象温度範囲内では常に（１１１）Ｓｉ単
結晶を使用した場合よりも小さい。例えば２５℃では、
（１１１）Ｓｉ単結晶を使用した場合のオン抵抗Ｒｏｎ
は約１Ωであるのに対し、（１００）Ｓｉ単結晶を使用
した場合のオン抵抗Ｒｏｎは約０．８８Ωと、（１１１
）Ｓｉ単結晶と比較して約１２％低減されている。
なるにつれてオン抵抗Ｒｏｎの値も減少し、しかも（１
００）Ｓｉ単結晶を使用した場合の方が、そのオン抵抗
Ｒｏｎの値は対象温度範囲内では常に（１１１）Ｓｉ単
結晶を使用した場合よりも小さい。例えば２５℃では、
（１１１）Ｓｉ単結晶を使用した場合のオン抵抗Ｒｏｎ
は約１Ωであるのに対し、（１００）Ｓｉ単結晶を使用
した場合のオン抵抗Ｒｏｎは約０．８８Ωと、（１１１
）Ｓｉ単結晶と比較して約１２％低減されている。
【００２８】更に、周囲温度Ｔａの変化に対するオン抵
抗Ｒｏｎの変化率（Ｔａ＝１５０℃に於けるオン抵抗Ｒ
ｏｎの値とＴａ＝２５℃に於けるオン抵抗Ｒｏｎの値と
の比）を比較すると、（１１１）Ｓｉ単結晶を使用した
場合のオン抵抗Ｒｏｎの変化率は約２．２であるのに対
し、（１００）Ｓｉ単結晶を使用した場合のオン抵抗Ｒ
ｏｎの変化率は約２．４となり、（１１１）Ｓｉ単結晶
使用時よりも大きくなることが判る。従って、半導体素
子１の母材に（１００）Ｓｉ単結晶を使用する方がピエ
ゾ抵抗効果は大きく、このピエゾ抵抗効果を有効活用で
きると言える。
抗Ｒｏｎの変化率（Ｔａ＝１５０℃に於けるオン抵抗Ｒ
ｏｎの値とＴａ＝２５℃に於けるオン抵抗Ｒｏｎの値と
の比）を比較すると、（１１１）Ｓｉ単結晶を使用した
場合のオン抵抗Ｒｏｎの変化率は約２．２であるのに対
し、（１００）Ｓｉ単結晶を使用した場合のオン抵抗Ｒ
ｏｎの変化率は約２．４となり、（１１１）Ｓｉ単結晶
使用時よりも大きくなることが判る。従って、半導体素
子１の母材に（１００）Ｓｉ単結晶を使用する方がピエ
ゾ抵抗効果は大きく、このピエゾ抵抗効果を有効活用で
きると言える。
【００２９】以上説明した通り、封止用樹脂７としてそ
の線膨張係数が金属板の線膨張係数より大きい樹脂を選
択使用するとともに、（１００）Ｓｉ単結晶を半導体素
子１の母材に使用すれば、ピエゾ抵抗効果により半導体
素子１のオン抵抗Ｒｏｎを低減できる。従来技術の説明
の際に述べたワニス等の保護膜６を単に除去するだけで
オン抵抗Ｒｏｎの値を低減できることも実験により確認
されており、これを本発明の構成と組み合わせることに
よって、更にオン抵抗Ｒｏｎを低減することも可能であ
る。
の線膨張係数が金属板の線膨張係数より大きい樹脂を選
択使用するとともに、（１００）Ｓｉ単結晶を半導体素
子１の母材に使用すれば、ピエゾ抵抗効果により半導体
素子１のオン抵抗Ｒｏｎを低減できる。従来技術の説明
の際に述べたワニス等の保護膜６を単に除去するだけで
オン抵抗Ｒｏｎの値を低減できることも実験により確認
されており、これを本発明の構成と組み合わせることに
よって、更にオン抵抗Ｒｏｎを低減することも可能であ
る。
【００３０】なお、一般に樹脂は硬化（ガラス転移）の
前後で線膨張係数が変化する場合が多いが、そのような
場合におけるこの発明の樹脂の「線膨張係数」は、硬化
前後のそれぞれの線膨張係数を温度変化範囲にわたって
平均値として定義される。
前後で線膨張係数が変化する場合が多いが、そのような
場合におけるこの発明の樹脂の「線膨張係数」は、硬化
前後のそれぞれの線膨張係数を温度変化範囲にわたって
平均値として定義される。
【００３１】
【発明の効果】以上のように請求項１の発明によれば、
電界効果型半導体素子として（１００）面を主面とする
シリコン単結晶を使用し、且つ半導体素子に圧縮応力が
加わる様に金属板及び封止用樹脂の線膨張係数の値の関
係を規定したので、電界効果型半導体素子のオン抵抗の
値を低減できる効果がある。従って、この発明では半導
体装置自身の発熱を少なくすることが可能であり、半導
体装置に大電流を流すことができる効果がある。
電界効果型半導体素子として（１００）面を主面とする
シリコン単結晶を使用し、且つ半導体素子に圧縮応力が
加わる様に金属板及び封止用樹脂の線膨張係数の値の関
係を規定したので、電界効果型半導体素子のオン抵抗の
値を低減できる効果がある。従って、この発明では半導
体装置自身の発熱を少なくすることが可能であり、半導
体装置に大電流を流すことができる効果がある。
【００３２】また、請求項２の発明によればそのような
半導体装置を製造することができる。
半導体装置を製造することができる。
【図１】この発明の一実施例である半導体装置の外観と
内部構造を模式的に示した図である。
内部構造を模式的に示した図である。
【図２】図１の半導体装置の主要な製造工程を示した製
造工程図である。
造工程図である。
【図３】半導体装置のトランスファモールド成形時に於
ける断面図である。
ける断面図である。
【図４】半導体装置の室温に於ける断面図である。
【図５】半導体装置のオン抵抗Ｒｏｎの温度依存性の実
験結果を示したグラフである。
験結果を示したグラフである。
【図６】従来の樹脂封止電界効果型半導体装置の外観と
内部構造を模式的に示した図である。
内部構造を模式的に示した図である。
１ 半導体素子
３ 金属板
７ 樹脂
２０ パワーＭＯＳＦＥＴ
Claims (2)
- 【請求項１】 シリコン単結晶の（１００）面を主面
として使用した電界効果型の半導体素子と、前記半導体
素子が固着された金属板と、前記金属板の線膨張係数よ
りも大きな線膨張係数を有し、前記半導体素子と前記金
属板とを覆う樹脂とを備えた樹脂封止電界効果型半導体
装置。 - 【請求項２】 シリコン単結晶の（１００）面を主面
として使用した電界効果型の半導体素子を金属板上に固
着する工程と、比較的高い第１の温度において、前記半
導体素子と前記金属板とを、前記金属板の線膨張係数の
１．２倍以上の線膨張係数を有する流動性の樹脂によっ
て覆う工程と、前記半導体素子および前記金属板ととも
に前記樹脂を比較的低い第２の温度まで冷却して前記樹
脂を硬化させる工程とを備えた樹脂封止電界効果型半導
体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023074A JPH04262560A (ja) | 1991-02-18 | 1991-02-18 | 樹脂封止電界効果型半導体装置およびその製造方法 |
| US07/814,478 US5270573A (en) | 1991-02-18 | 1991-12-30 | Resin mold field effect semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023074A JPH04262560A (ja) | 1991-02-18 | 1991-02-18 | 樹脂封止電界効果型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262560A true JPH04262560A (ja) | 1992-09-17 |
Family
ID=12100258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3023074A Pending JPH04262560A (ja) | 1991-02-18 | 1991-02-18 | 樹脂封止電界効果型半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5270573A (ja) |
| JP (1) | JPH04262560A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024853A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法及びその電気特性制御方法 |
| JP2011102947A (ja) * | 2009-11-12 | 2011-05-26 | Seiko Epson Corp | 表示装置用パネルおよび表示装置 |
| WO2025186902A1 (ja) * | 2024-03-05 | 2025-09-12 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3907743B2 (ja) * | 1995-05-11 | 2007-04-18 | ローム株式会社 | 半導体装置 |
| US6537853B1 (en) | 1999-02-22 | 2003-03-25 | Micron Technology, Inc. | Overmolding encapsulation process |
| US6143581A (en) | 1999-02-22 | 2000-11-07 | Micron Technology, Inc. | Asymmetric transfer molding method and an asymmetric encapsulation made therefrom |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167451A (ja) * | 1984-02-10 | 1985-08-30 | Nec Corp | 樹脂封止型半導体装置 |
| US4744637A (en) * | 1984-10-05 | 1988-05-17 | Canon Kabushiki Kaisha | Liquid crystal device with a protective layer of a particular coefficient of expansion |
| MY104152A (en) * | 1988-08-12 | 1994-02-28 | Mitsui Chemicals Inc | Processes for producing semiconductor devices. |
-
1991
- 1991-02-18 JP JP3023074A patent/JPH04262560A/ja active Pending
- 1991-12-30 US US07/814,478 patent/US5270573A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024853A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法及びその電気特性制御方法 |
| JP2011102947A (ja) * | 2009-11-12 | 2011-05-26 | Seiko Epson Corp | 表示装置用パネルおよび表示装置 |
| WO2025186902A1 (ja) * | 2024-03-05 | 2025-09-12 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5270573A (en) | 1993-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461774A (en) | Apparatus and method of elastically bowing a base plate | |
| JPS646538B2 (ja) | ||
| JP2022105604A (ja) | 絶縁金属基板の製造方法 | |
| US20190131217A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005322902A (ja) | パワー半導体モジュール用の基板を内部電気絶縁するための方法 | |
| US5270573A (en) | Resin mold field effect semiconductor device | |
| JPH08298299A (ja) | 半導体装置 | |
| JPS5821850A (ja) | 樹脂封止型半導体装置 | |
| US3947953A (en) | Method of making plastic sealed cavity molded type semi-conductor devices | |
| US3659164A (en) | Internal construction for plastic semiconductor packages | |
| US9269594B2 (en) | High power ceramic on copper package | |
| KR100260045B1 (ko) | 전력 반도체 모듈의 방열판 구조 | |
| JP2799831B2 (ja) | 電力用半導体モジュール | |
| JP7822489B2 (ja) | 半導体装置 | |
| JPS61194755A (ja) | 半導体装置 | |
| JPS60100439A (ja) | 樹脂封止形半導体装置 | |
| US20020149055A1 (en) | Semiconductor device including insulating substrate formed of single-crystal silicon chip | |
| JPH03296250A (ja) | 樹脂封止型半導体装置 | |
| JPH08288441A (ja) | 電力半導体装置 | |
| JPS61177754A (ja) | 樹脂封止形半導体装置 | |
| JPH07249714A (ja) | 複合半導体装置 | |
| JPH0431187B2 (ja) | ||
| JP2024106475A (ja) | 半導体装置の製造方法 | |
| JPH0210758A (ja) | 半導体装置 | |
| JPH07211833A (ja) | 樹脂モールド型半導体装置 |