JPH04264676A - 故障シミュレーション方法 - Google Patents
故障シミュレーション方法Info
- Publication number
- JPH04264676A JPH04264676A JP3024277A JP2427791A JPH04264676A JP H04264676 A JPH04264676 A JP H04264676A JP 3024277 A JP3024277 A JP 3024277A JP 2427791 A JP2427791 A JP 2427791A JP H04264676 A JPH04264676 A JP H04264676A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- level
- circuit
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は故障シミュレーション方
式に関し、特に回路を回路構成素子ごとにレベル付けし
て故障のシミュレーションを行う故障シミュレーション
方式に関する。
式に関し、特に回路を回路構成素子ごとにレベル付けし
て故障のシミュレーションを行う故障シミュレーション
方式に関する。
【０００２】
【従来の技術】従来、この種の故障シミュレーション方
式は、回路構成素子の接続に沿って故障シミュレーショ
ンが行われていた。
式は、回路構成素子の接続に沿って故障シミュレーショ
ンが行われていた。
【０００３】参考文献としては、メルビン エー
ブリューワ（Ｍｅｌｖｉｎ Ａ．Ｂｒｅｕｅｒ）及び
アーサー デー フリードマン（Ａｒｔｈｕｒ
Ｄ．Ｆｒｉｅｄｍａｎ），ダイアゴノシス アン
ド リライアブル デザイン オブディジタル
システム（Ｄｉａｇｎｏｓｉｓ ＆ Ｒｅｌｉａ
ｂｌｅ Ｄｅｓｉｇｎ ｏｆ Ｄｉｇｉｔａｌ
Ｓｙｓｔｅｍｓ），コンピュータ サイエンス
プレスインコーポレーション（Ｃｏｍｐｕｔｅｒ Ｓ
ｃｉｅｎｃｅ Ｐｒｅｓｓ，ＩＮＣ．），第２２４頁
〜第２４１頁，１９７６年がある。
ブリューワ（Ｍｅｌｖｉｎ Ａ．Ｂｒｅｕｅｒ）及び
アーサー デー フリードマン（Ａｒｔｈｕｒ
Ｄ．Ｆｒｉｅｄｍａｎ），ダイアゴノシス アン
ド リライアブル デザイン オブディジタル
システム（Ｄｉａｇｎｏｓｉｓ ＆ Ｒｅｌｉａ
ｂｌｅ Ｄｅｓｉｇｎ ｏｆ Ｄｉｇｉｔａｌ
Ｓｙｓｔｅｍｓ），コンピュータ サイエンス
プレスインコーポレーション（Ｃｏｍｐｕｔｅｒ Ｓ
ｃｉｅｎｃｅ Ｐｒｅｓｓ，ＩＮＣ．），第２２４頁
〜第２４１頁，１９７６年がある。
【０００４】
【発明が解決しようとする課題】上述した従来の故障シ
ミュレーション方式は、回路構成素子の接続に沿って行
われるため、シミュレーションの時系列管理が必要であ
り、処理自体も直列的に行われる。このため、組み合せ
回路でも同一の素子が複数回実行されることもあり、大
規模回路において処理時間がかかるという欠点を有して
いる。
ミュレーション方式は、回路構成素子の接続に沿って行
われるため、シミュレーションの時系列管理が必要であ
り、処理自体も直列的に行われる。このため、組み合せ
回路でも同一の素子が複数回実行されることもあり、大
規模回路において処理時間がかかるという欠点を有して
いる。
【０００５】本発明の目的は、大規模回路の故障シミュ
レーションを短時間で実行することができる故障シミュ
レーション方式を提供することにある。
レーションを短時間で実行することができる故障シミュ
レーション方式を提供することにある。
【０００６】
【課題を解決するための手段】第１の発明の故障シミュ
レーション方式は、（Ａ）回路に用いられている素子を
ＡＮＤゲート及びＯＲゲートを含む組合せ素子とフリッ
プフロップを含む順序素子とに分け、前記回路の入力端
子から前記順序素子であるフリップフロップに向って、
レベル付けするレベル付けステップ、（Ｂ）前記レベル
付けした回路を入力し、入力された前記回路の入力端子
に、あらかじめ格納されたテスト・パターンを順次取り
出して該当個所に設定するテスト・パターン設定ステッ
プ、（Ｃ）前記テスト・パターンをもとにレベル単位に
まとめて故障シミュレーションを行う故障シミュレーシ
ョンステップ、（Ｄ）前記故障シミュレーションが行わ
れるレベルが最終のフリップフロップまで進んだら伝播
故障を検出する伝播故障検出ステップ、（Ｅ）前記伝播
故障検出ステップで検出された故障を削除する故障削除
ステップ、を備えて構成されている。
レーション方式は、（Ａ）回路に用いられている素子を
ＡＮＤゲート及びＯＲゲートを含む組合せ素子とフリッ
プフロップを含む順序素子とに分け、前記回路の入力端
子から前記順序素子であるフリップフロップに向って、
レベル付けするレベル付けステップ、（Ｂ）前記レベル
付けした回路を入力し、入力された前記回路の入力端子
に、あらかじめ格納されたテスト・パターンを順次取り
出して該当個所に設定するテスト・パターン設定ステッ
プ、（Ｃ）前記テスト・パターンをもとにレベル単位に
まとめて故障シミュレーションを行う故障シミュレーシ
ョンステップ、（Ｄ）前記故障シミュレーションが行わ
れるレベルが最終のフリップフロップまで進んだら伝播
故障を検出する伝播故障検出ステップ、（Ｅ）前記伝播
故障検出ステップで検出された故障を削除する故障削除
ステップ、を備えて構成されている。
【０００７】また、第２の発明の故障シミュレーション
方式は、（Ａ）回路に用いられている素子をＡＮＤゲー
ト及びＯＲゲートを含む組合せ素子とフリップフロップ
を含む順序素子とに分け、前記順序素子であるフリップ
フロップから前記回路の出力端子に向って、レベル付け
するレベル付けステップ、（Ｂ）前記レベル付けした回
路を入力し、入力された前記回路のフリップフロップに
、あらかじめ格納されたテスト・パターンを順次取り出
して該当個所に設定するテスト・パターン設定ステップ
、（Ｃ）前記テスト・パターンをもとにレベル単位にま
とめて故障シミュレーションを行う故障シミュレーショ
ンステップ、（Ｄ）前記故障シミュレーションが行われ
るレベルが最終の出力端子まで進んだら伝播故障を検出
する伝播故障検出ステップ、（Ｅ）前記伝播故障検出ス
テップで検出された故障を削除する故障削除ステップ、
を備えて構成されている。
方式は、（Ａ）回路に用いられている素子をＡＮＤゲー
ト及びＯＲゲートを含む組合せ素子とフリップフロップ
を含む順序素子とに分け、前記順序素子であるフリップ
フロップから前記回路の出力端子に向って、レベル付け
するレベル付けステップ、（Ｂ）前記レベル付けした回
路を入力し、入力された前記回路のフリップフロップに
、あらかじめ格納されたテスト・パターンを順次取り出
して該当個所に設定するテスト・パターン設定ステップ
、（Ｃ）前記テスト・パターンをもとにレベル単位にま
とめて故障シミュレーションを行う故障シミュレーショ
ンステップ、（Ｄ）前記故障シミュレーションが行われ
るレベルが最終の出力端子まで進んだら伝播故障を検出
する伝播故障検出ステップ、（Ｅ）前記伝播故障検出ス
テップで検出された故障を削除する故障削除ステップ、
を備えて構成されている。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の故障シミュレーション方式
の一実施例の動作の流れを示すフローチャートである。
の一実施例の動作の流れを示すフローチャートである。
【００１０】本実施例の故障シミュレーション方式は、
図１に示すように、回路全体を組合せ素子と順序素子に
分け、入力端子からフリップフロップに向って、または
フリップフロップから出力端子に向ってレベル付けする
レベル付けステップ、レベル付けした回路を入力し、入
力端子またはフリップフロップに、あらかじめ格納され
たテスト・パターンを順次取り出し、該当個所に設定す
るテスト・パターン設定ステップ、テスト・パターンを
もとにレベル単位にまとめて故障シミュレーションを行
う故障シミュレーションステップ、レベルが最終の出力
端子またはフリップフロップまで進んだら伝播故障を検
出する伝播故障検出ステップ、伝播故障検出ステップで
検出された故障を削除する故障削除ステップから構成さ
れている。
図１に示すように、回路全体を組合せ素子と順序素子に
分け、入力端子からフリップフロップに向って、または
フリップフロップから出力端子に向ってレベル付けする
レベル付けステップ、レベル付けした回路を入力し、入
力端子またはフリップフロップに、あらかじめ格納され
たテスト・パターンを順次取り出し、該当個所に設定す
るテスト・パターン設定ステップ、テスト・パターンを
もとにレベル単位にまとめて故障シミュレーションを行
う故障シミュレーションステップ、レベルが最終の出力
端子またはフリップフロップまで進んだら伝播故障を検
出する伝播故障検出ステップ、伝播故障検出ステップで
検出された故障を削除する故障削除ステップから構成さ
れている。
【００１１】次に、動作を説明する。
【００１２】図２は、図１の故障シミュレーション方式
の対象となる元の回路を示す回路図であり、図３は図２
の回路をレベル付けし、レベル単位にソートした状態を
示す図である。
の対象となる元の回路を示す回路図であり、図３は図２
の回路をレベル付けし、レベル単位にソートした状態を
示す図である。
【００１３】図２において、１０〜２０は入力端子、２
１〜２８，３０〜３２は基本素子、４１，４２はフリッ
プフロップ（Ｆ／Ｆ）、４３は出力端子、１０１〜１２
４は信号線である。
１〜２８，３０〜３２は基本素子、４１，４２はフリッ
プフロップ（Ｆ／Ｆ）、４３は出力端子、１０１〜１２
４は信号線である。
【００１４】図３において、入力端子１０〜２０が「レ
ベル１」であり、フリップフロップ４１，４２及び出力
端子４３が「レベル４」である。「レベル２」には、基
本素子２１〜２８が、「レベル３」には、基本素子３０
〜３２が割り当てられる（ステップ１）。
ベル１」であり、フリップフロップ４１，４２及び出力
端子４３が「レベル４」である。「レベル２」には、基
本素子２１〜２８が、「レベル３」には、基本素子３０
〜３２が割り当てられる（ステップ１）。
【００１５】次に、本発明の方法を用いて故障シミュレ
ーションが行われる様子を、図４に示す例を用いて説明
する。
ーションが行われる様子を、図４に示す例を用いて説明
する。
【００１６】図４（ａ）は、入力端子１０〜１４から出
力端子４０に至る組み合せ回路、２１，２２はＡＮＤゲ
ート、３０はＯＲゲートである。レベルは「レベル１」
から「レベル４」までとなる。
力端子４０に至る組み合せ回路、２１，２２はＡＮＤゲ
ート、３０はＯＲゲートである。レベルは「レベル１」
から「レベル４」までとなる。
【００１７】図４（ａ）において、Ｐ１ 〜Ｐ５ はあ
らかじめ格納されたテスト・パターンであり、ｆ１ 〜
ｆ１０は、本回路に定義された「０−縮退故障」，「１
−縮退故障」である。すなわち、ｆ１ ，ｆ４ ，ｆ７
，ｆ８ ，ｆ９ は「０−縮退故障」であり、ｆ２
，ｆ３ ，ｆ５ ，ｆ６ ，ｆ１０は「１−縮退故障」
である。故障シミュレーションは次のように行われる。
らかじめ格納されたテスト・パターンであり、ｆ１ 〜
ｆ１０は、本回路に定義された「０−縮退故障」，「１
−縮退故障」である。すなわち、ｆ１ ，ｆ４ ，ｆ７
，ｆ８ ，ｆ９ は「０−縮退故障」であり、ｆ２
，ｆ３ ，ｆ５ ，ｆ６ ，ｆ１０は「１−縮退故障」
である。故障シミュレーションは次のように行われる。
【００１８】まず、格納されたテスト・パターンよりＰ
１ を取り出し、「レベル１」の該当入力端子に設定す
る（ステップ２）。「レベル１」は入力端子で、ここに
定義されている故障はないので、正論理シミュレーショ
ンのみ行われて、その結果は「レベル２」のゲート２１
，２２に伝播する。ゲート２１，２２には、ｆ１ 〜ｆ
３ ，ｆ４ 〜ｆ６ の故障が定義されているので、正
論理シミュレーションと故障シミュレーションとがゲー
ト２１，２２で同時に行われ、その結果、テスト・パタ
ーンＰ１ で検出される故障ｆ２ ，ｆ６ が「レベル
３」のゲート３０に伝播する。この様子は、図５に示さ
れる。「レベル３」のゲート３０では、伝播してきた故
障ｆ２ ，ｆ６ と、ゲート３０に定義された故障ｆ７
〜ｆ１０を故障シミュレーションでシミュレーション
する（ステップ３）。その結果、ｆ２ ，ｆ６ ，ｆ１
０の故障が出力端子４０に伝播し、これらの故障が検出
される（ステップ４）。図６はこの様子を示している。 そして、検出されたｆ２ ，ｆ６ ，ｆ１０は、定義さ
れた故障から削除され（ステップ５）。
１ を取り出し、「レベル１」の該当入力端子に設定す
る（ステップ２）。「レベル１」は入力端子で、ここに
定義されている故障はないので、正論理シミュレーショ
ンのみ行われて、その結果は「レベル２」のゲート２１
，２２に伝播する。ゲート２１，２２には、ｆ１ 〜ｆ
３ ，ｆ４ 〜ｆ６ の故障が定義されているので、正
論理シミュレーションと故障シミュレーションとがゲー
ト２１，２２で同時に行われ、その結果、テスト・パタ
ーンＰ１ で検出される故障ｆ２ ，ｆ６ が「レベル
３」のゲート３０に伝播する。この様子は、図５に示さ
れる。「レベル３」のゲート３０では、伝播してきた故
障ｆ２ ，ｆ６ と、ゲート３０に定義された故障ｆ７
〜ｆ１０を故障シミュレーションでシミュレーション
する（ステップ３）。その結果、ｆ２ ，ｆ６ ，ｆ１
０の故障が出力端子４０に伝播し、これらの故障が検出
される（ステップ４）。図６はこの様子を示している。 そして、検出されたｆ２ ，ｆ６ ，ｆ１０は、定義さ
れた故障から削除され（ステップ５）。
【００１９】次に、テスト・パターンＰ２ を用いて同
様に「レベル１」から「レベル４」まで行われる。この
テスト・パターンではｆ３ ，ｆ５ が検出される。同
様にしてテスト・パターンＰ３ 〜Ｐ５ も行われ、そ
れぞれ故障が検出される。すべてのテスト・パターンが
終了したか否かが判定された後（ステップ６）、シミュ
レーションが終了する。このテスト・パターンに対する
正解値と、検出された故障との関係は、図４（ｂ）に示
される。
様に「レベル１」から「レベル４」まで行われる。この
テスト・パターンではｆ３ ，ｆ５ が検出される。同
様にしてテスト・パターンＰ３ 〜Ｐ５ も行われ、そ
れぞれ故障が検出される。すべてのテスト・パターンが
終了したか否かが判定された後（ステップ６）、シミュ
レーションが終了する。このテスト・パターンに対する
正解値と、検出された故障との関係は、図４（ｂ）に示
される。
【００２０】次に、フリップフロップで故障が検出され
る例について、図７を用いて説明する。
る例について、図７を用いて説明する。
【００２１】図７（ａ）は、図２のフリップフロップま
での回路にスキャンイン・アウト回路を付加したもので
ある。
での回路にスキャンイン・アウト回路を付加したもので
ある。
【００２２】図７（ａ）において、ＳＩはスキャンイン
端子、ＳＯはスキャンアウト端子である。点線は信号線
である。フリップフロップ４１，４２において、ＭＳは
マスターセット、ＭＲはマスターリセット、ＣＬはクロ
ックを示し、簡単化のためＭＳ，ＭＲは稼働状態（論理
値‘１’でクランプ）、クロックは論理値‘１’レベル
でデータを取り込むものとする。フリップフロップにス
キャン機能を有するものは故障検出がフリップフロップ
で可能であるので、フリップフロップまで故障シミュレ
ーションを行えばよい。
端子、ＳＯはスキャンアウト端子である。点線は信号線
である。フリップフロップ４１，４２において、ＭＳは
マスターセット、ＭＲはマスターリセット、ＣＬはクロ
ックを示し、簡単化のためＭＳ，ＭＲは稼働状態（論理
値‘１’でクランプ）、クロックは論理値‘１’レベル
でデータを取り込むものとする。フリップフロップにス
キャン機能を有するものは故障検出がフリップフロップ
で可能であるので、フリップフロップまで故障シミュレ
ーションを行えばよい。
【００２３】図７で、Ｐ１ 〜Ｐ５ はテスト・パター
ン、ｆ１ 〜ｆ１９は定義された故障である。故障シミ
ュレーションは、まずあらかじめ格納されたテスト・パ
ターンよりパターンを取り出し「レベル１」の入力端子
に設定する。「レベル１」では、正シミュレーションを
実行し、その結果を「レベル２」のゲート２１〜２４に
伝播する。「レベル２」では、ゲート２１からゲート２
４に定義された故障ｆ１ 〜ｆ６ ，ｆ１１〜ｆ１６を
シミュレーションする。ここで正解値と異る故障は、「
レベル３」のゲート３０，３１へ伝播する。
ン、ｆ１ 〜ｆ１９は定義された故障である。故障シミ
ュレーションは、まずあらかじめ格納されたテスト・パ
ターンよりパターンを取り出し「レベル１」の入力端子
に設定する。「レベル１」では、正シミュレーションを
実行し、その結果を「レベル２」のゲート２１〜２４に
伝播する。「レベル２」では、ゲート２１からゲート２
４に定義された故障ｆ１ 〜ｆ６ ，ｆ１１〜ｆ１６を
シミュレーションする。ここで正解値と異る故障は、「
レベル３」のゲート３０，３１へ伝播する。
【００２４】「レベル３」では伝播してきた故障と、も
ともと定義されていた故障に対してシミュレーションす
る。「レベル３」で正解値と異る故障は、「レベル４」
へ伝播する。「レベル４」のフリップフロップでは最終
レベルであるので、ここで故障検出が行われる。本例で
は、テスト・パターンＰ１ で、ｆ２ ，ｆ６ ，ｆ１
０，ｆ１２，ｆ１６，ｆ１９の故障検出が行われる。こ
のテスト・パターンに対する正解値と、検出された故障
との関係は、図７（ｂ）に示される。以降の処理は、前
例の図４〜図６と同様である。
ともと定義されていた故障に対してシミュレーションす
る。「レベル３」で正解値と異る故障は、「レベル４」
へ伝播する。「レベル４」のフリップフロップでは最終
レベルであるので、ここで故障検出が行われる。本例で
は、テスト・パターンＰ１ で、ｆ２ ，ｆ６ ，ｆ１
０，ｆ１２，ｆ１６，ｆ１９の故障検出が行われる。こ
のテスト・パターンに対する正解値と、検出された故障
との関係は、図７（ｂ）に示される。以降の処理は、前
例の図４〜図６と同様である。
【００２５】フリップフロップにスキャン機能がない図
２に示すような回路においても、同様の手続きで故障シ
ミュレーションが行われる。
２に示すような回路においても、同様の手続きで故障シ
ミュレーションが行われる。
【００２６】図４〜図７において、途中のレベルで正論
理イベントまたは故障イベントがなくなったら、残りの
処理を行わずテスト・パターンの取り出し処理から行う
。例えば、図７の「レベル３」で正または故障の伝播が
なくなったら、次の「レベル４」の処理に進まずにテス
ト・パターン設定ステップにもどって処理を行う。
理イベントまたは故障イベントがなくなったら、残りの
処理を行わずテスト・パターンの取り出し処理から行う
。例えば、図７の「レベル３」で正または故障の伝播が
なくなったら、次の「レベル４」の処理に進まずにテス
ト・パターン設定ステップにもどって処理を行う。
【００２７】回路内にＲＡＭのような読み書き可能なメ
モリ素子を含む場合は、この素子を見かけ上２つの素子
（読み出し素子と書き込み素子）に分け、読み出し側素
子は本来のレベル付けされた位置に、書き込み側素子は
最終のフリップフロップと同一レベルに設定して、メモ
リのアドレス、データが安定した後書き込むようにする
。この様子は、図８及び図９に示されている。図８は本
来の回路であり、ここでのメモリ素子を見かけ上２つに
分け、読み出し用１００、書き込み用１０１に分けてシ
ミュレーションする。このようにすると、ＲＡＭのデー
タに「レベル５」からのデータが入ってくるような場合
も、誤動作を回避することができる。
モリ素子を含む場合は、この素子を見かけ上２つの素子
（読み出し素子と書き込み素子）に分け、読み出し側素
子は本来のレベル付けされた位置に、書き込み側素子は
最終のフリップフロップと同一レベルに設定して、メモ
リのアドレス、データが安定した後書き込むようにする
。この様子は、図８及び図９に示されている。図８は本
来の回路であり、ここでのメモリ素子を見かけ上２つに
分け、読み出し用１００、書き込み用１０１に分けてシ
ミュレーションする。このようにすると、ＲＡＭのデー
タに「レベル５」からのデータが入ってくるような場合
も、誤動作を回避することができる。
【００２８】図８及び図９では、「レベル５」から「レ
ベル４」へ帰還ループが存在するが、本方法では「レベ
ル５」を実行後、正または故障イベントがある場合は、
「レベル４」にもどって実行される。このとき、「レベ
ル４」と「レベル５」とを際限なく繰り返すようなら、
発振とみなして処理を停止する。
ベル４」へ帰還ループが存在するが、本方法では「レベ
ル５」を実行後、正または故障イベントがある場合は、
「レベル４」にもどって実行される。このとき、「レベ
ル４」と「レベル５」とを際限なく繰り返すようなら、
発振とみなして処理を停止する。
【００２９】以上説明したように、シミュレーション方
式は、回路をレベル付けし、レベル単位で故障シミュレ
ーションを行うことにより、同一レベルの素子は故障シ
ミュレーションが同時に実行可能であるから、並列動作
が可能なベクトル・プロセッサ及びハードウェアシミュ
レータ等での扱いが容易となり、大規模回路及び長大パ
ターンの故障シミュレーションを短時間で実行すること
ができる。
式は、回路をレベル付けし、レベル単位で故障シミュレ
ーションを行うことにより、同一レベルの素子は故障シ
ミュレーションが同時に実行可能であるから、並列動作
が可能なベクトル・プロセッサ及びハードウェアシミュ
レータ等での扱いが容易となり、大規模回路及び長大パ
ターンの故障シミュレーションを短時間で実行すること
ができる。
【００３０】
【発明の効果】以上説明したように、本発明の故障シミ
ュレーション方式は、回路をレベル付けし、レベル単位
で故障シミュレーションを行うことにより、同一レベル
の素子は故障シミュレーションが同時に実行可能である
から、並列動作が可能なベクトル・プロセッサ及びハー
ドウェアシミュレータ等での扱いが容易となり、大規模
回路の故障シミュレーションを短時間で実行することが
できるという効果を有している。
ュレーション方式は、回路をレベル付けし、レベル単位
で故障シミュレーションを行うことにより、同一レベル
の素子は故障シミュレーションが同時に実行可能である
から、並列動作が可能なベクトル・プロセッサ及びハー
ドウェアシミュレータ等での扱いが容易となり、大規模
回路の故障シミュレーションを短時間で実行することが
できるという効果を有している。
【図１】本発明の故障シミュレーション方式の動作の一
例を示すフローチャートである。
例を示すフローチャートである。
【図２】図１の故障シミュレーション方式の対象となる
元の回路を示す回路図である。
元の回路を示す回路図である。
【図３】図２の回路をレベル付けしソートした状態を示
す図である。
す図である。
【図４】本発明の方法を用いて故障シミュレーションが
行われる様子を示す図である。
行われる様子を示す図である。
【図５】図４の組合せ回路部分の故障シミュレーション
により故障が伝播されるようすを示す図である。
により故障が伝播されるようすを示す図である。
【図６】図４の組合せ回路部分の故障シミュレーション
により故障が伝播されるようすを示す図である。
により故障が伝播されるようすを示す図である。
【図７】フリップフロップで故障が検出される例を示す
図である。
図である。
【図８】回路内にＲＡＭのような読み書き可能なメモリ
素子を含む例を示す図である。
素子を含む例を示す図である。
【図９】図８のメモリ素子を見かけ上２つの素子（読み
出し素子と書き込み素子）に分けてレベル付けを行った
例を示す図である。
出し素子と書き込み素子）に分けてレベル付けを行った
例を示す図である。
１０〜２０ 入力端子
２１〜３２ 基本素子
４１，４２ フリップフロップ
４３ 出力端子
１０１〜１２４ 信号線
１３０ 読み出し用ＲＡＭ
１３１ 書き込み用ＲＡＭ
Ｐ１ 〜Ｐ５ テスト・パターンｆ１ 〜ｆ１
９ 定義故障
９ 定義故障
Claims (3)
- 【請求項１】（Ａ）回路に用いられている素子をＡＮＤ
ゲート及びＯＲゲートを含む組合せ素子とフリップフロ
ップを含む順序素子とに分け、前記回路の入力端子から
前記順序素子であるフリップフロップに向って、レベル
付けするレベル付けステップ、（Ｂ）前記レベル付けし
た回路を入力し、入力された前記回路の入力端子に、あ
らかじめ格納されたテスト・パターンを順次取り出して
該当個所に設定するテスト・パターン設定ステップ、（
Ｃ）前記テスト・パターンをもとにレベル単位にまとめ
て故障シミュレーションを行う故障シミュレーションス
テップ、（Ｄ）前記故障シミュレーションが行われるレ
ベルが最終のフリップフロップまで進んだら伝播故障を
検出する伝播故障検出ステップ、（Ｅ）前記伝播故障検
出ステップで検出された故障を削除する故障削除ステッ
プ、を備えたことを特徴とする故障シミュレーション方
式。 - 【請求項２】（Ａ）回路に用いられている素子をＡＮＤ
ゲート及びＯＲゲートを含む組合せ素子とフリップフロ
ップを含む順序素子とに分け、前記順序素子であるフリ
ップフロップから前記回路の出力端子に向って、レベル
付けするレベル付けステップ、（Ｂ）前記レベル付けし
た回路を入力し、入力された前記回路のフリップフロッ
プに、あらかじめ格納されたテスト・パターンを順次取
り出して該当個所に設定するテスト・パターン設定ステ
ップ、（Ｃ）前記テスト・パターンをもとにレベル単位
にまとめて故障シミュレーションを行う故障シミュレー
ションステップ、（Ｄ）前記故障シミュレーションが行
われるレベルが最終の出力端子まで進んだら伝播故障を
検出する伝播故障検出ステップ、（Ｅ）前記伝播故障検
出ステップで検出された故障を削除する故障削除ステッ
プ、を備えたことを特徴とする故障シミュレーション方
式。 - 【請求項３】 請求項１及び請求項２記載の故障シミ
ュレーション方式において、前記順序素子に読み書き可
能なメモリ素子が含まれる場合、前記メモリ素子を見か
け上２つの素子、すなわち読み出し側素子と書き込み側
素子とに分け、前記読み出し側素子は本来のレベル付け
された位置に置き、前記書き込み側素子は最終レベルに
設定して、最後に書き込みを行うことを特徴とする故障
シミュレーション方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024277A JP2990813B2 (ja) | 1991-02-19 | 1991-02-19 | 故障シミュレーション方法 |
| US07/819,332 US5410678A (en) | 1991-01-11 | 1992-01-10 | Fault simulator comprising a signal generating circuit implemented by hardware |
| US08/402,050 US5584020A (en) | 1991-01-06 | 1995-03-10 | Fault simulator comprising a signal generating circuit and a simulation circuit implemented by hardware |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024277A JP2990813B2 (ja) | 1991-02-19 | 1991-02-19 | 故障シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264676A true JPH04264676A (ja) | 1992-09-21 |
| JP2990813B2 JP2990813B2 (ja) | 1999-12-13 |
Family
ID=12133707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3024277A Expired - Fee Related JP2990813B2 (ja) | 1991-01-06 | 1991-02-19 | 故障シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990813B2 (ja) |
-
1991
- 1991-02-19 JP JP3024277A patent/JP2990813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2990813B2 (ja) | 1999-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392227A (en) | System and method for generating electronic circuit simulation models having improved accuracy | |
| KR100337696B1 (ko) | 모델 검사를 위한 동작 환경을 자동적으로 생성하는 방법 | |
| US7055118B1 (en) | Scan chain verification using symbolic simulation | |
| US6457161B1 (en) | Method and program product for modeling circuits with latch based design | |
| US20030192023A1 (en) | Apparatus and method for handling of multi-level circuit design data | |
| CN117350208A (zh) | 时序逻辑元件性能检查方法及设备 | |
| US9404972B2 (en) | Diagnosis and debug with truncated simulation | |
| US20050144580A1 (en) | Method and system for testing a logic design | |
| US10598730B1 (en) | Testing method and testing system | |
| US12405304B2 (en) | Testing multi-cycle paths based on clock pattern | |
| US12487284B2 (en) | Testing multi-cycle paths using scan test | |
| Kamath et al. | A comprehensive multi-voltage design platform for system-level validation of standard cell library | |
| US20100269003A1 (en) | Delay fault diagnosis program | |
| JP2802140B2 (ja) | 論理回路の設計方法 | |
| US6546514B1 (en) | Integrated circuit analysis and design involving defective circuit element replacement on a netlist | |
| JPH04264676A (ja) | 故障シミュレーション方法 | |
| JP2002141414A (ja) | 集積回路を試験する装置および方法 | |
| JPH09153073A (ja) | シミュレーション装置およびその方法 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| US20070220338A1 (en) | Method and system for generating checkpoints of hardware description language simulations that include a specific model state together with a software testcase state | |
| US7277840B2 (en) | Method for detecting bus contention from RTL description | |
| US20040107393A1 (en) | Method and device for testing the mapping/implementation of a model of a logic circuit onto/in a hardware emulator | |
| CN118428287B (zh) | 电路检测方法、装置、电子设备和计算机可读存储介质 | |
| JP2923543B2 (ja) | 論理シミュレーション装置 | |
| Patil et al. | A Technique of X-PROP Verification of Power-Aware Debug Logic Integration Using Formal Verification Techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |