JPH04264922A - 情報処理装置のプログラム入力回路及びプログラム転送方法 - Google Patents
情報処理装置のプログラム入力回路及びプログラム転送方法Info
- Publication number
- JPH04264922A JPH04264922A JP3026368A JP2636891A JPH04264922A JP H04264922 A JPH04264922 A JP H04264922A JP 3026368 A JP3026368 A JP 3026368A JP 2636891 A JP2636891 A JP 2636891A JP H04264922 A JPH04264922 A JP H04264922A
- Authority
- JP
- Japan
- Prior art keywords
- program
- circuit
- key code
- decryption key
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000000605 extraction Methods 0.000 claims abstract description 8
- 230000010365 information processing Effects 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 3
- 101100388212 Arabidopsis thaliana DSP3 gene Proteins 0.000 description 2
- 102100022052 Cyclin N-terminal domain-containing protein 1 Human genes 0.000 description 2
- 101150115013 DSP1 gene Proteins 0.000 description 2
- 101000900815 Homo sapiens Cyclin N-terminal domain-containing protein 1 Proteins 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、プログラムを記憶する
メモリがＲＡＭ（ランダム・アクセス・メモリ）で構成
され、外部からＲＡＭにプログラムがローディングされ
る情報処理装置のプログラム入力回路に及びプログラム
転送方法に関する。
メモリがＲＡＭ（ランダム・アクセス・メモリ）で構成
され、外部からＲＡＭにプログラムがローディングされ
る情報処理装置のプログラム入力回路に及びプログラム
転送方法に関する。
【０００２】
【従来の技術】一般に、ＤＳＰ（デジタル・シグナル・
プロセッサ）は、プログラムに従って各種のデジタル処
理を実現できるため、幅広い分野で利用されている。通
常、単一半導体基板上に形成されるＤＳＰは、汎用性を
備えるために、外部からプログラムを受け、このプログ
ラムを保持しておくためのＳＲＡＭを内蔵している。と
ころが、外部装置からプログラムをＤＳＰに供給するた
めの端子及び配線が存在するために、第３者がこの端子
及び配線からプログラムを容易に取り出すことができ、
プログラム上の秘密が漏洩する可能性がある。
プロセッサ）は、プログラムに従って各種のデジタル処
理を実現できるため、幅広い分野で利用されている。通
常、単一半導体基板上に形成されるＤＳＰは、汎用性を
備えるために、外部からプログラムを受け、このプログ
ラムを保持しておくためのＳＲＡＭを内蔵している。と
ころが、外部装置からプログラムをＤＳＰに供給するた
めの端子及び配線が存在するために、第３者がこの端子
及び配線からプログラムを容易に取り出すことができ、
プログラム上の秘密が漏洩する可能性がある。
【０００３】そこで従来は、プログラムを作成した後に
、これを暗号化してＤＳＰに送り、ＤＳＰ側に保持して
いる復号キーに従って復号することによって秘密漏洩を
行う方法が実現されている。図４は、従来のプログラム
作成とＤＳＰを使用したシステムのブロック図であり、
１はプログラム開発装置、２は暗号化装置、３はＤＳＰ
、４はＤＳＰにプログラムを供給するためのマイコンで
ある。
、これを暗号化してＤＳＰに送り、ＤＳＰ側に保持して
いる復号キーに従って復号することによって秘密漏洩を
行う方法が実現されている。図４は、従来のプログラム
作成とＤＳＰを使用したシステムのブロック図であり、
１はプログラム開発装置、２は暗号化装置、３はＤＳＰ
、４はＤＳＰにプログラムを供給するためのマイコンで
ある。
【０００４】図４において、プログラム作成者は、ＤＳ
Ｐ３に行わせようとする処理プログラムをプログラム開
発装置１によって作成する。作成されたプログラムは、
暗号化装置２によって特定の暗号キーに基いて暗号化さ
れる。この暗号化は、例えば、暗号キーをプリセットし
た乱数発生器の出力とプログラムコードとのＥ−ＯＲ出
力を得ることによって行われる。そして、暗号化された
プログラムは、ＤＳＰ３を制御するマイコン４のＲＯＭ
５内にマイコンのプログラムと共に書き込まれる。
Ｐ３に行わせようとする処理プログラムをプログラム開
発装置１によって作成する。作成されたプログラムは、
暗号化装置２によって特定の暗号キーに基いて暗号化さ
れる。この暗号化は、例えば、暗号キーをプリセットし
た乱数発生器の出力とプログラムコードとのＥ−ＯＲ出
力を得ることによって行われる。そして、暗号化された
プログラムは、ＤＳＰ３を制御するマイコン４のＲＯＭ
５内にマイコンのプログラムと共に書き込まれる。
【０００５】ＤＳＰ３を動作させる場合、マイコン４の
ＲＯＭ５に保持されている暗号化されたプログラムをＤ
ＳＰ３に転送する。ＤＳＰ３は、予めＤＳＰ３内のＲＯ
Ｍ６に暗号化キーに対応する復号キーを保持しており、
この保持された復号キーによって転送された暗号化プロ
グラムを復号回路７によって元のプログラムに復号し、
復号されたプログラムは、プログラム記憶用のＳＲＡＭ
８に記憶される。
ＲＯＭ５に保持されている暗号化されたプログラムをＤ
ＳＰ３に転送する。ＤＳＰ３は、予めＤＳＰ３内のＲＯ
Ｍ６に暗号化キーに対応する復号キーを保持しており、
この保持された復号キーによって転送された暗号化プロ
グラムを復号回路７によって元のプログラムに復号し、
復号されたプログラムは、プログラム記憶用のＳＲＡＭ
８に記憶される。
【０００６】
【発明が解決しようとする課題】図４に示されたシステ
ムによると、ＤＳＰ３のＲＯＭ６に復号キーが固定的に
記憶されるため、このＤＳＰ３は、この暗号キー及び復
号キーを使用するユーザーだけが使用可能であり、第３
者が使用することはできなかった。即ち、プログラムメ
モリをＳＲＡＭで構成することによってＤＳＰの汎用性
が向上する利点が阻害されてしまう不都合があった。
ムによると、ＤＳＰ３のＲＯＭ６に復号キーが固定的に
記憶されるため、このＤＳＰ３は、この暗号キー及び復
号キーを使用するユーザーだけが使用可能であり、第３
者が使用することはできなかった。即ち、プログラムメ
モリをＳＲＡＭで構成することによってＤＳＰの汎用性
が向上する利点が阻害されてしまう不都合があった。
【０００７】
【課題を解決するための手段】本発明は、上述した点に
鑑みて創作されたものであり、暗号化されたプログラム
を復号化するための復号キーコードと暗号化されたプロ
グラムが入力される前に外部制御装置から印加される制
御信号により動作し、以後入力される復号キーコードを
取り出すための復号キー抽出回路と、該制御回路によっ
て取り出された復号キーコードに基いて暗号化されたプ
ログラムを復号する復号回路とを備えることにより、情
報処理装置（ＤＳＰ）の汎用性を向上するものである。
鑑みて創作されたものであり、暗号化されたプログラム
を復号化するための復号キーコードと暗号化されたプロ
グラムが入力される前に外部制御装置から印加される制
御信号により動作し、以後入力される復号キーコードを
取り出すための復号キー抽出回路と、該制御回路によっ
て取り出された復号キーコードに基いて暗号化されたプ
ログラムを復号する復号回路とを備えることにより、情
報処理装置（ＤＳＰ）の汎用性を向上するものである。
【０００８】
【作用】本発明によれば、ＤＳＰ内部に復号キーを取り
出すための復号キー抽出回路があるために、暗号化した
プログラムの先頭に復号キーを配置してＤＳＰに転送す
ることより、復号キーがＤＳＰ内部に取り出され、この
復号キーに基いて、以降転送される暗号化されたプログ
ラムが復号されるので、ユーザーが暗号キー及び復号キ
ーを自由に設定でき、ＤＳＰの汎用性が確保できる。
出すための復号キー抽出回路があるために、暗号化した
プログラムの先頭に復号キーを配置してＤＳＰに転送す
ることより、復号キーがＤＳＰ内部に取り出され、この
復号キーに基いて、以降転送される暗号化されたプログ
ラムが復号されるので、ユーザーが暗号キー及び復号キ
ーを自由に設定でき、ＤＳＰの汎用性が確保できる。
【０００９】
【実施例】図１は本発明の実施例を示すブロック図であ
り、９はプログラム開発装置、１０は暗号化装置、１１
はＤＳＰ、１２は制御用のマイコンである。プログラム
作成者は、従来と同様に、ＤＳＰ１１に行わせる処理プ
ログラムをプログラム開発装置９によって作成する。作
成されたプログラムは、暗号化装置１０によって暗号化
されるが、このときプログラム作成者は、暗号化装置１
０に任意の暗号キーコードを入力する。暗号キーコード
は例えば８ビットで構成される。
り、９はプログラム開発装置、１０は暗号化装置、１１
はＤＳＰ、１２は制御用のマイコンである。プログラム
作成者は、従来と同様に、ＤＳＰ１１に行わせる処理プ
ログラムをプログラム開発装置９によって作成する。作
成されたプログラムは、暗号化装置１０によって暗号化
されるが、このときプログラム作成者は、暗号化装置１
０に任意の暗号キーコードを入力する。暗号キーコード
は例えば８ビットで構成される。
【００１０】暗号化の方式は、暗号キーコードを乱数発
生回路（図示せず）にプリセットすることによって順次
得られる８ビットの乱数コードとプログラムを構成する
８ビットの命令コードとのＥ−ＯＲによって行うもので
ある。これは、ＤＳＰ１１で行う復号方式は全く同じと
なる。詳細は後述する。暗号化されたプログラムは、暗
号化キーコード、即ち、復号化キーコードが最初にＤＳ
Ｐ１１に転送されるように暗号化されたプログラムと共
にマイコン１２の製造時にＲＯＭ１３に書き込まれる。
生回路（図示せず）にプリセットすることによって順次
得られる８ビットの乱数コードとプログラムを構成する
８ビットの命令コードとのＥ−ＯＲによって行うもので
ある。これは、ＤＳＰ１１で行う復号方式は全く同じと
なる。詳細は後述する。暗号化されたプログラムは、暗
号化キーコード、即ち、復号化キーコードが最初にＤＳ
Ｐ１１に転送されるように暗号化されたプログラムと共
にマイコン１２の製造時にＲＯＭ１３に書き込まれる。
【００１１】一方、マイコン１２のプログラム転送用の
端子に接続されたＤＳＰ１１のプログラム入力回路は、
復号キー抽出回路１４と復号回路１５とから概略構成さ
れる。ＤＳＰ１１を動作させるにあたり、マイコン１２
は先ず制御信号をＤＳＰ１１に送出した後、復号キーコ
ード、暗号化されたプログラムの順でシリアル転送を開
始する。復号キー抽出回路１４は、制御信号の印加によ
って動作状態となり、最初に転送されて来る復号キーコ
ードを８ビット入力すると、この復号キーコードを復号
回路１５に送り、復号回路１５内の乱数発生回路（後述
する）にプリセットする。復号回路１５は、順次発生さ
れる乱数と順次入力されて来る暗号化されたプログラム
の命令コードとのＥ−ＯＲ出力を得ることによってプロ
グラムを復号する。
端子に接続されたＤＳＰ１１のプログラム入力回路は、
復号キー抽出回路１４と復号回路１５とから概略構成さ
れる。ＤＳＰ１１を動作させるにあたり、マイコン１２
は先ず制御信号をＤＳＰ１１に送出した後、復号キーコ
ード、暗号化されたプログラムの順でシリアル転送を開
始する。復号キー抽出回路１４は、制御信号の印加によ
って動作状態となり、最初に転送されて来る復号キーコ
ードを８ビット入力すると、この復号キーコードを復号
回路１５に送り、復号回路１５内の乱数発生回路（後述
する）にプリセットする。復号回路１５は、順次発生さ
れる乱数と順次入力されて来る暗号化されたプログラム
の命令コードとのＥ−ＯＲ出力を得ることによってプロ
グラムを復号する。
【００１２】復号されたプログラムの命令コードは、順
次プログラムを格納するＳＲＡＭ１６に書き込まれる。 プログラムの復号及び書き込みが終了すると、ＤＳＰ１
１は、順次ＳＲＡＭ１６をプログラムカウンタ（図示せ
ず）でアドレス指定することにより、プログラムで指定
された信号処理を行う。次に、図１で示されたＤＳＰ１
１のプログラム入力回路の詳細な回路ブロックを図２に
示す。
次プログラムを格納するＳＲＡＭ１６に書き込まれる。 プログラムの復号及び書き込みが終了すると、ＤＳＰ１
１は、順次ＳＲＡＭ１６をプログラムカウンタ（図示せ
ず）でアドレス指定することにより、プログラムで指定
された信号処理を行う。次に、図１で示されたＤＳＰ１
１のプログラム入力回路の詳細な回路ブロックを図２に
示す。
【００１３】図２において、復号キー抽出回路１４は、
マイコン１２から端子ＳＩＮに出力される制御信号ＣＯ
ＮＴがセット端子Ｓに印加されるＦＦ（フリップフロッ
プ）１７と、ＦＦ１７の出力Ｑが印加され、出力ＣＮＴ
ＤがＦＦ１７のリセット入力Ｒに印加されるＡＮＤゲー
ト１８と、ＦＦ１７の反転出力＊Ｑが印加されるＡＮＤ
ゲート１９とから構成される。
マイコン１２から端子ＳＩＮに出力される制御信号ＣＯ
ＮＴがセット端子Ｓに印加されるＦＦ（フリップフロッ
プ）１７と、ＦＦ１７の出力Ｑが印加され、出力ＣＮＴ
ＤがＦＦ１７のリセット入力Ｒに印加されるＡＮＤゲー
ト１８と、ＦＦ１７の反転出力＊Ｑが印加されるＡＮＤ
ゲート１９とから構成される。
【００１４】また、復号回路１５は、マイコン１２から
シリアルに転送される復号キーコード及び暗号化された
プログラムが印加されるデータ入力端子ＤＩＮに接続さ
れたＥ−ＯＲゲート２１と、出力がＥ−ＯＲゲート２１
に接続され入力の一方にＦＦ１７の反転出力＊Ｑが印加
されたＡＮＤゲート２２と、ＡＮＤゲート２２の他方の
入力に出力が印加される乱数発生回路２３とから構成さ
れる。ここで、乱数発生回路２３は、クロック入力端子
ＣＩＮにマイコン１２から印加される転送クロックＳＣ
Ｋによって制御される、例えば、８ビットのシフトレジ
スタ２４と、シフトレジスタ２４の所定２ビットの出力
が印加され、出力がシフトレジスタ２４のデータ入力Ｄ
に接続されたＥ−ＯＲゲート２５から構成される。
シリアルに転送される復号キーコード及び暗号化された
プログラムが印加されるデータ入力端子ＤＩＮに接続さ
れたＥ−ＯＲゲート２１と、出力がＥ−ＯＲゲート２１
に接続され入力の一方にＦＦ１７の反転出力＊Ｑが印加
されたＡＮＤゲート２２と、ＡＮＤゲート２２の他方の
入力に出力が印加される乱数発生回路２３とから構成さ
れる。ここで、乱数発生回路２３は、クロック入力端子
ＣＩＮにマイコン１２から印加される転送クロックＳＣ
Ｋによって制御される、例えば、８ビットのシフトレジ
スタ２４と、シフトレジスタ２４の所定２ビットの出力
が印加され、出力がシフトレジスタ２４のデータ入力Ｄ
に接続されたＥ−ＯＲゲート２５から構成される。
【００１５】更に、プログラム入力回路は、クロック入
力端子をＣＩＮに印加された転送クロックＳＣＫを８個
計数する毎に出力ＯＶＣをＡＮＤゲート１８及び１９に
印加するカウンタ２６と、Ｅ−ＯＲゲート２１の出力が
データ入力Ｄに接続され、転送クロックＳＣＫによって
シフト動作を行うシフトレジスタ２７と、ＡＮＤゲート
１８の出力ＣＮＴＤによって制御され、シフトレジスタ
２７のデータをシフトレジスタ２４にプリセットする伝
送ゲート２８と、ＡＮＤゲート１９の出力ＣＮＴＰによ
って制御され、シフトレジスタ２７のデータを送出する
伝送ゲート２９と、伝送ゲート２９から送出されたデー
タを保持し、プログラムＲＡＭ（図示せず）にデータを
出力するラッチ回路３０とを有している。
力端子をＣＩＮに印加された転送クロックＳＣＫを８個
計数する毎に出力ＯＶＣをＡＮＤゲート１８及び１９に
印加するカウンタ２６と、Ｅ−ＯＲゲート２１の出力が
データ入力Ｄに接続され、転送クロックＳＣＫによって
シフト動作を行うシフトレジスタ２７と、ＡＮＤゲート
１８の出力ＣＮＴＤによって制御され、シフトレジスタ
２７のデータをシフトレジスタ２４にプリセットする伝
送ゲート２８と、ＡＮＤゲート１９の出力ＣＮＴＰによ
って制御され、シフトレジスタ２７のデータを送出する
伝送ゲート２９と、伝送ゲート２９から送出されたデー
タを保持し、プログラムＲＡＭ（図示せず）にデータを
出力するラッチ回路３０とを有している。
【００１６】次に図３の動作タイミング図を参照して図
２に示されたプログラム入力回路の動作を説明する。先
ず、復号キーコード及び暗号化されたプログラムを転送
する前に制御信号ＣＯＮＴを「Ｈ」レベルのパルスとし
て出力する。この制御信号ＣＯＮＴの立ち上がりにより
、ＦＦ１７がセットされ、カウンタ２６がリセットされ
る。これにより、ＦＦ１７の出力Ｑが「Ｈ」レベルとな
ってＡＮＤゲート１８が開き、出力＊Ｑが「Ｌ」レベル
となってＡＮＤゲート１９が閉じる。
２に示されたプログラム入力回路の動作を説明する。先
ず、復号キーコード及び暗号化されたプログラムを転送
する前に制御信号ＣＯＮＴを「Ｈ」レベルのパルスとし
て出力する。この制御信号ＣＯＮＴの立ち上がりにより
、ＦＦ１７がセットされ、カウンタ２６がリセットされ
る。これにより、ＦＦ１７の出力Ｑが「Ｈ」レベルとな
ってＡＮＤゲート１８が開き、出力＊Ｑが「Ｌ」レベル
となってＡＮＤゲート１９が閉じる。
【００１７】次に、８ビットから成る復号キーコードを
転送クロックＳＣＫによってＤＳＰ１１に印加する。こ
のとき、ＦＦ１７の出力＊Ｑが「Ｌ」レベルであるため
、ＡＮＤゲート２２の出力は「Ｌ」レベルとなっている
。従って、Ｅ−ＯＲゲート２１は、データ入力端ＤＩＮ
に印加された復号キーコードをそのまま出力することに
なる。よって、シフトレジスタ２７は、転送クロックＳ
ＣＫにより復号キーコードを順次シフトする。一方、カ
ウンタ２６は、この転送クロックＳＣＫの計数を開始し
、計数値が「８」になったとき、即ち、シフトレジスタ
２７に復号キーコードが８ビット全部取り込まれたとき
、図４に示す如く、転送クロックＳＣＫのパルス幅に等
しい「Ｈ」レベルの出力ＯＶＣを出力する。この出力Ｏ
ＶＣは、開かれているＡＮＤゲート１８を介して出力Ｃ
ＮＴＤとして出力され、転送ゲート２８を開く。これに
より、シフトレジスタ２７に取り込まれた復号キーコー
ドが乱数発生回路２３のシフトレジスタ２４にプリセッ
トされる。
転送クロックＳＣＫによってＤＳＰ１１に印加する。こ
のとき、ＦＦ１７の出力＊Ｑが「Ｌ」レベルであるため
、ＡＮＤゲート２２の出力は「Ｌ」レベルとなっている
。従って、Ｅ−ＯＲゲート２１は、データ入力端ＤＩＮ
に印加された復号キーコードをそのまま出力することに
なる。よって、シフトレジスタ２７は、転送クロックＳ
ＣＫにより復号キーコードを順次シフトする。一方、カ
ウンタ２６は、この転送クロックＳＣＫの計数を開始し
、計数値が「８」になったとき、即ち、シフトレジスタ
２７に復号キーコードが８ビット全部取り込まれたとき
、図４に示す如く、転送クロックＳＣＫのパルス幅に等
しい「Ｈ」レベルの出力ＯＶＣを出力する。この出力Ｏ
ＶＣは、開かれているＡＮＤゲート１８を介して出力Ｃ
ＮＴＤとして出力され、転送ゲート２８を開く。これに
より、シフトレジスタ２７に取り込まれた復号キーコー
ドが乱数発生回路２３のシフトレジスタ２４にプリセッ
トされる。
【００１８】更に、出力ＣＮＴＤはＦＦ１７のリセット
入力Ｒに印加され、ＦＦ１７はリセットされ、出力Ｑが
「Ｌ」レベル、出力＊Ｑが「Ｈ」レベルとなる。これに
より、ＡＮＤゲート１８は閉じられ、ＡＮＤゲート１９
及びＡＮＤゲート２２が開かれる。その後、順次暗号化
されたプログラムが転送クロックＳＣＫによってＤＳＰ
１１に印加される。このとき、転送クロックＳＣＫが印
加される毎に乱数発生回路２３のシフトレジスタ２４か
ら復号キーコードに基いて作成された乱数が順次１ビッ
トづつ出力される。この乱数出力は、開らかれているＡ
ＮＤゲート２２からＥ−ＯＲゲート２１に出力される。 従って、データ入力端子ＤＩＮに印加された暗号化され
たプログラムは、１ビット毎に乱数出力とＥ−ＯＲゲー
ト２１によって加算され、シフトレジスタ２７に印加さ
れる。即ち、暗号化されたプログラムの復号化がＥ−Ｏ
Ｒゲート２１によって成されるのである。
入力Ｒに印加され、ＦＦ１７はリセットされ、出力Ｑが
「Ｌ」レベル、出力＊Ｑが「Ｈ」レベルとなる。これに
より、ＡＮＤゲート１８は閉じられ、ＡＮＤゲート１９
及びＡＮＤゲート２２が開かれる。その後、順次暗号化
されたプログラムが転送クロックＳＣＫによってＤＳＰ
１１に印加される。このとき、転送クロックＳＣＫが印
加される毎に乱数発生回路２３のシフトレジスタ２４か
ら復号キーコードに基いて作成された乱数が順次１ビッ
トづつ出力される。この乱数出力は、開らかれているＡ
ＮＤゲート２２からＥ−ＯＲゲート２１に出力される。 従って、データ入力端子ＤＩＮに印加された暗号化され
たプログラムは、１ビット毎に乱数出力とＥ−ＯＲゲー
ト２１によって加算され、シフトレジスタ２７に印加さ
れる。即ち、暗号化されたプログラムの復号化がＥ−Ｏ
Ｒゲート２１によって成されるのである。
【００１９】一方、カウンタ２６は、暗号化されたプロ
グラムの転送クロックＳＣＫを計数し、計数値が「８」
になる毎に出力ＯＶＣを出力する。この出力ＯＶＣは、
開いているＡＮＤゲート１９の出力ＣＮＴＰとして出力
させるため、転送ゲート２９が開き、シフトレジスタ２
７に取り込まれた８ビットの復号化されたプログラムが
ラッチ回路３０に転送されラッチされる。ラッチ回路３
０にラッチされたプログラムは、シフトレジスタ２７の
シフト動作が行われている間に、プログラム保持用のＳ
ＲＡＭに順次転送され記憶される。
グラムの転送クロックＳＣＫを計数し、計数値が「８」
になる毎に出力ＯＶＣを出力する。この出力ＯＶＣは、
開いているＡＮＤゲート１９の出力ＣＮＴＰとして出力
させるため、転送ゲート２９が開き、シフトレジスタ２
７に取り込まれた８ビットの復号化されたプログラムが
ラッチ回路３０に転送されラッチされる。ラッチ回路３
０にラッチされたプログラムは、シフトレジスタ２７の
シフト動作が行われている間に、プログラム保持用のＳ
ＲＡＭに順次転送され記憶される。
【００２０】このようにして、マイコンから復号キーコ
ードを最初に送り、続いて暗号化されたプログラムを送
ることにより、復号キーコードがＤＳＰ１１に取り出さ
れ、暗号化されたプログラムが復号される。このとき、
データ入力端子ＤＩＮから第３者に復号キー及び暗号化
されたプログラムが知られてしまうが、復号キーによっ
てどのような乱数を発生しているか、あるいは、乱数発
生のシステムが知られない限り、プログラムを解読する
ことは困難であり、プログラムの秘密を保護することが
できる。
ードを最初に送り、続いて暗号化されたプログラムを送
ることにより、復号キーコードがＤＳＰ１１に取り出さ
れ、暗号化されたプログラムが復号される。このとき、
データ入力端子ＤＩＮから第３者に復号キー及び暗号化
されたプログラムが知られてしまうが、復号キーによっ
てどのような乱数を発生しているか、あるいは、乱数発
生のシステムが知られない限り、プログラムを解読する
ことは困難であり、プログラムの秘密を保護することが
できる。
【００２１】
【発明の効果】上述の如く本発明によれば、ＤＳＰのプ
ログラム入力回路に復号キーコードを取り出して、復号
する機能を備えるため、ユーザーが任意に復号キーコー
ドを設定できる利点、及び、ＤＳＰが特定のユーザー向
けに限定されることがないため、ＤＳＰが持っている汎
用性が阻害されることがなくなる。
ログラム入力回路に復号キーコードを取り出して、復号
する機能を備えるため、ユーザーが任意に復号キーコー
ドを設定できる利点、及び、ＤＳＰが特定のユーザー向
けに限定されることがないため、ＤＳＰが持っている汎
用性が阻害されることがなくなる。
【図１】本発明の実施例を示すシステムブロック図であ
る。
る。
【図２】本発明の実施例を示すプログラム入力回路のブ
ロック図である。
ロック図である。
【図３】図３に示されたブロック図の動作を示すタイミ
ング図である。
ング図である。
【図４】従来技術を示すシステムブロック図である。
９ プログラム開発装置１０
暗号化装置 １１ ＤＳＰ １２ マイコン １３ ＲＯＭ １４ 復号キー抽出回路１５
復号回路 １６ ＳＲＡＭ １７ ＦＦ １８，１９ ＡＮＤゲート ２１ Ｅ−ＯＲゲート２２
ＡＮＤゲート２３ 乱
数発生回路２４ シフトレジスタ２
５ Ｅ−ＯＲゲート２６
カウンタ ２７ シフトレジスタ２８，２９
転送ゲート ３０ ラッチ回路
暗号化装置 １１ ＤＳＰ １２ マイコン １３ ＲＯＭ １４ 復号キー抽出回路１５
復号回路 １６ ＳＲＡＭ １７ ＦＦ １８，１９ ＡＮＤゲート ２１ Ｅ−ＯＲゲート２２
ＡＮＤゲート２３ 乱
数発生回路２４ シフトレジスタ２
５ Ｅ−ＯＲゲート２６
カウンタ ２７ シフトレジスタ２８，２９
転送ゲート ３０ ラッチ回路
Claims (2)
- 【請求項１】 外部制御装置から所定の法則に従って
暗号化されたプログラムを入力するプログラム入力回路
において、前記暗号化されたプログラムを復号するため
の復号キーコードと前記暗号化されたプログラムの入力
に先立って前記外部制御装置から印加される制御信号に
より動作し、前記復号キーコードを取り出すための復号
キー抽出回路と、該制御回路によって取り出された復号
キーコードに基いて前記暗号化されたプログラムを復号
する復号回路とを備えたことを特徴とする情報処理装置
のプログラム入力回路。 - 【請求項２】 外部制御装置から所定の法則に従って
暗号化されたプログラムを情報処理装置に転送するプロ
グラム転送方法において、前記プログラムを暗号化する
際に使用した暗号キーコードに対応する複合キーコード
と暗号化されたプログラムを前記外部制御装置内部の記
憶装置に記憶し、前記複合キーコードを前記情報処理装
置に転送した後前記暗号化されたプログラムを前記情報
処理装置に転送することを特徴とするプログラム転送方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3026368A JPH04264922A (ja) | 1991-02-20 | 1991-02-20 | 情報処理装置のプログラム入力回路及びプログラム転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3026368A JPH04264922A (ja) | 1991-02-20 | 1991-02-20 | 情報処理装置のプログラム入力回路及びプログラム転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264922A true JPH04264922A (ja) | 1992-09-21 |
Family
ID=12191561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3026368A Pending JPH04264922A (ja) | 1991-02-20 | 1991-02-20 | 情報処理装置のプログラム入力回路及びプログラム転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264922A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543476A (ja) * | 1999-04-30 | 2002-12-17 | トムソン ライセンシング ソシエテ アノニム | 多フォーマットのパーソナル・ディジタル・オーディオ・プレーヤ |
| US6526511B1 (en) | 1997-12-25 | 2003-02-25 | Nippon Telegraph And Telephone Corporation | Apparatus and method for modifying microprocessor system at random and maintaining equivalent functionality in spite of modification, and the same microprocessor system |
-
1991
- 1991-02-20 JP JP3026368A patent/JPH04264922A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6526511B1 (en) | 1997-12-25 | 2003-02-25 | Nippon Telegraph And Telephone Corporation | Apparatus and method for modifying microprocessor system at random and maintaining equivalent functionality in spite of modification, and the same microprocessor system |
| JP2002543476A (ja) * | 1999-04-30 | 2002-12-17 | トムソン ライセンシング ソシエテ アノニム | 多フォーマットのパーソナル・ディジタル・オーディオ・プレーヤ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sorkin | Lucifer, a cryptographic algorithm | |
| US4255811A (en) | Key controlled block cipher cryptographic system | |
| US4316055A (en) | Stream/block cipher crytographic system | |
| US5008935A (en) | Efficient method for encrypting superblocks of data | |
| US4386234A (en) | Cryptographic communication and file security using terminals | |
| US4238854A (en) | Cryptographic file security for single domain networks | |
| US4369332A (en) | Key variable generator for an encryption/decryption device | |
| US5109152A (en) | Communication apparatus | |
| CN1808966B (zh) | 安全数据处理方法及其系统 | |
| EP0002389A1 (en) | Multiple domain data communication | |
| US5671284A (en) | Data encryptor having a scalable clock | |
| JPH0242840A (ja) | 機密データ伝送方法 | |
| JP2002328845A (ja) | 半導体集積回路及びｉｃカードのセキュリティー保護方法 | |
| US6845159B1 (en) | Processing method and apparatus for converting information from a first format into a second format | |
| JPS6016779B2 (ja) | ブロツク単位暗号化装置 | |
| JPS6127751B2 (ja) | ||
| JPS6021501B2 (ja) | デ−タ通信ネツトワ−クにおける操作キ−検証方法 | |
| US4133974A (en) | System for locally enciphering prime data | |
| JP3586475B2 (ja) | 擬似乱数列の発生方法および回路装置 | |
| CN101176329A (zh) | 通信协议和电子通信系统——特别是认证控制系统——及相应的方法 | |
| JP2001325153A (ja) | フィールドプログラマブルゲートアレイの回路情報保護方法 | |
| GB2124808A (en) | Security system | |
| JPH045298B2 (ja) | ||
| JPH0231290A (ja) | Ｉｃカード装置 | |
| US7809141B2 (en) | Ciphering by blocks of the content of a memory external to a processor |