JPH04267384A - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路Info
- Publication number
- JPH04267384A JPH04267384A JP3048856A JP4885691A JPH04267384A JP H04267384 A JPH04267384 A JP H04267384A JP 3048856 A JP3048856 A JP 3048856A JP 4885691 A JP4885691 A JP 4885691A JP H04267384 A JPH04267384 A JP H04267384A
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- time
- drive circuit
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003071 parasitic effect Effects 0.000 abstract description 17
- 230000010355 oscillation Effects 0.000 abstract description 12
- 239000003990 capacitor Substances 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、光通信等に用いられる
レーザダイオードの駆動回路に関するものである。
レーザダイオードの駆動回路に関するものである。
【０００２】
【従来の技術】光通信等、光パルスを用いる信号形式に
おいては、パルス繰り返し速度を高速化して通信容量等
、単位時間当たりの情報量を増大することが図られてい
る。パルス周波数を高くするためには、短いパルス出力
を得ることが必要であり、レーザダイオードの発振パル
スの立ち上がり、立ち下がり時間を、短くすることが不
可欠である。
おいては、パルス繰り返し速度を高速化して通信容量等
、単位時間当たりの情報量を増大することが図られてい
る。パルス周波数を高くするためには、短いパルス出力
を得ることが必要であり、レーザダイオードの発振パル
スの立ち上がり、立ち下がり時間を、短くすることが不
可欠である。
【０００３】図２は、このような高速パルス発振に適用
される、レーザダイオード駆動回路の従来例の等価回路
図である。図中、１は差動増幅回路、２ａ，２ｂは入力
端子、３ａ，３ｂは出力端子、４ａ，４ｂはＦＥＴ、５
はレーザダイオード、６は定電流回路、７は電源、９ａ
，９ｂは寄生容量である。「＋ＩＮ」「−ＩＮ」は入力
パルス、「＋ＯＵＴ」「−ＯＵＴ」は出力パルスであり
、逆位相の信号として表すために、それぞれ「＋」およ
び「−」を付加した。
される、レーザダイオード駆動回路の従来例の等価回路
図である。図中、１は差動増幅回路、２ａ，２ｂは入力
端子、３ａ，３ｂは出力端子、４ａ，４ｂはＦＥＴ、５
はレーザダイオード、６は定電流回路、７は電源、９ａ
，９ｂは寄生容量である。「＋ＩＮ」「−ＩＮ」は入力
パルス、「＋ＯＵＴ」「−ＯＵＴ」は出力パルスであり
、逆位相の信号として表すために、それぞれ「＋」およ
び「−」を付加した。
【０００４】差動増幅回路１の出力端子３ａ，３ｂは、
駆動部を構成する、例えば、ＦＥＴにより構成される増
幅素子ＦＥＴ４ａ，４ｂのゲートに接続され、ＦＥＴ４
ａのドレインは、レーザダイオード５を介して、また、
ＦＥＴ４ｂのドレインは、直接に基準電位（接地）に接
続されている。ＦＥＴ４ａ，４ｂのソースは、定電流回
路６を介して電源７に接続されている。
駆動部を構成する、例えば、ＦＥＴにより構成される増
幅素子ＦＥＴ４ａ，４ｂのゲートに接続され、ＦＥＴ４
ａのドレインは、レーザダイオード５を介して、また、
ＦＥＴ４ｂのドレインは、直接に基準電位（接地）に接
続されている。ＦＥＴ４ａ，４ｂのソースは、定電流回
路６を介して電源７に接続されている。
【０００５】差動増幅回路１は、入力端子２ａ，２ｂに
、相互に逆位相で同一波形の入力パルス＋ＩＮ，−ＩＮ
を入力すると、出力端子３ａ，３ｂから、入力の位相と
反転した位相で、かつ、相互に逆位相関係にあって、同
一波形の出力パルス−ＯＵＴ，＋ＯＵＴを出力する。 この出力パルスでＦＥＴ４ａ，４ｂを駆動し、ＦＥＴ４
ａがオンする位相にある場合には、レーザダイオード５
はパルス励起され、パルス発振し、光パルスを出力する
。このとき、ＦＥＴ４ｂはオフの関係にあるから、ＦＥ
Ｔ４ｂの電流は減少し、定電流回路６の電流の大部分は
、レーザダイオード５に流れることになる。
、相互に逆位相で同一波形の入力パルス＋ＩＮ，−ＩＮ
を入力すると、出力端子３ａ，３ｂから、入力の位相と
反転した位相で、かつ、相互に逆位相関係にあって、同
一波形の出力パルス−ＯＵＴ，＋ＯＵＴを出力する。 この出力パルスでＦＥＴ４ａ，４ｂを駆動し、ＦＥＴ４
ａがオンする位相にある場合には、レーザダイオード５
はパルス励起され、パルス発振し、光パルスを出力する
。このとき、ＦＥＴ４ｂはオフの関係にあるから、ＦＥ
Ｔ４ｂの電流は減少し、定電流回路６の電流の大部分は
、レーザダイオード５に流れることになる。
【０００６】次に、入力パルス＋ＩＮ，−ＩＮの位相が
逆転すると、ＦＥＴ４ａはほぼオフとなり、レーザダイ
オード５の発振は停止し、定電流回路６の電流の大部分
は、ＦＥＴ４ｂに流れ、以下これを繰り返す。
逆転すると、ＦＥＴ４ａはほぼオフとなり、レーザダイ
オード５の発振は停止し、定電流回路６の電流の大部分
は、ＦＥＴ４ｂに流れ、以下これを繰り返す。
【０００７】以上のように、レーザダイオード５は、出
力パルス−ＯＵＴによりパルス駆動されるが、寄生容量
９ａ，９ｂ等により、駆動電流は、立ち上がり時間Ｔｒ
で増加し、立ち下がり時間Ｔｆで減少する。この寄生容
量は、回路の配線などによる浮遊容量である。
力パルス−ＯＵＴによりパルス駆動されるが、寄生容量
９ａ，９ｂ等により、駆動電流は、立ち上がり時間Ｔｒ
で増加し、立ち下がり時間Ｔｆで減少する。この寄生容
量は、回路の配線などによる浮遊容量である。
【０００８】図３（Ａ）は、駆動電流の波形図であり、
寄生容量等により立ち上がり時間Ｔｒ、立ち下がり時間
Ｔｆの遅れがある。この遅れ時間Ｔｒ，Ｔｆは、回路全
体の時定数により決まる。
寄生容量等により立ち上がり時間Ｔｒ、立ち下がり時間
Ｔｆの遅れがある。この遅れ時間Ｔｒ，Ｔｆは、回路全
体の時定数により決まる。
【０００９】パルス幅を短くするためには、立ち上がり
時間Ｔｒおよび立ち下がり時間Ｔｆも短くする必要があ
る。しかしながら、この時間を過度に短くすると、図３
（Ｂ）に示すように、緩和振動と呼ばれる現象を生じ、
光出力が不安定となる問題が発生する。
時間Ｔｒおよび立ち下がり時間Ｔｆも短くする必要があ
る。しかしながら、この時間を過度に短くすると、図３
（Ｂ）に示すように、緩和振動と呼ばれる現象を生じ、
光出力が不安定となる問題が発生する。
【００１０】従来のレーザダイオード駆動回路では、構
造上、Ｔｒ＝Ｔｆとなってしまい、高速性を高めながら
、かつ、緩和振動を抑制することは困難であった。
造上、Ｔｒ＝Ｔｆとなってしまい、高速性を高めながら
、かつ、緩和振動を抑制することは困難であった。
【００１１】
【発明が解決しようとする課題】本発明は、上述の問題
点を解決するためになされたもので、時定数を適当な値
として緩和振動を抑制するとともに、高速駆動が可能な
レーザダイオード駆動回路を提供することを目的とする
ものである。
点を解決するためになされたもので、時定数を適当な値
として緩和振動を抑制するとともに、高速駆動が可能な
レーザダイオード駆動回路を提供することを目的とする
ものである。
【００１２】
【課題を解決するための手段】本発明は、レーザダイオ
ード駆動回路において、差動増幅回路の時定数を非対称
として、立ち上がり時間Ｔｒが、立ち下がり時間Ｔｆよ
り大きい駆動信号を得るようにしたことを特徴とするも
のである。
ード駆動回路において、差動増幅回路の時定数を非対称
として、立ち上がり時間Ｔｒが、立ち下がり時間Ｔｆよ
り大きい駆動信号を得るようにしたことを特徴とするも
のである。
【００１３】
【作用】差動増幅回路の時定数を非対称とすることによ
って、図４の−ＯＵＴに示すような、立ち上がり時間Ｔ
ｒが、立ち下がり時間Ｔｆより大きい駆動信号を得るこ
とができる。立ち上がり時間Ｔｒは、緩和振動が問題と
ならない値に選ばれる。立ち下がり時間Ｔｆは、可能な
限り短い時間となるよう設計することができる。したが
って、立ち上がりにおいて、緩和振動は生じない。立ち
下がりにおいては、光出力が生じないところであるから
、緩和振動は光出力に影響を与えることはない。
って、図４の−ＯＵＴに示すような、立ち上がり時間Ｔ
ｒが、立ち下がり時間Ｔｆより大きい駆動信号を得るこ
とができる。立ち上がり時間Ｔｒは、緩和振動が問題と
ならない値に選ばれる。立ち下がり時間Ｔｆは、可能な
限り短い時間となるよう設計することができる。したが
って、立ち上がりにおいて、緩和振動は生じない。立ち
下がりにおいては、光出力が生じないところであるから
、緩和振動は光出力に影響を与えることはない。
【００１４】
【実施例】図１は、本発明のレーザダイオード駆動回路
の一実施例の等価回路図である。図中、図２と同様な部
分には同じ符号を付して説明を省略する。なお、差動増
幅回路部は、１段の差動増幅回路として等価的に図示し
た。１０ａ，１０ｂ，１３はＦＥＴ、１１ａ，１１ｂは
負荷抵抗、１２はダイオードである。
の一実施例の等価回路図である。図中、図２と同様な部
分には同じ符号を付して説明を省略する。なお、差動増
幅回路部は、１段の差動増幅回路として等価的に図示し
た。１０ａ，１０ｂ，１３はＦＥＴ、１１ａ，１１ｂは
負荷抵抗、１２はダイオードである。
【００１５】ＦＥＴ１０ａ，１０ｂは差動接続され、ダ
イオード１２およびダイオード接続されたＦＥＴ１３は
定電流回路を構成している。
イオード１２およびダイオード接続されたＦＥＴ１３は
定電流回路を構成している。
【００１６】図４の波形図を参照して図１の各部の動作
を説明する。入力端子２ａ，２ｂにそれぞれ＋ＩＮ，−
ＩＮに示すような入力信号が入力されると、出力端子３
ａ，３ｂには−ＯＵＴ，＋ＯＵＴに示すような出力信号
が出力され、ＦＥＴ４ａ，４ｂを駆動する。
を説明する。入力端子２ａ，２ｂにそれぞれ＋ＩＮ，−
ＩＮに示すような入力信号が入力されると、出力端子３
ａ，３ｂには−ＯＵＴ，＋ＯＵＴに示すような出力信号
が出力され、ＦＥＴ４ａ，４ｂを駆動する。
【００１７】差動増幅回路の出力端子３ａ，３ｂには、
ＦＥＴの出力容量、回路等による浮遊容量等の寄生容量
９ａ，９ｂが存在するため、差動増幅回路の出力信号−
ＯＵＴおよび＋ＯＵＴの、立ち上がり，立ち下がり時に
は、この寄生容量９ａ，９ｂが充放電される。すなわち
、寄生容量９ａについては、ＦＥＴ１０ａのオフ時に、
負荷抵抗１１ａを介して充電され、オン時に、ＦＥＴ１
０ａ，ＦＥＴ１３を介して放電される。寄生容量９ｂに
ついては、ＦＥＴ１０ｂのオフ時に、負荷抵抗１１ｂを
介して充電され、オン時に、ＦＥＴ１０ｂ，ＦＥＴ１３
を介して放電される。この充放電のために、ＦＥＴ１０
ａに図４に示す＋ＩＮの信号が印加されると、その立ち
下がりにおいて、寄生容量９ａの充電が開始される。充
電は、負荷抵抗１１ａの抵抗値Ｒａと寄生容量９ａの容
量Ｃａとの積（Ｒａ×Ｃａ）の電気的時定数により行な
われるから、図４の−ＯＵＴに示すように、Ｔｒの立ち
上がり時間となる。＋ＩＮの立ち上がりにおいては、Ｆ
ＥＴ１０ａがＦＥＴ１０ｂと差動接続されているから、
寄生容量９ｂの充電が進むまでは、ＦＥＴ１０ａはオン
となることができず、したがって、−ＯＵＴにおける立
ち下がりは、負荷抵抗１１ｂの抵抗値Ｒｂと寄生容量９
ｂの容量Ｃｂとの積（Ｒｂ×Ｃｂ）の電気的時定数によ
って、Ｔｆの立ち下がり時間となる。
ＦＥＴの出力容量、回路等による浮遊容量等の寄生容量
９ａ，９ｂが存在するため、差動増幅回路の出力信号−
ＯＵＴおよび＋ＯＵＴの、立ち上がり，立ち下がり時に
は、この寄生容量９ａ，９ｂが充放電される。すなわち
、寄生容量９ａについては、ＦＥＴ１０ａのオフ時に、
負荷抵抗１１ａを介して充電され、オン時に、ＦＥＴ１
０ａ，ＦＥＴ１３を介して放電される。寄生容量９ｂに
ついては、ＦＥＴ１０ｂのオフ時に、負荷抵抗１１ｂを
介して充電され、オン時に、ＦＥＴ１０ｂ，ＦＥＴ１３
を介して放電される。この充放電のために、ＦＥＴ１０
ａに図４に示す＋ＩＮの信号が印加されると、その立ち
下がりにおいて、寄生容量９ａの充電が開始される。充
電は、負荷抵抗１１ａの抵抗値Ｒａと寄生容量９ａの容
量Ｃａとの積（Ｒａ×Ｃａ）の電気的時定数により行な
われるから、図４の−ＯＵＴに示すように、Ｔｒの立ち
上がり時間となる。＋ＩＮの立ち上がりにおいては、Ｆ
ＥＴ１０ａがＦＥＴ１０ｂと差動接続されているから、
寄生容量９ｂの充電が進むまでは、ＦＥＴ１０ａはオン
となることができず、したがって、−ＯＵＴにおける立
ち下がりは、負荷抵抗１１ｂの抵抗値Ｒｂと寄生容量９
ｂの容量Ｃｂとの積（Ｒｂ×Ｃｂ）の電気的時定数によ
って、Ｔｆの立ち下がり時間となる。
【００１８】従来は、３ａ，３ｂ両端子について、（Ｒ
ａ×Ｃａ），（Ｒｂ×Ｃｂ）は、ほぼ同じ値となってい
るので、立ち上がり遅れ時間Ｔｒと立ち下がり遅れ時間
Ｔｆはいずれも同じになっていた。
ａ×Ｃａ），（Ｒｂ×Ｃｂ）は、ほぼ同じ値となってい
るので、立ち上がり遅れ時間Ｔｒと立ち下がり遅れ時間
Ｔｆはいずれも同じになっていた。
【００１９】この実施例では、負荷抵抗１１ａの抵抗値
Ｒａを、負荷抵抗１１ｂの抵抗値Ｒｂより大きくした。 寄生容量９ａの容量Ｃａと、寄生容量９ｂの容量Ｃｂと
はほぼ等しいから、ＦＥＴ１０ａの負荷側の時定数は、
ＦＥＴ１０ｂの負荷側の時定数より大きくなる。ここで
、負荷抵抗１１ａの抵抗値ＲａをＦＥＴ緩和振動を生じ
ない程度の立ち上がり遅れ時間になるように容量Ｃａを
勘案して定め、一方、負荷抵抗１１ｂの抵抗値Ｒｂは、
増幅部としての所要性能を満たす最小の抵抗値を定める
ようにする。その結果、出力信号は、図４の−ＯＵＴに
示すように、立ち上がり時間Ｔｆは、立ち下がり時間Ｔ
ｒより大きくなり、出力信号の立ち上がり時間Ｔｒと、
立ち下がり時間Ｔｆを含むパルス幅は、最小に抑えられ
、レーザダイオード５を駆動することにより、短いパル
ス幅のレーザ光出力パルスを得ることができる。
Ｒａを、負荷抵抗１１ｂの抵抗値Ｒｂより大きくした。 寄生容量９ａの容量Ｃａと、寄生容量９ｂの容量Ｃｂと
はほぼ等しいから、ＦＥＴ１０ａの負荷側の時定数は、
ＦＥＴ１０ｂの負荷側の時定数より大きくなる。ここで
、負荷抵抗１１ａの抵抗値ＲａをＦＥＴ緩和振動を生じ
ない程度の立ち上がり遅れ時間になるように容量Ｃａを
勘案して定め、一方、負荷抵抗１１ｂの抵抗値Ｒｂは、
増幅部としての所要性能を満たす最小の抵抗値を定める
ようにする。その結果、出力信号は、図４の−ＯＵＴに
示すように、立ち上がり時間Ｔｆは、立ち下がり時間Ｔ
ｒより大きくなり、出力信号の立ち上がり時間Ｔｒと、
立ち下がり時間Ｔｆを含むパルス幅は、最小に抑えられ
、レーザダイオード５を駆動することにより、短いパル
ス幅のレーザ光出力パルスを得ることができる。
【００２０】なお、差動増幅回路の電気的時定数は、目
的に合うように異なるものとすればよいのであるから、
負荷抵抗１１ａ，１１ｂは、同一の抵抗値とし、立ち上
がり時間を長くする必要のある側に、適当な値の容量を
付加して寄生容量値を大としてもよい。
的に合うように異なるものとすればよいのであるから、
負荷抵抗１１ａ，１１ｂは、同一の抵抗値とし、立ち上
がり時間を長くする必要のある側に、適当な値の容量を
付加して寄生容量値を大としてもよい。
【００２１】
【発明の効果】以上の説明から明らかなように、本発明
によれば、差動増幅回路の出力側の電気的時定数を若干
異なるようにするだけで、特に付加する部品もなく、緩
和振動を抑制しながら、高速にレーザダイオードをパル
ス駆動することができるレーザダイオード駆動回路が実
現でき、小型レーザダイオードモジュール部等が実現で
きる効果がある。
によれば、差動増幅回路の出力側の電気的時定数を若干
異なるようにするだけで、特に付加する部品もなく、緩
和振動を抑制しながら、高速にレーザダイオードをパル
ス駆動することができるレーザダイオード駆動回路が実
現でき、小型レーザダイオードモジュール部等が実現で
きる効果がある。
【図１】本発明のレーザダイオード駆動回路の一実施例
の等価回路図である。
の等価回路図である。
【図２】従来のレーザダイオード駆動回路の等価回路図
である。
である。
【図３】図２のレーザダイオード駆動回路の動作の説明
図である。
図である。
【図４】図１のレーザダイオード駆動回路の動作の説明
図である。
図である。
２ａ，２ｂ 入力端子
３ａ，３ｂ 出力端子
４ａ，４ｂ ＦＥＴ
５ レーザダイオード
６ 定電流回路
７ 電源
９ａ，９ｂ 寄生容量
１０ａ，１０ｂ，１３ ＦＥＴ
１１ａ，１１ｂ 負荷抵抗
１２ ダイオード
Claims (1)
- 【請求項１】 レーザダイオード駆動回路において、
差動増幅回路の時定数を非対称として、立ち上がり時間
Ｔｒが、立ち下がり時間Ｔｆより大きい駆動信号を得る
ようにしたことを特徴とするレーザダイオード駆動回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048856A JP3028621B2 (ja) | 1991-02-21 | 1991-02-21 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048856A JP3028621B2 (ja) | 1991-02-21 | 1991-02-21 | レーザダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267384A true JPH04267384A (ja) | 1992-09-22 |
| JP3028621B2 JP3028621B2 (ja) | 2000-04-04 |
Family
ID=12814915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048856A Expired - Fee Related JP3028621B2 (ja) | 1991-02-21 | 1991-02-21 | レーザダイオード駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028621B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167758A (ja) * | 1994-12-14 | 1996-06-25 | Nec Corp | 光増幅器集積型半導体レーザ及びその駆動方法 |
| JP2006313860A (ja) * | 2005-05-09 | 2006-11-16 | Mitsubishi Electric Corp | レーザダイオード駆動回路 |
| JP2016096221A (ja) * | 2014-11-13 | 2016-05-26 | 住友電気工業株式会社 | 駆動回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2701313T3 (es) | 2013-02-13 | 2019-02-21 | Ffuuss 2013 S L | Secamanos |
-
1991
- 1991-02-21 JP JP3048856A patent/JP3028621B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167758A (ja) * | 1994-12-14 | 1996-06-25 | Nec Corp | 光増幅器集積型半導体レーザ及びその駆動方法 |
| JP2006313860A (ja) * | 2005-05-09 | 2006-11-16 | Mitsubishi Electric Corp | レーザダイオード駆動回路 |
| JP2016096221A (ja) * | 2014-11-13 | 2016-05-26 | 住友電気工業株式会社 | 駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3028621B2 (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030926A (en) | Voltage controlled balanced crystal oscillator circuit | |
| JP2003198343A (ja) | クロックデューティ／スキュー補正機能を有する位相分周回路 | |
| US6931040B2 (en) | System and method for using an output transformer for laser diode drivers | |
| US5545941A (en) | Crystal oscillator circuit | |
| KR102371785B1 (ko) | 수정 발진 회로 및 전자 시계 | |
| US7075381B2 (en) | Oscillator circuit and oscillator | |
| US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| JPH04267384A (ja) | レーザダイオード駆動回路 | |
| EP0772297A1 (en) | A circuit for generating an output signal having a 50% duty cycle | |
| KR20010021705A (ko) | 오실레이터를 포함한 집적 회로 | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| US20070126485A1 (en) | Voltage-controlled oscillator | |
| JP3146467B2 (ja) | 半導体レーザ駆動回路 | |
| US6828868B2 (en) | Semiconductor device having an oscillating circuit | |
| JPH01115181A (ja) | 半導体レーザの駆動回路 | |
| US20240388253A1 (en) | Reducing Startup Time In A Crystal Oscillator | |
| JP2910279B2 (ja) | レーザダイオード駆動回路 | |
| US7701303B2 (en) | Oscillator with Darlington nodes | |
| JP4790306B2 (ja) | レーザダイオード駆動回路 | |
| JP2684701B2 (ja) | 半導体レーザ駆動回路 | |
| JP2910280B2 (ja) | レーザダイオード駆動回路 | |
| KR0176173B1 (ko) | 주파수 채배회로 및 이를 이용한 오실레이터 | |
| JP2003051639A (ja) | レーザダイオード駆動回路 | |
| JPH02119443A (ja) | パルス伝送用出力バッファ回路 | |
| JPH0646104Y2 (ja) | コイルドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |