JPH0426800B2 - - Google Patents
Info
- Publication number
- JPH0426800B2 JPH0426800B2 JP61282608A JP28260886A JPH0426800B2 JP H0426800 B2 JPH0426800 B2 JP H0426800B2 JP 61282608 A JP61282608 A JP 61282608A JP 28260886 A JP28260886 A JP 28260886A JP H0426800 B2 JPH0426800 B2 JP H0426800B2
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- pattern
- via hole
- printed wiring
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、各種電子機器に用いられ、電子部品
を実装するために使用される多層プリント配線板
に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a multilayer printed wiring board used in various electronic devices and used to mount electronic components.
(従来の技術)
一般にプリント配線板は、電子部品の規格の中
で基本格子(通常2.54mm)という決まつた間隔の
マトリツクス状格子と、その格子を等分割した補
助格子を想定して、基本格子位置にIC等の電子
部品を実装するためのスルーホールを設け、補助
格子位置に必要な配線を施している。近年の電子
機器の高機能化にともない、多層プリント配線板
においてもよりいつそうの高密度化への要求が高
まり、その要求に対して補助格子位置に各層間の
配線をつなぎかつ部品実装には使用しないバイア
ホールが一般に用いられている。(Prior art) In general, printed wiring boards are designed based on the standard for electronic components, which assumes a matrix-like lattice with a fixed interval called a basic lattice (usually 2.54 mm) and an auxiliary lattice that divides the lattice into equal parts. Through-holes are provided at grid positions to mount electronic components such as ICs, and necessary wiring is provided at auxiliary grid positions. As electronic devices have become more sophisticated in recent years, there has been an increasing demand for higher density in multilayer printed wiring boards. Unused via holes are commonly used.
この非部品実装用のバイアホールは、基本格子
とは異なる補助格子位置に設けられるため、他の
補助格子位置の配線を妨げないように、部品実装
用のスルーホールより微小径となるが、それゆえ
このバイアホールの穴明時の切削抵抗が部品実装
用のスルーホールに比べ大きくなつて、所謂切削
性が低下する。一般に切削性はスルーホールの小
径化に伴い、低下するものだからである。 This via hole for non-component mounting is provided in an auxiliary grid position different from the basic grid, so in order not to interfere with wiring at other auxiliary grid positions, the diameter is smaller than that of the through hole for component mounting. Therefore, the cutting resistance during drilling of this via hole is greater than that of a through hole for mounting components, resulting in a decrease in machinability. This is because machinability generally decreases as the diameter of the through hole becomes smaller.
内層パターンのスルーホール接続部周囲におい
て、穴明時の切削抵抗により、程度の差はあるに
せよ、外層基材と内層パターンとの剥離がおこ
る。この剥離の度合には、切削性の低下に伴い大
きくなる。したがつて、微小径バイアホールで
は、切削性低下により部品実装用のスルーホール
に比べ前記剥離が起きやすくなる。 Around the through-hole connection portion of the inner layer pattern, the outer layer base material and the inner layer pattern peel off due to cutting resistance during drilling, although there are differences in degree. The degree of this peeling increases as the machinability decreases. Therefore, in a via hole with a small diameter, the peeling is more likely to occur than in a through hole for mounting components due to decreased machinability.
特に、微小径バイアホールが内層電源パターン
や内層グランドパターン等の幅広いパターン(通
常べたパターンと呼ばれる)を貫通して内層にお
いて接続されるような場合は、ランドパターンを
設けて接続する場合に比べ、外層基材となるプリ
プレグと内層パターンの密着性が弱く前記剥離が
起こりやすい。この密着性の差は、後者では、プ
リプレクが内層基材の銅表面に比べランドパター
ン周囲の露出した基材樹脂部とは強く密着するた
め、この強い密着性がランドパターンとプリプレ
グとの密着性を向上させていることに起因する。 In particular, when a micro-diameter via hole penetrates a wide pattern (usually called a solid pattern) such as an inner layer power supply pattern or an inner layer ground pattern and is connected in an inner layer, the The adhesion between the prepreg serving as the outer layer base material and the inner layer pattern is weak, and the peeling is likely to occur. This difference in adhesion is because in the latter case, the prepreg adheres more strongly to the exposed resin part of the base material around the land pattern than to the copper surface of the inner layer base material. This is due to the fact that it improves
ところで、プリプレグが内層基材の銅表面に比
べ基材樹脂部と強く密着するのは次のような理由
による。物理的に見れば、基材の銅箔には一般に
電解銅箔が用いられるため、銅箔を取り除いて露
出させた基材樹脂部は、研磨、酸化等の処理を行
つた銅表面に比べ粗面度がかなり高い。また化学
的に見れば、樹脂同士の密着力は、樹脂と銅(酸
化銅)との密着力に比でかなり強い。 By the way, the reason why the prepreg adheres more strongly to the base resin part than to the copper surface of the inner layer base material is as follows. Physically, since electrolytic copper foil is generally used as the copper foil for the base material, the resin part of the base material exposed by removing the copper foil is rougher than the copper surface that has been subjected to treatments such as polishing and oxidation. It has a very high level of respectability. From a chemical standpoint, the adhesion between resins is considerably stronger than the adhesion between resin and copper (copper oxide).
前記剥離は、ハローイングと呼ばれる外観不良
となつて現れる。このハローイングとは、多層プ
リント配線板の製造工程において基材の銅表面と
プリプレグとを密着させる際、その密着強度を向
上させるため基材の銅表面に酸化被膜を形成させ
る方法が一般的であるが、この方法における前記
内層パターンのスルーホール接続部周囲における
外層基材と内層パターンとの剥離等が発生し、そ
の〓間に酸等がしみこんだ場合に、酸化被膜が一
部溶解してその部分が白つぽく見えるという外観
的な欠陥を言うが、その発生は絶縁抵抗の劣化、
外層基板と内層パターンの剥離拡大、スルーホー
ルメツキのクラツク等の不良を引き起こすことが
ある。 The peeling appears as an appearance defect called haloing. This haloing is a common method in which an oxide film is formed on the copper surface of the base material in order to improve the adhesion strength when the copper surface of the base material and the prepreg are brought into close contact with each other in the manufacturing process of multilayer printed wiring boards. However, in this method, if peeling occurs between the outer layer base material and the inner layer pattern around the through-hole connection part of the inner layer pattern, and acid etc. seeps in between, the oxide film may partially dissolve. This is an external defect in which the area looks white, but this occurs due to deterioration of insulation resistance.
This may cause defects such as increased peeling between the outer layer substrate and the inner layer pattern, and cracks in through-hole plating.
従来、内層べたパターンのバイアホールとの接
続部周囲に発生するハローイングのみに対する対
策はなされていなかつたのである。この従来の実
状を第7図及び第8図を参照して説明すると、基
板面補助格子位置に形成された非部品実装用のバ
イアホール22が、べたパターンである内層パタ
ーン24と何等の境界もなく直接的かつ全面的に
接続されているのである。すなわち、その接続部
27周囲にはパターン欠落部を有しない多層プリ
ント配線板21であり、接続部27周囲における
内層パターン24と外層基材29との剥離を抑制
する手段はとられていなかつたのである。 Conventionally, no measures have been taken to deal with only the haloing that occurs around the connection portion of the inner layer solid pattern to the via hole. To explain this conventional situation with reference to FIGS. 7 and 8, the via hole 22 for non-component mounting formed at the auxiliary grid position on the board surface has no boundary with the inner layer pattern 24, which is a solid pattern. They are directly and completely connected. In other words, the multilayer printed wiring board 21 does not have a pattern missing part around the connection part 27, and no measures were taken to prevent separation between the inner layer pattern 24 and the outer layer base material 29 around the connection part 27. be.
(発明が解決しようとする問題点)
本発明は以上の実状に鑑みてなされたもので、
その解決しようとする問題点は、内層べたパター
ンの基板面補助格子位置にあるバイアホールとの
接続部周囲におけるハローイング発生である。(Problems to be solved by the invention) The present invention has been made in view of the above-mentioned circumstances.
The problem to be solved is the occurrence of haloing around the connection portion of the inner layer solid pattern to the via hole located at the auxiliary grid position on the substrate surface.
そして、本発明の目的とするところは、内層べ
たパターンの基板面補助格子位置にある非部品実
装用のバイアホールとの接続部周囲における内層
パターンと外層基材となるプリプレグとの密着性
を高め、この接続部周囲におけるハローイング発
生を抑制した多層プリント配線板を提供すること
にある。 An object of the present invention is to improve the adhesion between the inner layer pattern and the prepreg serving as the outer layer base material around the connection portion of the inner layer solid pattern to the via hole for non-component mounting located at the auxiliary grid position on the board surface. The object of the present invention is to provide a multilayer printed wiring board in which the occurrence of haloing around the connection portion is suppressed.
(問題点を解決するための手段)
以上の問題点を解決するために本発明が採つた
た手段は、
基板面の補助格子位置に、部品実装に使用され
ない0.7mm以下の穴径のバイアホールが形成され、
このバイアホールに内層ランド部が形成されると
ともに、この内層ランド部の同一層上の周辺に内
層パターンが形成された多層プリント配線板であ
つて、
内層ランド部と、これを取り囲む内層パターン
との間に、これらを電気的に接続する二箇所以上
の接続パターンを残して、パターン欠落部を形成
し、
かつ、内層ランド部と、これを取り囲む内層パ
ターンとの間隔が基本格子間隔以下であることを
特徴とする多層プリント配線板である。(Means for Solving the Problems) The means adopted by the present invention to solve the above problems is to install via holes with a hole diameter of 0.7 mm or less that are not used for component mounting at the auxiliary grid positions on the board surface. is formed,
A multilayer printed wiring board in which an inner layer land portion is formed in the via hole and an inner layer pattern is formed around the inner layer land portion on the same layer, and the inner layer land portion and the inner layer pattern surrounding the inner layer land portion are connected to each other. In between, two or more connection patterns are left to electrically connect them, forming a pattern missing part, and the distance between the inner layer land and the surrounding inner layer pattern is equal to or less than the basic lattice spacing. This is a multilayer printed wiring board featuring:
次に、本発明のこの手段を、第1図及び第2図
を参照してより詳細に説明する。 This means of the invention will now be explained in more detail with reference to FIGS. 1 and 2. FIG.
第1図は本発明による多層プリント配線板の1
部を切り欠いた部分の斜視図であり、第2図は第
1図の−線部分の断面図である
第1図に示した多層プリント配線板1は、基板
面補助格子位置に形成された非部品実装用のバイ
アホール2がべたパターンである内層パターン4
と接続されるものであつて、その内層パターン4
とバイアホール2との接続部7の周囲にパターン
欠落部3を形成したことを特徴とするものであ
る。この多層プリント配線板1のパターン欠落部
3は、その形成により内層ランド部6、およびこ
の内層ランド部6と内層パターン4とを電気的に
接続する接続パターン5を形成させることのでき
る形状とし、またパターン欠落部3の幅、すなわ
ち内層ランド部6と内層パターン4との間隔は、
例えば基本格子間隔以下としたものである。パタ
ーン欠落部3の具体的形状としては、第3図に示
したような扇型形状のほか、この第3図の接続パ
ターン5の数を変更した第4図あるいは第5図に
示したような扇型形状や、第5図のパターン欠落
部3の形状を変更した第6図に示したような様々
な形状が有効である。また、バイアホール2の穴
径は、例えば0.5mm以下としたものである。 FIG. 1 shows one of the multilayer printed wiring boards according to the present invention.
FIG. 2 is a cross-sectional view of the - line portion in FIG. 1. The multilayer printed wiring board 1 shown in FIG. Inner layer pattern 4 in which via hole 2 for non-component mounting is a solid pattern
and its inner layer pattern 4
This is characterized in that a pattern missing portion 3 is formed around a connecting portion 7 between the via hole 2 and the via hole 2. The pattern missing portion 3 of this multilayer printed wiring board 1 has a shape that allows the formation of an inner layer land portion 6 and a connection pattern 5 that electrically connects this inner layer land portion 6 and the inner layer pattern 4, In addition, the width of the pattern missing portion 3, that is, the distance between the inner layer land portion 6 and the inner layer pattern 4, is
For example, the lattice spacing is set to be equal to or less than the basic lattice spacing. In addition to the fan-shaped shape shown in FIG. 3, the specific shape of the pattern missing portion 3 may be a fan shape as shown in FIG. 4 or FIG. Various shapes such as a fan shape and the shape shown in FIG. 6 in which the shape of the pattern missing portion 3 in FIG. 5 is changed are effective. Further, the diameter of the via hole 2 is, for example, 0.5 mm or less.
(発明の作用)
本発明が以上のような手段を採ることによつて
以下のような作用がある。(Actions of the Invention) By adopting the above-described measures, the present invention has the following effects.
べたパターンである内層パターン4と、基板面
補助格子位置に形成された非部品実装用のバイア
ホール2との接続部7の周囲に形成されたパター
ン欠落部3において、プリプレグ9aと露出した
基材樹脂部10aとは、(従来の技術)項で述べ
たようにプリプレグ9aと内層パターン4との場
合より強く密着するため、この強い密着性がプリ
プレグ9aと内層ランド部6との密着性を向上さ
せ、プリプレグ9aを硬化することによつて形成
される外層基材9と内層ランド部6との剥離が起
きにくくし、ハローイングを抑制するのである。 In the pattern missing part 3 formed around the connection part 7 between the inner layer pattern 4, which is a solid pattern, and the via hole 2 for non-component mounting formed at the auxiliary grid position on the board surface, the prepreg 9a and the exposed base material As described in the (prior art) section, the resin portion 10a adheres more strongly than the prepreg 9a and the inner layer pattern 4, so this strong adhesion improves the adhesion between the prepreg 9a and the inner layer land portion 6. This prevents peeling between the outer layer base material 9 and the inner layer land portion 6 formed by curing the prepreg 9a, and suppresses haloing.
特に、バイアホール2の穴径が0.5mm以下の時、
本発明が採つた手段が顕著な効果を奏し、ハロー
イングを抑制するのである。 Especially when the hole diameter of via hole 2 is 0.5 mm or less,
The measures taken by the present invention have a remarkable effect and suppress haloing.
また、内層ランド部6と内層パターン4との間
隔が基本格子間隔以下であるから、内層パターン
4のシールド効果等が低下することはない。 Furthermore, since the distance between the inner layer land portion 6 and the inner layer pattern 4 is equal to or less than the basic lattice spacing, the shielding effect of the inner layer pattern 4 does not deteriorate.
さらに、接続パターン5が少なくとも2ケ所以
上形成してあるから、穴ズレ等によりバイアホー
ル2と内層パターン4との電気的接続信頼性が低
下することはない。 Furthermore, since the connection patterns 5 are formed at at least two locations, the reliability of the electrical connection between the via hole 2 and the inner layer pattern 4 will not deteriorate due to hole misalignment or the like.
次に本発明を各実施例によつて詳細に説明す
る。 Next, the present invention will be explained in detail using examples.
(実施例)
実施例 1
多層プリント配線板1を、その第2、7層にそ
れぞれ一部がべたパターンである電源パターンま
たはグランドパターンを設ける8層構成とし、そ
のべたパターン部分に、基板面補助格子にある穴
径0.4mmの非部品実装用のバイアホール2のうち
64穴が接続し、そのべたパターン部分のバイアホ
ール2との接続部7周囲に第3図に示したパター
ン欠落部3を形成して作製した。このようにして
作製した多層プリント配線板1を上記バイアホー
ル264穴のハローイングについて評価した。評価
は、第1、8層のパターン及び第1、2層間と第
7、8層間の外層基材9の一部を研磨、除去し、
第2層電源パターン及び第7層グランドパターン
のバイアホール2との接続部7周囲に発生したハ
ローイングについて、その幅(接続部からの距
離)を100倍顕微鏡で測定した。(Example) Example 1 The multilayer printed wiring board 1 has an 8-layer structure in which a power supply pattern or a ground pattern, each of which is a solid pattern, is provided on the second and seventh layers, and the solid pattern portion is provided with an auxiliary pattern on the board surface. Of the via holes 2 for non-component mounting with a hole diameter of 0.4 mm in the grid.
Sixty-four holes were connected, and the pattern missing part 3 shown in FIG. 3 was formed around the connection part 7 with the via hole 2 of the solid pattern part. The multilayer printed wiring board 1 thus produced was evaluated for haloing of the 264 via holes. The evaluation was performed by polishing and removing the patterns of the first and eighth layers and a part of the outer layer base material 9 between the first and second layers and between the seventh and eighth layers.
The width (distance from the connection part) of the haloing generated around the connection part 7 with the via hole 2 of the second layer power supply pattern and the seventh layer ground pattern was measured using a 100x microscope.
その結果、幅0.05mm以上、0.1mm未満のハロー
イングが8ケ所発生しており、0.1mm以上のハロ
ーイングは発生していなかつた。 As a result, haloing with a width of 0.05 mm or more and less than 0.1 mm occurred at eight locations, and no haloing with a width of 0.1 mm or more occurred.
実施例 2
実施例1において、バイアホール2の穴径を
0.7mmとした。このようにして作製した多層プリ
ント配線板1を実施例1と同様にハローイングに
ついて評価した。その結果、幅0.05mm以上、0.1
mm未満のハローイングが3ケ所発生しており、
0.1mm以上のハローイングは発生していなかつた。Example 2 In Example 1, the hole diameter of via hole 2 was
It was set to 0.7mm. The thus produced multilayer printed wiring board 1 was evaluated for haloing in the same manner as in Example 1. As a result, the width is 0.05mm or more, 0.1
Haloing of less than mm occurred in 3 places,
No haloing of 0.1 mm or more occurred.
実施例 3
実施例1において、パターン欠落部3を第5図
に示した形状とした。このようにして作製した多
層プリント配線板1を実施例1と同様にハローイ
ングについて評価した。その結果、幅0.05mm以
上、0.1mm未満のハローイングが5ケ所発生して
おり、0.1mm以上のハローイングは発生していな
かつた。Example 3 In Example 1, the pattern missing portion 3 had the shape shown in FIG. The thus produced multilayer printed wiring board 1 was evaluated for haloing in the same manner as in Example 1. As a result, five haloings with a width of 0.05 mm or more and less than 0.1 mm occurred, and no haloing with a width of 0.1 mm or more occurred.
比較例 1
実施例1において、パターン欠落部3を形成し
なかつた。このようにして作製した多層プリント
配線板21を実施例1と同様にハローイングにつ
いて評価した。その結果、幅0.05mm以上、0.1mm
未満のハローイングが28ケ所、0.1mm以上のハロ
ーイングが5ケ所発生していた。Comparative Example 1 In Example 1, the pattern missing portion 3 was not formed. The thus produced multilayer printed wiring board 21 was evaluated for haloing in the same manner as in Example 1. As a result, the width is 0.05mm or more, 0.1mm
There were 28 places where haloing was less than 0.1mm, and 5 places where haloing was more than 0.1mm.
(発明の効果)
以上詳述した通り、本発明にあつては、上記各
実施例にて例示した如く、
基板面補助格子位置に形成された、部品実装に
使用されない0.7mm以下の穴径のバイアホール2
がべたパターンである内層パターン4と接続され
る多層プリント配線板1において、内層パターン
4のバイアホール2との接続部7周囲に、2箇所
以上の接続パターン5を残してパターン欠落部3
を設け、かつ内層ランド部6とこれを取り囲む内
層パターン4との間隔が基本格子間隔以下である
ことに特徴があり、これにより、パターン欠落部
3では、外層基材9となるプリプレグ9aと内層
基材10となる基材樹脂部10aとが強く密着す
るため、プリプレグ9aと内層ランド部6との密
着性が向上し、外層基材9と内層ランド部6との
剥離が起きにくくなり、ハローイングの発生が抑
制できるのである。(Effects of the Invention) As detailed above, in the present invention, as exemplified in each of the above embodiments, holes with a diameter of 0.7 mm or less that are not used for component mounting and are formed at the auxiliary grid positions on the board surface. via hole 2
In the multilayer printed wiring board 1 to be connected to the inner layer pattern 4 which is a solid pattern, two or more connection patterns 5 are left around the connection portion 7 of the inner layer pattern 4 to the via hole 2, and the pattern missing portion 3 is removed.
It is characterized in that the distance between the inner layer land portion 6 and the inner layer pattern 4 surrounding it is equal to or less than the basic lattice spacing. Since the base material resin portion 10a, which becomes the base material 10, is strongly adhered, the adhesion between the prepreg 9a and the inner layer land portion 6 is improved, and peeling between the outer layer base material 9 and the inner layer land portion 6 is less likely to occur, and the halo This makes it possible to suppress the occurrence of ing.
また、本発明の多層プリント配線板1によれ
ば、内層ランド部6と内層パターン4との間隔が
基本格子間隔以下であるから、内層パターン4の
シールド効果等が低下することがなく、しかも、
接続パターン5が少なくとも2カ所以上形成して
あるから、穴ズレ等によりバイアホール2との内
層パターン4との電気的接続信頼性が低下するこ
とがないのである。 Further, according to the multilayer printed wiring board 1 of the present invention, since the distance between the inner layer land portion 6 and the inner layer pattern 4 is equal to or less than the basic lattice spacing, the shielding effect etc. of the inner layer pattern 4 does not deteriorate.
Since the connection pattern 5 is formed in at least two locations, the reliability of the electrical connection between the via hole 2 and the inner layer pattern 4 does not deteriorate due to hole misalignment or the like.
第1図は、本発明による多層プリント配線板の
1部を切り欠いた部分の斜視図、第2図は、第1
図の−線部分の断面図、第3図〜第6図は、
第1図のX部分のパターン欠落部を示す平面図で
ある。第7図は、従来の多層プリント配線板の1
部を切り欠いた部分の斜視図、第8図は、第2図
に対応する第7図の−部分の断面図である。
符号の説明、1……多層プリント配線板、2…
…バイアホール、3……パターン欠落部、4……
(バイアホール2と接続する)内層パターン、5
……接続パターン、6……内層ランド部、7……
接続部、8……(バイアホール2と接続しない)
内層パターン、9……外層基材、10……内層基
材。
FIG. 1 is a perspective view of a partially cut away part of a multilayer printed wiring board according to the present invention, and FIG.
The cross-sectional views taken along the - line in the figure, Figures 3 to 6, are as follows:
FIG. 2 is a plan view showing a pattern missing portion in the X portion of FIG. 1; Figure 7 shows one of the conventional multilayer printed wiring boards.
FIG. 8 is a perspective view of a cutaway portion, and FIG. 8 is a sectional view of the − portion in FIG. 7 corresponding to FIG. 2. Explanation of symbols, 1...Multilayer printed wiring board, 2...
... Via hole, 3 ... Pattern missing part, 4 ...
Inner layer pattern (connected to via hole 2), 5
... Connection pattern, 6 ... Inner layer land part, 7 ...
Connection part, 8... (does not connect with via hole 2)
Inner layer pattern, 9... Outer layer base material, 10... Inner layer base material.
Claims (1)
れない0.7mm以下の穴径のバイアホールが形成さ
れ、このバイアホールに内層ランド部が形成され
るとともに、この内層ランド部の同一層上の周辺
に内層パターンが形成された多層プリント配線板
であつて、 前記内層ランド部と、これを取り囲む前記内層
パターンとの間に、これらを電気的に接続する二
箇所以上の接続パターンを残して、パターン欠落
部を形成し、 かつ、前記内層ランド部と、これを取り囲む前
記内層パターンとの間隔が基本格子間隔以下であ
ることを特徴とする多層プリント配線板。[Claims] 1. A via hole with a hole diameter of 0.7 mm or less, which is not used for component mounting, is formed at the auxiliary grid position on the board surface, and an inner layer land portion is formed in this via hole. A multilayer printed wiring board in which an inner layer pattern is formed around the same layer on the same layer, and there are two or more connections between the inner layer land portion and the surrounding inner layer pattern to electrically connect them. What is claimed is: 1. A multilayer printed wiring board, characterized in that a pattern is left behind and a pattern missing portion is formed, and a distance between the inner layer land portion and the inner layer pattern surrounding the inner layer land portion is equal to or less than a basic lattice spacing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28260886A JPS63136596A (en) | 1986-11-27 | 1986-11-27 | Multilayer printed interconnection board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28260886A JPS63136596A (en) | 1986-11-27 | 1986-11-27 | Multilayer printed interconnection board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63136596A JPS63136596A (en) | 1988-06-08 |
| JPH0426800B2 true JPH0426800B2 (en) | 1992-05-08 |
Family
ID=17654723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28260886A Granted JPS63136596A (en) | 1986-11-27 | 1986-11-27 | Multilayer printed interconnection board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136596A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005323288A (en) * | 2004-05-11 | 2005-11-17 | Hosiden Corp | Digital microphone |
| CN103430639B (en) * | 2011-03-17 | 2016-09-28 | 株式会社村田制作所 | Resin multilayer substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59146986U (en) * | 1983-03-22 | 1984-10-01 | 日本電気株式会社 | multilayer printed board |
| JPS60121674U (en) * | 1984-01-26 | 1985-08-16 | 株式会社明電舎 | Printed board |
| JPS6157565U (en) * | 1984-09-18 | 1986-04-17 |
-
1986
- 1986-11-27 JP JP28260886A patent/JPS63136596A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63136596A (en) | 1988-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414223A (en) | Solder pad for printed circuit boards | |
| US4851614A (en) | Non-occluding mounting hole with solder pad for printed circuit boards | |
| EP1298972B1 (en) | Multilayer wiring circuit board | |
| US4856184A (en) | Method of fabricating a circuit board | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| US6846993B2 (en) | Multilayer printed wiring board and its manufacturing method | |
| KR100300624B1 (en) | Substrate for mounting electronic part and process for manufacturing the same | |
| JPH0426800B2 (en) | ||
| JPH0519319B2 (en) | ||
| JPH06236959A (en) | Lead frame and electronic component mounting board | |
| JPH01795A (en) | multilayer printed wiring board | |
| JP2000091722A (en) | Printed wiring board and its manufacture | |
| JPH07212043A (en) | Printed wiring board and multi-wire wiring board | |
| JPH1041677A (en) | Electromagnetic interference shield type printed wiring board and manufacture thereof | |
| JP7423326B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP2004200448A (en) | Electronic component board mounting method | |
| US20250151205A1 (en) | Methods for promoting selective copper foil adhesion in a printed circuit board | |
| JPH0590764A (en) | Manufacture of electronic component mounting board | |
| JPH04261087A (en) | Printed board and manufacture thereof | |
| JPH0786752A (en) | Electronic component mounting board | |
| JPH07106720A (en) | Mounting board for electronic component | |
| JP2755255B2 (en) | Semiconductor mounting substrate | |
| JP2001007453A (en) | Printed wiring board and production thereof | |
| JP3237734B2 (en) | Mounting structure of printed circuit board and method of manufacturing the same | |
| JPH0745961A (en) | Circuit board and its manufacture |