JPH04268601A - フィードバック制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、フィードバック系の
制御を行うフィードバック制御装置に関する。

【０００２】

【従来の技術】一般にフィードバック制御装置は、制御
対象から制御すべき量（制御量）を検出し、これと設定
値との差（偏差）を求め、この偏差から最適な操作量を
求め、この操作量によって制御対象を制御するように構
成される。そして上述の偏差から操作量を求めるために
通常ＰＩＤ制御装置またはファジィコントローラが用い
られる。

【０００３】ＰＩＤ制御装置は、制御対象の応答特性が
比較的単純で明らかな場合に有効であり、特にＰＩ動作
（比例＋積分動作）の作用によって定常偏差が０になる
特徴を備える。

【０００４】一方のファジィコントローラは、制御対象
の系が複雑で、その伝達関数が不明であっても、制御量
を速やかに設定値に近づけるための規則（ルール）を定
めれば、応答性に優れたフィードバック制御を行うこと
ができる。

【０００５】

【発明が解決しようとする課題】ところが、前述のファ
ジィ推論をファジィ推論アルゴリズムをプログラム化し
てＣＰＵにより実行するようにしたファジィコントロー
ラでは、その分解能が問題となる場合があった。即ち、
ファジィ推論アルゴリズムにおいて、後件部メンバシッ
プ関数の合成（いわゆるマックス演算）および重心演算
を行う場合、メンバシップ関数自体が離散化したデータ
を保持するが、入力値を入力してから重心演算を行うま
での時間を実用的な時間（例えば０．１秒）内に終了す
るためには、上記離散化のレベルを８ビット（２５６段
階）程度に抑える必要がある。特に、制御量が設定値に
近づいた場合に操作量の微調整が必要となるが、こうし
た状態での操作量の調整は出力フルスケール（例えば０
−５Ｖ）の１／２５６のレベル毎にしかできない。その
結果整定後もレベル分解能に相当する定常偏差が残ると
いう欠点があった。

【０００６】この発明の目的は、立ち上がり特性に優れ
たファジィコントローラの利点と整定後の定常偏差を極
めて小さくすることのできるＰＩＤ制御の両者の特性を
活かしたフィードバック制御装置を提供することにある
。

【０００７】

【課題を解決するための手段】この発明のフィードバッ
ク制御装置は、設定値と制御量との偏差を求める偏差検
出手段と、前記偏差を入力変数としてＰＩＤ演算により
操作量を求めるＰＩＤ演算手段と、前記偏差を入力変数
としてファジィ演算により操作量を求めるファジィ演算
手段と、前記偏差が一定範囲で且つ一定時間継続する条
件を満たすか否かを判定する条件判定手段と、前記条件
を満たさないとき前記ファジィ演算手段により求められ
た操作量を制御対象に与え、前記条件を満たすとき前記
ＰＩＤ演算により求められた操作量を制御対象に与える
演算選択手段、とを備えたことを特徴とする。

【０００８】

【作用】この発明のフィードバック制御装置では、偏差
検出手段が設定値と制御量との偏差を求め、ＰＩＤ演算
手段は偏差を入力変数としてＰＩＤ演算によって操作量
を求め、またファジィ演算手段は偏差を入力変数として
ファジィ演算により操作量を求める。条件判定手段は偏
差が一定範囲で且つ一定時間継続するか否かを判定する
。そして演算選択手段の作用により、上記条件を満たさ
ないときファジィ演算手段により求められた操作量が制
御対象に与えられ、上記条件を満たすときＰＩＤ演算手
段により求められた操作量が制御対象に与えられる。

【０００９】このように偏差が一定範囲で且つ一定時間
継続する状態（即ち整定状態）に達するまではファジィ
演算によりフィードバック制御が行われるため、立ち上
がり時間の短い速応性に優れた応答を示し、偏差が一定
範囲で且つ一定時間継続する状態に達したときＰＩＤ演
算によりフィードバック制御が行われるため、定常偏差
の少ない微妙で安定したフィードバック制御が行われる
。

【００１０】

【実施例】この発明の第１の実施例に係るフィードバッ
ク制御装置の構成を図１〜図６に示す。

【００１１】図１は制御系全体のブロック図であり、１
は設定値ＳＶと制御量ＰＶとの偏差ｅを求める偏差検出
部である。ファジィ演算部２は偏差ｅを入力変数として
速度型ファジィ演算を行い、操作量の増し分ΔＭＶ１を
求める。ＰＩＤ演算部３は偏差ｅを入力変数として速度
型ＰＩＤ演算により操作量の増し分ΔＭＶ２を求める。 レベル判定部４は偏差ｅと設定値Ｅとの関係から｜ｅ｜
＜Ｅの関係を満足するか否かを判定する。持続時間判定
部５はレベル判定部４による上記条件を満たす状態が予
め定めた時間Ｔを超えるか否かを判定する。演算選択部
６は持続時間判定部５の出力に応じてファジィ演算部２
またはＰＩＤ演算部３の何れか一方を選択して操作量の
増し分ΔＭＶを積分演算部７へ与える。積分演算部７は
今回の操作量をＭＶ（ｎ）、前回の操作量をＭＶ（ｎ−
１）とすればＭＶ（ｎ）＝ＭＶ（ｎ−１）＋ΔＭＶをア
ナログ演算またはディジタル演算により行う。

【００１２】図１に示したフィードバック制御装置によ
るプロセスの応答例を図２に示す。

【００１３】図２において時刻ｔｏで設定値ＳＶを与え
た時、制御量ＰＶは同図に示すように立ち上がる。ｔｏ
直後は偏差ｅが大きいためファジィ制御を行う。時刻ｔ
１〜ｔ２の期間では偏差ｅが｜ｅ｜＜Ｅの条件を満足す
るが、その持続時間は短い。時刻ｔ３〜ｔ４についても
同様である。時刻ｔ５の時点で再び上記条件を満足し、
一定時間Ｔ持続した時点ｔ６でＰＩＤ制御に切り換えら
れる。

【００１４】図１に示したファジィ演算部２の構成例お
よびその動作について次に述べる。

【００１５】図３はファジィ演算部２の具体的なブロッ
ク図である。図３においてＣＰＵ２０はＲＯＭ２１に予
め書き込まれたプログラムを実行することによって全体
をファジィコントローラとして機能させる。ＲＡＭ２２
は上記プログラムの実行に際して各種ワーキングエリア
として用いられる。コントローラ２３はＤＭＡコントロ
ーラ、ウオッチドッグタイマー、ウェイトステートコン
トローラおよびインターバルタイマ等から構成され、そ
れぞれの制御を行う。Ａ／Ｄコンバータ２４は入力信号
をディジタルデータに変換する。Ｄ／Ａコンバータ２５
は推論結果をアナログ信号に変換する。データメモリ２
６は後述する前件部メンバシップ関数のスケール、形状
および個数、後件部メンバシップ関数のスケール、形状
、個数、更にルールに関する各種データを記憶する。 通信インタフェース回路２７は図外の端末との間でデー
タ通信を行い、端末からデータメモリ２６へ書き込むべ
き各種データを受信する。

【００１６】図４は各変数のメンバシップ関数、図５は
ルールデータをそれぞれ表す。各変数は何れも図４に示
すように　　ＮＢ〜ＰＢの７つのラベルで表すメンバシ
ップ関数により各ラベルの適合度が求められる。各変数
のラベル間の関係は図５のように偏差ｅと偏差の増し分
Δｅを前件部とし、操作量の増し分ΔＭＶを後件部とす
るルールとして記憶される。

【００１７】図６は図３に示したＣＰＵ２０の処理手順
を表すフローチャートである。まず偏差ｅを読み込み、
前回の変化からの増し分Δｅを算出する（ｎ１→ｎ２）
。続いてｅとΔｅの適合度を算出する（ｎ３）。続いて
いわゆるミニマム演算によって各ルール毎に前件部の適
合度を算出する（ｎ４）。ルール毎に求めた前件部の適
合度によって後件部メンバシップ関数の高さ修正（いわ
ゆる頭切り）を行い、修正後の後件部メンバシップ関数
を記憶する（ｎ５）。そしていわゆるマックス演算によ
って後件部ファジィ集合の足し合わせを行い、その重心
を求める（ｎ６→ｎ７）。そして、その値を推論値ΔＭ
Ｖ１として出力する（ｎ８）。上記ｎ１〜ｎ８の処理を
サンプリング周期毎に繰り返すことによってファジィ推
論を行う。

【００１８】次に、図１に示したＰＩＤ演算部３の構成
および動作等について説明する。ＰＩＤ演算部３の構成
をブロック図で表せば、やはり図３のようになる。但し
ＣＰＵは図７に示す処理を行う。即ちまずステップｎ１
０で偏差ｅを読み込み、ステップｎ１１でＰＩＤ演算を
行う。そしてステップｎ１２で演算結果ΔＭＶ２を出力
する。上記ｎ１０〜ｎ１２の処理をサンプリング周期毎
に繰り返すことによってＰＩＤ制御を行う。上記ＰＩＤ
演算は速度型であるため、その演算式は次式で示される
。

【００１９】

【数１】 　　ΔＭＶ２＝−Ｋｐ［ｅ（ｎ）−ｅ（ｎ−１）＋ｅ（
ｎ）・τ／Ｔｉ　　　　　　　　　　　　＋｛ｅ（ｎ）
−２ｅ（ｎ−１）＋ｅ（ｎ−２）｝Ｔｄ／τ］ここでＫ
ｐ：ゲイン Ｔｉ：積分時間 Ｔｄ：微分時間 τ：サンプリング時間 （ｎ）：今回のサンプリングデータを表すインデックス
（ｎ−１）：前回のサンプリングデータを表すインデッ
クス （ｎ−２）：前々回のサンプリングデータを表すインデ
ックス である。

【００２０】次に、第２の実施例として、制御量ＰＶの
入力から操作量ＭＶを求めるまでの全ての処理をプログ
ラムにより行う例を示す。

【００２１】図８はＣＰＵの実行すべき処理手順を表す
フローチャートである。まず制御量ＰＶを読み込み、設
定値ＳＶとの偏差ｅを求める（ｎ２１→ｎ２２）。　　
続いて｜ｅ｜＜Ｅの条件を満たすか否かをの判定を行う
（ｎ２３）。この条件を満足しなければフラグＦをリセ
ットしてファジィ演算により操作量の増し分ΔＭＶを求
める（ｎ２３→ｎ２９→ｎ３０）。尚、ステップｎ３０
で図６に示したｎ２〜ｎ７と同様の処理を行う。続いて
前回の操作量ＭＶに今回求めた操作量の増し分ΔＭＶを
加算して今回の操作量ＭＶを求め、これをＤ／Ａコンバ
ータへ出力する（ｎ３２→ｎ３３）。図２に示したｔｏ
〜ｔ１の期間はサンプリング周期毎に上述の手順を繰り
返す。もしステップｎ２３で条件を満足すれば、そのこ
とを記憶するフラグＦをセットし、また一定時間をカウ
ントするためのカウンタＣに初期値０を入れる（ｎ２３
→ｎ２４→ｎ２５→ｎ２６）。この時はまだファジィ推
論により操作量の増し分が求められるが、次のサンプリ
ングでもステップｎ２３の条件を満足すればカウンタＣ
をインクリメントする（ｎ２３→ｎ２４→ｎ２７）。

【００２２】図２に示したｔ１〜ｔ２の期間はサンプリ
ング周期毎にカウンタＣがインクリメントされるが、ｔ
２でステップ２３の条件を満足しなくなるので再びフラ
グＦがリセットされる（ｎ２３→ｎ２９）。ステップｎ
２３の条件を満足しつづけてカウンタＣの値がＴに達し
た時、即ちＴ回のサンプリング期間に亘って偏差ｅの絶
対値がＥを超えなかったならＰＩＤ演算により操作量の
増し分ΔＭＶを求める（ｎ２３→ｎ２４→ｎ２７→ｎ２
８→ｎ３１）。尚、ステップｎ３１では第１の実施例で
示したＰＩＤ演算と同様の処理を行う。そしてその操作
量の増し分を前回の操作量に加算して新たな操作量ＭＶ
を出力する（ｎ３２→ｎ３３）。

【００２３】

【発明の効果】この発明によれば、設定値の変化や外乱
等により制御量が設定値から大きく離れている状態では
ファジィ推論により制御が行われ、制御量が設定値に近
づいてほぼ整定状態となった時にはＰＩＤ制御が行われ
るため、速応性に優れ、且つ定常偏差の少ないフィード
バック制御が可能となる。

【図面の簡単な説明】

【図１】第１の実施例に係るフィードバック制御装置の
ブロック図である。

【図２】ファジィ制御とＰＩＤ制御の切換タイミングを
示す図である。

【図３】図１に示したファジィ演算部のブロック図であ
る。

【図４】各変数のメンバシップ関数を表す図である。

【図５】ルールデータを表す図である。

【図６】ファジィ演算部の処理手順を表すフローチャー
トである。

【図７】ＰＩＤ演算部の処理手順を表すフローチャート
である。

【図８】第２の実施例に係るフィードバック制御装置に
おけるＣＰＵの処理手順を表すフローチャートである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　設定値と制御量との偏差を求める偏差
   検出手段と、前記偏差を入力変数としてＰＩＤ演算によ
   り操作量を求めるＰＩＤ演算手段と、前記偏差を入力変
   数としてファジィ演算により操作量を求めるファジィ演
   算手段と、前記偏差が一定範囲で且つ一定時間継続する
   条件を満たすか否かを判定する条件判定手段と、前記条
   件を満たさないとき前記ファジィ演算手段により求めら
   れた操作量を制御対象に与え、前記条件を満たすとき前
   記ＰＩＤ演算により求められた操作量を制御対象に与え
   る演算選択手段、とを備えてなるフィードバック制御装
   置。