JPH04269005A - 負帰還増幅器 - Google Patents
負帰還増幅器Info
- Publication number
- JPH04269005A JPH04269005A JP3049891A JP3049891A JPH04269005A JP H04269005 A JPH04269005 A JP H04269005A JP 3049891 A JP3049891 A JP 3049891A JP 3049891 A JP3049891 A JP 3049891A JP H04269005 A JPH04269005 A JP H04269005A
- Authority
- JP
- Japan
- Prior art keywords
- negative feedback
- amplifier
- gain
- feedback amplifier
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、利得を一定に保持する
とともに、歪を低減して線形性を向上させた負帰還増幅
器に関する。
とともに、歪を低減して線形性を向上させた負帰還増幅
器に関する。
【０００２】
【従来の技術】図６は、従来の帰還増幅器の基本構成を
示すブロック図である。図において、帰還増幅器は、増
幅器１０とその入出力間を接続する帰還回路２１とによ
り構成される。ここで、入力電圧をＶｉ 、出力電圧を
Ｖｏ、増幅器１０の電圧増幅度をＡ、帰還回路２１の伝
達関数をＢ１ とすると、帰還増幅器の電圧利得Ｇは、
Ｇ＝Ａ／（１−ＡＢ１） となる。負帰還の場合は、│１−ＡＢ１ │＞１である
。
示すブロック図である。図において、帰還増幅器は、増
幅器１０とその入出力間を接続する帰還回路２１とによ
り構成される。ここで、入力電圧をＶｉ 、出力電圧を
Ｖｏ、増幅器１０の電圧増幅度をＡ、帰還回路２１の伝
達関数をＢ１ とすると、帰還増幅器の電圧利得Ｇは、
Ｇ＝Ａ／（１−ＡＢ１） となる。負帰還の場合は、│１−ＡＢ１ │＞１である
。
【０００３】したがって、図６に示す帰還増幅器を負帰
還増幅器とした場合には、増幅器１０が入力電圧Ｖｉ
と出力電圧Ｖｏ との間に Ｖｏ ＝ＡＶｉ＋ＤＶｉ２ なる２次の非線形性を有していれば、歪出力電圧ＶＨ
は、 ＶＨ＝ＤＶｉ２＋ＡＢ１ＶＨ （１−ＡＢ１）ＶＨ ＝ＤＶｉ２ であり、ゆえに ＶＨ ＝ＤＶｉ２ ／（１−ＡＢ１） となるので、負帰還により歪は、 １／（１−ＡＢ１） に抑圧されたことになる。すなわち、負帰還による利得
低下分だけ歪率が改善される。
還増幅器とした場合には、増幅器１０が入力電圧Ｖｉ
と出力電圧Ｖｏ との間に Ｖｏ ＝ＡＶｉ＋ＤＶｉ２ なる２次の非線形性を有していれば、歪出力電圧ＶＨ
は、 ＶＨ＝ＤＶｉ２＋ＡＢ１ＶＨ （１−ＡＢ１）ＶＨ ＝ＤＶｉ２ であり、ゆえに ＶＨ ＝ＤＶｉ２ ／（１−ＡＢ１） となるので、負帰還により歪は、 １／（１−ＡＢ１） に抑圧されたことになる。すなわち、負帰還による利得
低下分だけ歪率が改善される。
【０００４】
【発明が解決しようとする課題】しかし、従来の負帰還
増幅器では、歪率改善のために帰還量Ｂ１ を大きくす
ると利得が低下し、この負帰還増幅器を用いた装置にお
ける諸元が達成できなくなる。すなわち、利得と歪特性
とを独立に設計することができず、歪特性の改善効果は
所定の利得を満たす範囲に限られていた。
増幅器では、歪率改善のために帰還量Ｂ１ を大きくす
ると利得が低下し、この負帰還増幅器を用いた装置にお
ける諸元が達成できなくなる。すなわち、利得と歪特性
とを独立に設計することができず、歪特性の改善効果は
所定の利得を満たす範囲に限られていた。
【０００５】また、利得および歪特性の大幅な改善を同
時に達成しようとすれば、主増幅器を構成するトランジ
スタのサイズを数倍程度大きくする必要があり、回路形
状の大型化と消費電力の大幅な増加が避けられなかった
。本発明は、トランジスタのサイズおよび利得を一定に
保持したままで３次混変調歪特性を大幅に改善し、利得
と歪特性とを独立に設計することができる負帰還増幅器
を提供することを目的とする。
時に達成しようとすれば、主増幅器を構成するトランジ
スタのサイズを数倍程度大きくする必要があり、回路形
状の大型化と消費電力の大幅な増加が避けられなかった
。本発明は、トランジスタのサイズおよび利得を一定に
保持したままで３次混変調歪特性を大幅に改善し、利得
と歪特性とを独立に設計することができる負帰還増幅器
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、信号入力端子
から入力される信号を増幅する増幅手段と、前記増幅手
段の出力端子の信号を前記増幅手段の入力端子に帰還す
る帰還手段とを備えた負帰還増幅器において、前記信号
入力端子と前記増幅手段の入力端子との間、および前記
帰還手段と前記増幅手段の入力端子との間に、入力信号
および帰還信号に線形の減衰を与える線形減衰手段を接
続したことを特徴とする。
から入力される信号を増幅する増幅手段と、前記増幅手
段の出力端子の信号を前記増幅手段の入力端子に帰還す
る帰還手段とを備えた負帰還増幅器において、前記信号
入力端子と前記増幅手段の入力端子との間、および前記
帰還手段と前記増幅手段の入力端子との間に、入力信号
および帰還信号に線形の減衰を与える線形減衰手段を接
続したことを特徴とする。
【０００７】
【作用】本発明は、減衰手段の減衰比をｎとすれば、入
力信号電圧Ｖｉ がｎＶｉ に変換されて増幅手段の入
力端子に印加され、増幅された一部の出力信号が帰還手
段を介して減衰手段に帰還される構成である。ここで、
本発明の負帰還増幅器の利得は、従来の負帰還増幅器に
おいて増幅手段の利得ＡをｎＡに変換した場合に等しい
ので、本発明における帰還手段による帰還量をＢ２ と
すれば、 ｎＡ／（１−ｎＡＢ２ ） となる。この利得が、従来の負帰還増幅器の利得である
Ａ／（１−ＡＢ１ ） を確保し、かつ歪出力電圧を小さくするには、減衰比ｎ
を１より小さい値にすればよい。
力信号電圧Ｖｉ がｎＶｉ に変換されて増幅手段の入
力端子に印加され、増幅された一部の出力信号が帰還手
段を介して減衰手段に帰還される構成である。ここで、
本発明の負帰還増幅器の利得は、従来の負帰還増幅器に
おいて増幅手段の利得ＡをｎＡに変換した場合に等しい
ので、本発明における帰還手段による帰還量をＢ２ と
すれば、 ｎＡ／（１−ｎＡＢ２ ） となる。この利得が、従来の負帰還増幅器の利得である
Ａ／（１−ＡＢ１ ） を確保し、かつ歪出力電圧を小さくするには、減衰比ｎ
を１より小さい値にすればよい。
【０００８】すなわち、歪を発生する増幅手段には入力
信号電圧のｎ倍の小さい電圧が印加されるので、２次の
歪率をｎ倍に小さくできるとともに、負帰還の帰還量Ｂ
２ を少なくすることにより、負帰還増幅器としての利
得を確保することができる。また、３次混変調歪はその
歪率で２度の非線形効果を受けるので、さらにｎ２ 倍
に小さくすることができる。
信号電圧のｎ倍の小さい電圧が印加されるので、２次の
歪率をｎ倍に小さくできるとともに、負帰還の帰還量Ｂ
２ を少なくすることにより、負帰還増幅器としての利
得を確保することができる。また、３次混変調歪はその
歪率で２度の非線形効果を受けるので、さらにｎ２ 倍
に小さくすることができる。
【０００９】
【実施例】図１は、本発明の負帰還増幅器の基本構成を
示すブロック図である。図において、本発明の負帰還増
幅器は、主増幅部を構成する増幅器１０および減衰器３
０と、その入出力間を接続する帰還回路２２とにより構
成される。ここで、入力電圧をＶｉ 、出力電圧をＶｏ
、増幅器１０の電圧増幅度をＡ、帰還回路２２の伝達
関数をＢ２ 、減衰器３０の減衰比をｎとすると、Ｖｏ
＝ｎＡＶｉ＋ｎＡＢ２Ｖｏ （１−ｎＡＢ２）Ｖｏ＝ｎＡＶｉ であるので、負帰還増幅器の電圧利得Ｇは、Ｇ＝Ｖｏ／
Ｖｉ＝ｎＡ／（１−ｎＡＢ２） となる。ここで、主
増幅部（増幅器１０および減衰器３０）が入力電圧Ｖｉ
と出力電圧Ｖｏ との間にＶｏ ＝ＡＶｉ＋ＤＶｉ２ なる２次の非線形性を有していれば、歪出力電圧ＶＨ
は、 ＶＨ＝Ｄ（ｎＶｉ）２＋ｎＡＢ２ＶＨ （１−ＡＢ２）
ＶＨ ＝ＤＶｉ２ であり、ゆえに ＶＨ ＝ＤＶｉ２ ｎ２／（１−ｎＡＢ２）となるので
、負帰還により歪は、 ｎ２／（１−ｎＡＢ２） に抑圧されたことになる。すなわち、歪は、減衰器３０
による抑圧分ｎ２と、負帰還による抑圧分１／（１−ｎ
ＡＢ２） の積だけ抑圧される。
示すブロック図である。図において、本発明の負帰還増
幅器は、主増幅部を構成する増幅器１０および減衰器３
０と、その入出力間を接続する帰還回路２２とにより構
成される。ここで、入力電圧をＶｉ 、出力電圧をＶｏ
、増幅器１０の電圧増幅度をＡ、帰還回路２２の伝達
関数をＢ２ 、減衰器３０の減衰比をｎとすると、Ｖｏ
＝ｎＡＶｉ＋ｎＡＢ２Ｖｏ （１−ｎＡＢ２）Ｖｏ＝ｎＡＶｉ であるので、負帰還増幅器の電圧利得Ｇは、Ｇ＝Ｖｏ／
Ｖｉ＝ｎＡ／（１−ｎＡＢ２） となる。ここで、主
増幅部（増幅器１０および減衰器３０）が入力電圧Ｖｉ
と出力電圧Ｖｏ との間にＶｏ ＝ＡＶｉ＋ＤＶｉ２ なる２次の非線形性を有していれば、歪出力電圧ＶＨ
は、 ＶＨ＝Ｄ（ｎＶｉ）２＋ｎＡＢ２ＶＨ （１−ＡＢ２）
ＶＨ ＝ＤＶｉ２ であり、ゆえに ＶＨ ＝ＤＶｉ２ ｎ２／（１−ｎＡＢ２）となるので
、負帰還により歪は、 ｎ２／（１−ｎＡＢ２） に抑圧されたことになる。すなわち、歪は、減衰器３０
による抑圧分ｎ２と、負帰還による抑圧分１／（１−ｎ
ＡＢ２） の積だけ抑圧される。
【００１０】表１は、従来の負帰還増幅器と本発明の負
帰還増幅器の利得および歪を比較して表したものである
。
帰還増幅器の利得および歪を比較して表したものである
。
【００１１】
【表１】
【００１２】ここで、従来の負帰還増幅器と本発明の負
帰還増幅器の利得が同一である条件は、
帰還増幅器の利得が同一である条件は、
【００１３】
【数１】
【００１４】である。また、２次歪の総合の抑圧比が本
発明の負帰還増幅器により改善される条件は、
発明の負帰還増幅器により改善される条件は、
【００１
５】
５】
【数２】
【００１６】である。したがって、これらの条件を満た
す減衰比ｎの条件は、 ｎ＜１ となる。すなわち、増幅器１０の前段に減衰比ｎ（ｎ＜
１）の減衰器３０を挿入することにより、利得を一定に
したまま歪出力電圧を低減することができる。このとき
、利得を一定に保持する条件は、（１） 式から
す減衰比ｎの条件は、 ｎ＜１ となる。すなわち、増幅器１０の前段に減衰比ｎ（ｎ＜
１）の減衰器３０を挿入することにより、利得を一定に
したまま歪出力電圧を低減することができる。このとき
、利得を一定に保持する条件は、（１） 式から
【００
１７】
１７】
【数３】
【００１８】と書き換えることができ、Ａ＜０であるか
ら、 Ｂ２−Ｂ１＜０ となる。すなわち、帰還回路２２の伝達関数（帰還量）
Ｂ２ が小さくなって利得を一定に保持できることがわ
かる。ここで、利得が同一になるときの２次歪の総合の
抑圧比は、図６に示す従来構成の帰還回路伝達関数Ｂ１
を用いて ｎ／（１−ＡＢ１） と表すことができる。すなわち、従来構成と利得同一と
した場合には、２次の歪率をｎ倍（ｎ＜１）に小さくす
ることができる。したがって、複数のキャリアを同時に
増幅する際に発生する３次混変調歪については、２次の
歪率の改善効果を２度受けることになるので、従来構成
に比べてｎ２ 倍（ｎ＜１）に小さくすることができる
。
ら、 Ｂ２−Ｂ１＜０ となる。すなわち、帰還回路２２の伝達関数（帰還量）
Ｂ２ が小さくなって利得を一定に保持できることがわ
かる。ここで、利得が同一になるときの２次歪の総合の
抑圧比は、図６に示す従来構成の帰還回路伝達関数Ｂ１
を用いて ｎ／（１−ＡＢ１） と表すことができる。すなわち、従来構成と利得同一と
した場合には、２次の歪率をｎ倍（ｎ＜１）に小さくす
ることができる。したがって、複数のキャリアを同時に
増幅する際に発生する３次混変調歪については、２次の
歪率の改善効果を２度受けることになるので、従来構成
に比べてｎ２ 倍（ｎ＜１）に小さくすることができる
。
【００１９】図２は、本発明の負帰還増幅器の第一実施
例の構成を示すブロック図である。図において、本実施
例では、キャパシタ３１，３２を用いた分圧回路により
減衰器３０ａを構成することを特徴とする。ここで、各
キャパシタ３１，３２の容量をＣ１ ，Ｃ２ とする。 したがって、増幅器１０への入力電圧ｎＶｉ は減衰器
３０ａにより、
例の構成を示すブロック図である。図において、本実施
例では、キャパシタ３１，３２を用いた分圧回路により
減衰器３０ａを構成することを特徴とする。ここで、各
キャパシタ３１，３２の容量をＣ１ ，Ｃ２ とする。 したがって、増幅器１０への入力電圧ｎＶｉ は減衰器
３０ａにより、
【００２０】
【数４】
【００２１】となる。ここで、ｎ＜１であるので、（３
） 式を満たすように Ｂ２−Ｂ１＝Ｃ２／ＡＣ１ に基づいて帰還回路２２の伝達関数Ｂ２ を設定すれば
、従来の負帰還増幅器と同一利得でかつ３次混変調歪を
ｎ２ 倍（ｎ＜１）に抑圧することができる。図３は、
本発明の負帰還増幅器の第二実施例の構成を示すブロッ
ク図である。
） 式を満たすように Ｂ２−Ｂ１＝Ｃ２／ＡＣ１ に基づいて帰還回路２２の伝達関数Ｂ２ を設定すれば
、従来の負帰還増幅器と同一利得でかつ３次混変調歪を
ｎ２ 倍（ｎ＜１）に抑圧することができる。図３は、
本発明の負帰還増幅器の第二実施例の構成を示すブロッ
ク図である。
【００２２】図において、本実施例では、抵抗器３３，
３４を用いた分圧回路により減衰器３０ｂを構成するこ
とを特徴とする。ここで、各抵抗器３３，３４の抵抗値
をＲ１ ，Ｒ２ とする。したがって、増幅器１０への
入力電圧ｎＶｉ は減衰器３０ｂにより、
３４を用いた分圧回路により減衰器３０ｂを構成するこ
とを特徴とする。ここで、各抵抗器３３，３４の抵抗値
をＲ１ ，Ｒ２ とする。したがって、増幅器１０への
入力電圧ｎＶｉ は減衰器３０ｂにより、
【００２３】
【数５】
【００２４】となる。ここで、ｎ＜１であるので、（３
） 式を満たすように Ｂ２−Ｂ１＝Ｒ１／ＡＲ２ に基づいて帰還回路２２の伝達関数Ｂ２ を設定すれば
、従来の負帰還増幅器と同一利得でかつ３次混変調歪を
ｎ２ 倍（ｎ＜１）に抑圧することができる。なお、第
一実施例および第二実施例では、減衰器３０ａ，３０ｂ
での位相回りがないので、従来の負帰還増幅器における
安定性を維持することができる。また、帰還回路２２と
減衰器３０による位相回りがあっても安定な場合には、
キャパシタと抵抗器とを組み合わせて減衰器を構成して
もよい。
） 式を満たすように Ｂ２−Ｂ１＝Ｒ１／ＡＲ２ に基づいて帰還回路２２の伝達関数Ｂ２ を設定すれば
、従来の負帰還増幅器と同一利得でかつ３次混変調歪を
ｎ２ 倍（ｎ＜１）に抑圧することができる。なお、第
一実施例および第二実施例では、減衰器３０ａ，３０ｂ
での位相回りがないので、従来の負帰還増幅器における
安定性を維持することができる。また、帰還回路２２と
減衰器３０による位相回りがあっても安定な場合には、
キャパシタと抵抗器とを組み合わせて減衰器を構成して
もよい。
【００２５】図４は、本発明の負帰還増幅器の第三実施
例の構成を示すブロック図である。図において、本実施
例では、減衰量αｄＢのアッテネータ３５により減衰器
３０ｃを構成することを特徴とする。したがって、増幅
器１０への入力電圧ｎＶｉ は減衰器３０ｃにより、
例の構成を示すブロック図である。図において、本実施
例では、減衰量αｄＢのアッテネータ３５により減衰器
３０ｃを構成することを特徴とする。したがって、増幅
器１０への入力電圧ｎＶｉ は減衰器３０ｃにより、
【
００２６】
００２６】
【数６】
【００２７】となる。ここで、ｎ＜１であるので、（３
） 式を満たすように
） 式を満たすように
【００２８】
【数７】
【００２９】に基づいて帰還回路２２の伝達関数Ｂ２
を設定すれば、従来の負帰還増幅器と同一利得でかつ３
次混変調歪をｎ２ 倍（ｎ＜１）に抑圧することができ
る。 図５は、本発明の負帰還増幅器の第四実施例の構成を示
すブロック図である。図において、本実施例では、増幅
器１０を構成するトランジスタその他の増幅素子１１の
入力寄生キャパシタ１２を利用して減衰器を構成するこ
とを特徴とする。すなわち、増幅器１０の入力段に直列
にキャパシタ３６を接続し、このキャパシタ３６と入力
寄生キャパシタ１２とにより、第一実施例と同様の減衰
器３０ａを実現する。ここで、入力寄生キャパシタ１２
およびキャパシタ３６の容量をＣＰ ，Ｃ３ とする。 なお、整合回路（インピーダンス変換器）３７，３８が
本実施例の負帰還増幅器の入力段および出力段に挿入さ
れる。
を設定すれば、従来の負帰還増幅器と同一利得でかつ３
次混変調歪をｎ２ 倍（ｎ＜１）に抑圧することができ
る。 図５は、本発明の負帰還増幅器の第四実施例の構成を示
すブロック図である。図において、本実施例では、増幅
器１０を構成するトランジスタその他の増幅素子１１の
入力寄生キャパシタ１２を利用して減衰器を構成するこ
とを特徴とする。すなわち、増幅器１０の入力段に直列
にキャパシタ３６を接続し、このキャパシタ３６と入力
寄生キャパシタ１２とにより、第一実施例と同様の減衰
器３０ａを実現する。ここで、入力寄生キャパシタ１２
およびキャパシタ３６の容量をＣＰ ，Ｃ３ とする。 なお、整合回路（インピーダンス変換器）３７，３８が
本実施例の負帰還増幅器の入力段および出力段に挿入さ
れる。
【００３０】したがって、第一実施例と同様に、帰還回
路２２の伝達関数Ｂ２ を Ｂ２−Ｂ１＝ＣＰ／ＡＣ３ に基づいて設定すれば、従来の負帰還増幅器と同一利得
で、かつ３次混変調歪をｎ２ 倍（ｎ＜１）に抑圧する
ことができる。本実施例構成の利点は、キャパシタを用
いた分圧回路により減衰器３０を形成する場合に、増幅
素子１１の入力寄生キャパシタを利用しているので、付
加するキャパシタが１つあればよく、構成を簡単にでき
るとともに、寄生容量のバラツキの影響を直列容量（Ｃ
３ ）によって抑圧できる点にある。
路２２の伝達関数Ｂ２ を Ｂ２−Ｂ１＝ＣＰ／ＡＣ３ に基づいて設定すれば、従来の負帰還増幅器と同一利得
で、かつ３次混変調歪をｎ２ 倍（ｎ＜１）に抑圧する
ことができる。本実施例構成の利点は、キャパシタを用
いた分圧回路により減衰器３０を形成する場合に、増幅
素子１１の入力寄生キャパシタを利用しているので、付
加するキャパシタが１つあればよく、構成を簡単にでき
るとともに、寄生容量のバラツキの影響を直列容量（Ｃ
３ ）によって抑圧できる点にある。
【００３１】ところで、以上示した実施例構成では、キ
ャパシタあるいは抵抗器によって減衰器を構成した例を
示したが、トランスあるいは伝送線路その他の線形素子
を構成要素する減衰器を用いても、同様の特性を得るこ
とができる。また、増幅器１０としては、電子管あるい
はトンネルダイオードを用いることもできる。
ャパシタあるいは抵抗器によって減衰器を構成した例を
示したが、トランスあるいは伝送線路その他の線形素子
を構成要素する減衰器を用いても、同様の特性を得るこ
とができる。また、増幅器１０としては、電子管あるい
はトンネルダイオードを用いることもできる。
【００３２】
【発明の効果】以上説明したように本発明は、増幅手段
に入力される信号電圧を減衰手段を介して低下させ、か
つこれによる利得低下を負帰還の帰還量を少なくして補
償しているので、従来の負帰還増幅器に比べて利得を損
なうことなく３次混変調歪特性を大幅に改善することが
できる。
に入力される信号電圧を減衰手段を介して低下させ、か
つこれによる利得低下を負帰還の帰還量を少なくして補
償しているので、従来の負帰還増幅器に比べて利得を損
なうことなく３次混変調歪特性を大幅に改善することが
できる。
【００３３】また、本発明による構成では、ＦＥＴのゲ
ート幅を実効的に数倍程度大きくした場合と同等の効果
をあげることができ、回路規模の小型化および低消費電
力化を容易に実現することができる。また、キャパシタ
によって減衰手段を実現した場合には、雑音指数を劣化
させないので低雑音増幅器にも適用することができる。
ート幅を実効的に数倍程度大きくした場合と同等の効果
をあげることができ、回路規模の小型化および低消費電
力化を容易に実現することができる。また、キャパシタ
によって減衰手段を実現した場合には、雑音指数を劣化
させないので低雑音増幅器にも適用することができる。
【００３４】さらに、本発明は、線形性の高い増幅器が
要求されるディジタルマイクロ波装置の受信用低雑音増
幅器、利得可変増幅器、送信用高出力増幅器、あるいは
低消費電力かつ低歪特性が要求される自動車電話や携帯
電話その他の移動通信機器の送受信用増幅器に適用した
場合に、低価格で性能向上を実現することができる。
要求されるディジタルマイクロ波装置の受信用低雑音増
幅器、利得可変増幅器、送信用高出力増幅器、あるいは
低消費電力かつ低歪特性が要求される自動車電話や携帯
電話その他の移動通信機器の送受信用増幅器に適用した
場合に、低価格で性能向上を実現することができる。
【図１】本発明の負帰還増幅器の基本構成を示すブロッ
ク図である。
ク図である。
【図２】本発明の負帰還増幅器の第一実施例の構成を示
すブロック図である。
すブロック図である。
【図３】本発明の負帰還増幅器の第二実施例の構成を示
すブロック図である。
すブロック図である。
【図４】本発明の負帰還増幅器の第三実施例の構成を示
すブロック図である。
すブロック図である。
【図５】本発明の負帰還増幅器の第四実施例の構成を示
すブロック図である。
すブロック図である。
【図６】従来の帰還増幅器の基本構成を示すブロック図
である。
である。
１０ 増幅器
１１ 増幅素子
１２ 入力寄生キャパシタ
２１，２２ 帰還回路
３０ 減衰器
３１，３２ キャパシタ
３３，３４ 抵抗器
３５ アッテネータ
３６ キャパシタ
３７，３８ 整合回路
Claims (1)
- 【請求項１】 信号入力端子から入力される信号を増
幅する増幅手段と、前記増幅手段の出力端子の信号を前
記増幅手段の入力端子に帰還する帰還手段とを備えた負
帰還増幅器において、前記信号入力端子と前記増幅手段
の入力端子との間、および前記帰還手段と前記増幅手段
の入力端子との間に、入力信号および帰還信号に線形の
減衰を与える線形減衰手段を接続したことを特徴とする
負帰還増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03030498A JP3117229B2 (ja) | 1991-02-25 | 1991-02-25 | 負帰還増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03030498A JP3117229B2 (ja) | 1991-02-25 | 1991-02-25 | 負帰還増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04269005A true JPH04269005A (ja) | 1992-09-25 |
| JP3117229B2 JP3117229B2 (ja) | 2000-12-11 |
Family
ID=12305488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03030498A Expired - Lifetime JP3117229B2 (ja) | 1991-02-25 | 1991-02-25 | 負帰還増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3117229B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7123073B2 (en) | 2002-03-28 | 2006-10-17 | Matsushita Electric Industrial Co., Ltd. | Amplifier and frequency converter |
| JP2015523006A (ja) * | 2012-06-01 | 2015-08-06 | クアルコム，インコーポレイテッド | 一定の入力容量を有するステップ減衰器 |
| JP2015220582A (ja) * | 2014-05-16 | 2015-12-07 | Ｎｅｃエンジニアリング株式会社 | 送信機および送信方法 |
-
1991
- 1991-02-25 JP JP03030498A patent/JP3117229B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7123073B2 (en) | 2002-03-28 | 2006-10-17 | Matsushita Electric Industrial Co., Ltd. | Amplifier and frequency converter |
| JP2015523006A (ja) * | 2012-06-01 | 2015-08-06 | クアルコム，インコーポレイテッド | 一定の入力容量を有するステップ減衰器 |
| US9985601B2 (en) | 2012-06-01 | 2018-05-29 | Qualcomm Incorporated | Step attenuator with constant input capacitance |
| JP2015220582A (ja) * | 2014-05-16 | 2015-12-07 | Ｎｅｃエンジニアリング株式会社 | 送信機および送信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3117229B2 (ja) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8593207B2 (en) | Limiting amplifiers | |
| US7843272B2 (en) | Low noise amplifier | |
| KR102804379B1 (ko) | 잡음 제거 기능을 갖는 광대역 저잡음 증폭기 | |
| US7403071B2 (en) | High linearity and low noise amplifier with continuously variable gain control | |
| KR100819119B1 (ko) | 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법 | |
| US6496067B1 (en) | Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers | |
| CN110896300A (zh) | 一种宽带低噪声放大器 | |
| JP2022531283A (ja) | ノイズキャンセレーション付き低ノイズ増幅器 | |
| US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
| JP3117229B2 (ja) | 負帰還増幅器 | |
| EP0283143B1 (en) | Power amplifier having low intermodulation distortion | |
| EP1254510B1 (en) | Low distortion driving amplifier for integrated filters | |
| CN119363047A (zh) | 一种基于同相放大的改进型共源共栅低噪声放大器 | |
| US8115553B1 (en) | High linearity, low noise, wide bandwidth amplifier/buffer | |
| KR102656450B1 (ko) | 2차 고조파 트랩을 갖는 증폭기 | |
| EP1349268B1 (en) | MOS variable gain amplifier | |
| US8149053B2 (en) | Low noise amplifier | |
| KR100186796B1 (ko) | 필터 회로 | |
| CN224083504U (zh) | 宽带低噪声放大器及射频芯片 | |
| CN117674738B (zh) | 宽带差分低噪声放大器及射频芯片 | |
| JPH11298268A (ja) | 利得可変型増幅器 | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JPS61105914A (ja) | ミクサ回路 | |
| JP3275829B2 (ja) | 可変利得増幅回路 | |
| JP2003060445A (ja) | プリディストーション回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |