JPH04271508A - 自動等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は自動等化器に関し、特に
多値直交振幅変調方式又は多相位相変調方式を用いたデ
ジタル無線通信システムの受信側で使用される全デジタ
ル形の自動等化器に関する。

【０００２】

【従来の技術】近年、デジタル無線通信システムでは、
伝搬路で発生する周波数選択性フェージングによる回線
品質の劣化を克服するために、受信側において、トラン
スバーサルフィルタを用いた等化器が使用されているが
、さらに強力な等化特性を有するものとして判定帰還形
等化器がある。

【０００３】従来、この種の全デジタル形５タップ構成
の判定帰還形等化器は図７に示すように、復調回路（図
示せず）より端子１に入力されたアナログベースバンド
信号は、利得調整回路１１に入力される。この利得調整
回路１１は伝搬路でフェージングが発生し波形歪が生じ
た場合にも、後置されるＡ／Ｄ変換器１２の規定入力範
囲を越えない様に圧縮率１／Ｋ（Ｋ＞１又はＫ＝１）で
圧縮される。Ａ／Ｄ変換器１２は、端子２よりクロック
信号（ＣＬＫ）の供給を受け、標本化周波数ｆｃで、利
得調整回路１１の出力アナログ信号を標本・量子化し、
Ｎビットのデジタル信号列Ｓ１として判定帰還形トラン
スバーサル・フィルタ部１０１に出力される。デジタル
信号列Ｓ１は、第１の乗算器２５に入力されるとともに
第１の遅延回路２１に入力される。第１の遅延回路２１
の出力信号は第２の乗算器２６に入力されるとともに第
２の遅延回路２２に入力される。第２の遅延回路２２の
出力信号は第３の乗算器２７に入力される。これらの乗
算器２５〜２７及び遅延回路２１，２２からなる回路を
前方等化器２０１と称する。一方、加算器１３を介して
判定帰還形トランスバーサル・フィルタ部１０１の出力
信号を判定する判定回路１４の出力信号は、第３の遅延
回路２３に入力される。第３の遅延回路２３の出力信号
は、第４の乗算器２８に入力されるとともに、第４の遅
延回路２４に入力される。第４の遅延回路２４の出力信
号は第５の乗算器２９に入力される。これらの乗算器２
８，２９及び遅延回路２３，２４を後方等化器２０２と
称する。遅延回路２１〜２４は、フリップ・フロップ等
で構成され、それぞれ１ビットの遅延を与える。次に、
乗算器２５〜２９において、入力デジタル信号はそれぞ
れ制御信号発生回路１０２より供給されるタップ係数Ｃ
−２，Ｃ−１，Ｃ０，Ｃ１，Ｃ２が乗ぜられ、それぞれ
乗算器出力ｍ−２，ｍ−１，ｍ０，ｍ１，ｍ２として加
算器１３に入力される。加算器１３は、乗算器出力であ
る５個のｍ−２〜ｍ２をデジタル加算する事により、原
信号Ｓ１に含まれていたフェージング等による符号間干
渉を除去した等化後信号Ｓ１Ａを後処理回路１５及び判
定回路１４に出力する。判定回路１４は、入力される２
進数の信号レベル値をこれと最も近い理想信号レベル値
に判定して出力する。その結果、後方等化器２０２は、
フェージング等による波形歪を除去された後の判定信号
Ｓ１Ｂを入力としているので、乗算器へのタップ係数が
正確でかつ、乗算出力が飽和しない限り後方等化器２０
２で除去しうる符号間干渉は完全に等化される。また、
後処理回路１５は、利得調整回路１１で１／Ｋ倍に圧縮
された原信号を本来の正しいレベルに戻すために用いら
れ、正しいレベルに修正された信号が端子３に出力され
る。

【０００４】次に、上述した判定回路１４及び後処理回
路１５の動作について図９の説明図を参照して具体例に
より説明する。端子１への入力信号として、１６値直交
振幅変調（１６ＱＡＭという）のベースバンド信号であ
る４値信号を考える。この４値信号の理想値は図９のＡ
／Ｄ変換器入力の白丸Ａ，Ｂ，Ｃ，Ｄで示すレベルを有
し、各点がそれぞれ第１，第２ビットの２ビットの情報
信号である（００），（０１），（１０），（１１）を
表わしている。なお、第３ビット以下のビットは理想値
からのずれを表わす誤差信号である。今、圧縮率１／Ｋ
が１／２であるとすれば、点Ａ，Ｂ，Ｃ，Ｄは黒丸で示
される点Ａ１，Ｂ１，Ｃ１，Ｄ１に圧縮される。点Ａ１
，Ｂ１，Ｃ１，Ｄ１の理想値は、それぞれ３ビット信号
（０１０），（０１１），（１００），（１０１）で表
わされる。この場合には、第４ビット以下のビットが誤
差信号を表わしている。判定帰還形トランスバーサル・
フィルタ部１０１の出力信号Ｓ１Ａは熱雑音や、除去し
きれない符号間干渉を含んでいるために、誤差信号はラ
ンダムに変化している。従って第１〜第Ｎビットの信号
を後方等化器２０２にそのまま帰還し入力すると、等化
部の入力に誤差が含まれるので、十分な等化ができない
。そこで判定回路１４において、デジタル信号列Ｓ１Ａ
を図９の判定回路出力に従い、第１〜第３ビットは４つ
の理想値０１０，０１１，１００，１０１のいずれかに
一意的に判定し、第４ビット以下は固定値１００〜０（
〜はすべて０を示す）としている。たとえば、Ｎ＝５の
場合に、信号Ｓ１Ａ＝１００１１の判定値はＳ１Ｂ＝１
００１０となり、又信号Ｓ１Ａ＝１１１００の判定値は
Ｓ１Ｂ＝１０１１０となる。一方、後処理回路１５は、
１／２に圧縮された信号を２倍にして原信号にもどすた
めに、図９の後処理回路出力に従って信号変換を行ない
、パス１，パス２，パス３の３ビットの信号を出力する
。たとえば、信号Ｓ１Ａ＝１００１１の後処理回路１５
の出力はＤ＝１０１となり、又、Ｓ１Ａ＝１１１００の
判定値はＤ＝１１１となる。パス１とパス２は情報ビッ
トであり、パス３は誤差信号の極性を表わす誤差ビット
である。タップ係数Ｃ−２，Ｃ−１，Ｃ０，Ｃ１，Ｃ２
は、極性信号ｄ（前記パス１Ａ，２Ａ）と誤差信号ｅ（
前記パス３Ａ）の間の相関をとり、時間平均出力として
制御信号発生回路１０２より得られる。このタップ係数
生成の原理は、たとえば電子通信学会編「デジタル信号
処理」第１１章，（昭和５０年）に詳述されている。

【０００５】上述した従来の判定帰還形等化器の２波干
渉フェージング等化特性を２波干渉フェージングに適用
した場合を図８に示す。図８は、シグニチャ・カーブと
も呼ばれ、横軸にフェージングのノッチ周波数のスペク
トラムの中心からの偏移をクロック周波数で正規化した
ノッチ位置ｆｄをとり、縦軸に、反射波（遅延波）の振
幅を主波の振幅で正規化した振幅比ρがとられている。 ノッチ深さＤｎは、Ｄｎ＝−２０ｌｏｇ（１−ρ）ｄＢ
で表わされるので、ρ＝１でノッチ深さは最大となり、
ノッチ位置ｆｄ及び振幅比ρをパラメータとして、誤り
率Ｐ＝１×１０のマイナス４乗となるｆｄとρの点を結
んだものがカーブＳである。Ｓで囲まれた領域内では、
Ｐは１０のマイナス４乗より大となっている。従ってＳ
で囲む面積が小さいほど、等化器の能力が秀れている。 ０＜ρ＜１の範囲では、主波より干渉波が遅れているの
で、後方等化器で符号間干渉を除去し、ρ＞１では、遅
延波が主波となるので逆に前方等化器で符号間干渉を除
去している。前述した如く、判定帰還形等化器では、後
方等化器の入力信号は、等化後の判定信号であるので、
理想値とほぼ一致するため、図４の０＜ρ＜１では、ほ
ぼ完全に等化されているのがわかる。一方、ρ＞１の時
、前方等化器の入力は、符号間干渉が除去されていない
信号であるために、等化能力は０＜ρ＜１に比して劣っ
ている。なお、通常前方及び後方等化器で使われる乗算
器は、通常入力レベル，タップ係数，出力レベルともノ
ッチ位置ｆｄの−１以上から＋１以下までの値をとる。

【０００６】

【発明が解決しようとする課題】この従来の判定帰還形
の等化器は、図４のシグニチャ・カーブに示す様に遅延
波が主波より強くなるρ＞１の領域においては改善能力
が良くないので、ρ＜１とρ＞１がほぼ等確率で発生す
るディジタルマイクロ波通信方式においては、瞬断率の
改善が有効でないという欠点があった。

【０００７】

【課題を解決するための手段】本発明の自動等化器は、
伝搬路のフェージング等による符号間干渉を有するアナ
ログベースバンド信号の振幅を所定の比率で圧縮する利
得調整回路と、この利得調整回路の出力アナログ信号を
外部から供給されるクロックでアナログディジタル変換
するＡ／Ｄ変換器と、ρ＞１（ρは反射波振幅／主波振
幅比）の範囲の場合に符号間干渉を除去する前方等化器
、０＜ρ＜１の範囲の場合に符号間干渉を除去する後方
等化器、前記前方等化器および後方等化器の出力信号の
加算器を有する判定帰還形トランスバーサルフィルタ部
、前記判定帰還形トランスバーサルフィルタ部にタップ
係数信号を供給する制御信号発生回路を有する判定帰還
形等化器とを備えた自動等化器において、前記Ａ／Ｄ変
換器と前記判定帰還形等化器との間に非対称なインパル
ス応答を対称化する適応型整合フィルタを接続している
ことを特徴とする。

【０００８】

【作用】図１に示すように、Ａ／Ｄ変換器１２で標本・
量子化したベースバンド信号を、Ｔ／２間隔のトランス
バーサル・フィルタ１０３に入力し、その出力において
伝送路のインパルス応答が対称となる様、トランスバー
サル・フィルタ１０３のタップ係数をタップ係数の制御
信号発生回路１０４で適応的に制御することにより、後
置される判定帰還形等化器が、従来十分に等化できなか
った反射波（遅れ波）が直接波より強くなるρ＞１の場
合のフェージング歪をも等化できる。

【０００９】

【実施例】次に本発明について、図面を参照して説明す
る。

【００１０】図１は本発明の一実施例の自動等化器のブ
ロック図、図２は本実施例の要部の制御信号発生回路１
０４の回路図、図３は本発明の原理説明のためのブロッ
ク図、図４，図５は図３の原理説明用のインパルス応答
の波形図および説明図、図６は本実施例の等化能力を図
８の従来例と対比して示す説明図である。

【００１１】図１において、図７の従来例と同一の符号
は同一の構成と機能を有する。すなわち、本実施例では
従来と同じ判定帰還形等化器３０１と、入力されるクロ
ックを２てい倍する２てい倍回路１６、適応型整合フィ
ルタ（以下ＡＭＦという）３０２から構成される。また
、ＡＭＦ３０２はトランスバーサル・フィルタ１０３、
制御信号発生回路１０４、ラッチ回路１７から構成され
る。

【００１２】次に本実施例で追加された適応型整合フィ
ルタ３０２の動作原理を図３の２タップのトランスバー
サル・フィルタ１０５で構成される基本回路、図４，図
５を参照して説明する。通常、デジタルマイクロ波通信
に用いられる、帯域制限のある伝送路で符号間干渉を与
えずにパルスを伝送するためには、全伝送系のインパル
ス応答は図４（ａ）に示す様に、中央のピークを除いて
Ｔごとに零とならなければならない。しかし、伝送路に
直接波と反射波の２つの通路があると、これらが干渉し
てマルチパス・フェージングが発生する。この時、反射
波の方が直接波より振幅が大きくなる（すなわちρ＞１
）と、反射波が主波，反射波より先に到達する直接波が
干渉波となって、伝送路のインパルス応答は、図４（ｂ
）に示す様に、ｔ＝−Ｔに大きな符号間干渉が発生する
。今、図５（ａ）に示す様に、主波ｓ０（＝ａ（ｍ））
及びｔ＝−Ｔの符号間干渉ｓ−１（＝ａ（ｍ＋１））を
矢印で表わすと、これをＴだけ遅延したものは図５（ｂ
）の様になる。今、説明を簡単にするために図３に示す
２タップのトランスバーサル・フィルタ１０５を考え遅
延回路４１、乗算器４２，４３、加算器４４で構成する
と信号Ｓ０　が図５（ａ）であり、信号Ｓ１　が図５（
ｂ）の信号を表わしている。この場合に加算器４４の出
力信号ＳＡは（１）式のようになる。

【００１３】Ｓ２　＝α×Ｓ０　＋β×Ｓ１　…（１）
今、α＝０．９／１．９、β＝−１／１．９とすると、
出力信号Ｓ２　は（２）式となる。

【００１４】 　　Ｓ２　＝０．９／１．９×Ｓ０　＋（−１／１．９
）×Ｓ１　…（２）すなわち出力信号ＳＡは図５（ｃ）
に示す形となり、トランスバーサル・フィルタ１０５に
タップ係数α，βを与えることにより、図５（ａ）のよ
うに進み波による大きな符号間干渉ｓ−１のあった入力
信号Ｓ０　はトランスバーサル・フィルタ１０５を通す
ことによりインパルス応答は、符号間干渉が主信号ｓ０
（ｔ＝０）に対し、前後に対称化された、ｓ−１とｓ１
に分散化される。ここで、注目すべきことは、分散化に
伴い符号間干渉ｓ−１，ｓ１の大きさは、分散化前の符
号間干渉ｓ−１のほぼ１／２まで低減されている事であ
る。今、従来例で述べた判定帰還形等化器の前方等化器
の等化能力がｓ−１，ｓ１の大きさが０．５以下、後方
等化器の等化能力がｓ１の大きさが０．９以下であると
すると、本トランスバーサル・フィルタ１０５が無い場
合、すなわち従来の判定帰還等化器１０６のみでは、信
号Ｓ０　の符号間干渉ｓ−１＝０．９は等化できないが
、本トランスバーサル・フィルタを従来の判定帰還等化
器１０６に前置する事により、符号間干渉ｓ−１＝０．
９／１．９すなわち、約０．４７及びｓ−１＝１／１．
９＝０．５３は完全に等化される。この様な機能を持つ
トランスバーサル・フィルタは、整合フィルタとも呼ば
れる。

【００１５】本発明は、このような整合フィルタの原理
にもとづき、整合フィルタのタップ係数を伝送路のイン
パルス応答、すなわちフェージングの状態に応じて、適
応的に自動調整できるタップ係数生成回路を付与し、全
ディジタル形判定帰還等化器に前置できる様に、全ディ
ジタル形回路とした全ディジタル形適応形整合フィルタ
（ＡＭＦ）と、全ディジタル形判定帰還等化器（ＤＦＥ
）を具備することにより、従来十分等化できなかったρ
＞１のフェージングをも等化できる。

【００１６】本発明の一実施例の図１にもどり、復調回
路（図示せず）より入力されたアナログ・ベースバンド
信号は、利得調整回路１１に入力されて、伝搬路でマル
チパス・フェージングが発生し、波形歪が生じた場合に
も、後置されるＡ／Ｄ変換器１２の規定入力範囲を越え
ない様に圧縮率１／Ｋ（Ｋ＞１又はＫ＝１）で圧縮され
た後に、Ａ／Ｄ変換器１２に入力される。一方、端子１
に入力される周波数ｆｃのクロック信号ＣＬＫ１は、２
てい倍回路１６により、２てい倍されて、周波数２ｆｃ
のクロック信号ＣＬＫ２として、Ａ／Ｄ変換器１２に印
加される。Ａ／Ｄ変換器１２は、標本化周波数２ｆｃで
、利得調整回路１１の出力アナログベースバンド信号を
、標本化し、かつ、量子化し、Ｎビットのデジタル信号
列ＤＳ１として、５タップのトランスバーサル・フィル
タ部１０３に入力される。トランスバーサル・フィルタ
１０３は、縦続接続された第１ないし第４の遅延回路（
遅延時間Ｔ／２）３１〜３４と、第１の遅延回路３１の
入力に接続される第１の乗算器３５と第１ないし第４の
遅延回路の出力にそれぞれ接続される第２ないし第５の
乗算器３６〜３９と、第１ないし第５の乗算器の出力を
加算する加算器４０から構成される。第１ないし第５の
乗算器３５〜３９には、タップ係数発生回路１０４より
それぞれタップ係数Ａ−２，Ａ−１，Ａ０，Ａ１，Ａ２
が印加され，それらの乗算出力を加算器４０で加算した
結果である加算器出力ＤＳ１はマルチパス・フェージン
グ伝送路に起因する非対称なインパルス応答を対称化す
る。本実施例において、タップ間隔（遅延回路３１〜３
４の遅延時間）がＴ／２に選ばれているのは、直接波と
反射波の遅延時間がＴ／２や３／２Ｔの近辺の値をとっ
ても十分なインパルス応答の対称化をはかるためである
。またタップ数も５タップに限らず、他タップ数を用い
ることももちろん可能である。遅延回路３１〜３４は、
周波数２ｆｃのクロック入力で動作するフリップ・フロ
ップで構成できる。

【００１７】次に、前記加算回路４０の出力信号はＴ／
２周期になっているが、送信信号列を得るのに必要な情
報はＴ秒周期で表れ、他はトランジェントの過程である
ので不要である。従ってラッチ回路（例えば、周波数ｆ
ｃのクロック入力で動作するフリップ・フロップ）１７
により、Ｔ秒ごとの情報信号を選んで、ＡＭＦ３０２の
出力信号ＤＳ２として判定帰還形等化器３０１に出力す
る。今、ρ＝１．１のマルチパス・フェージングにより
ＡＭＦ３０２の入力信号ＤＳ０のインパルス応答が図５
（ｂ）の様にｔ＝−Ｔに大きな符号間干渉を生じていて
もＡＭＦ３０２の出力信号ＤＳ２のインパルス応答は図
５（ｃ）の様に対称な形となる。すなわち、判定帰還形
等化器でも等化不能な図５（ｂ）に示すｔ＝−Ｔの大き
な符号間干渉は、図５（ｃ）に示すｔがプラスマイナス
Ｔの小さな符号間干渉に変換されるが、これらの符号間
干渉は判定帰還等化器３０１で十分等化できる。

【００１８】次にタップ係数発生回路１０４について説
明する。図２はタップ係数発生回路１０４の一実施例で
ある。図２の実施例は縦続に接続された遅延時間Ｔ／２
の遅延回路４１〜４４と、遅延回路４１の入力に接続さ
れる乗算器４５と、遅延回路４２〜４４の出力にそれぞ
れ接続される乗算器４６〜４９と乗算器４５〜４９の出
力にそれぞれ出力される時間平均回路５０〜５４と、遅
延時間調整用の遅延回路（遅延時間τ）５５から構成さ
れる。図１のＡＭＦ３０２の出力ＤＳ２（Ｍビットデジ
タル信号）のうち、ＭＳＢ（Ｍｏｓｔ　　ｓｉｇｎｉｆ
ｉｃａｎｔ　　ｂｉｔ）からｍビット（１＜ｍ＜Ｍ）と
ったデジタル信号Ｄ１は図２の端子４に入力される。ま
た図１のＡＭＦ３０２の入力信号ＤＳ０（Ｎビットデジ
タル信号）のうちＭＳＢからｎビット（１＜ｎ＜Ｎ）と
ったデジタル信号Ｄ２は図２の端子５に入力される。遅
延回路５５は、図１の乗算器３７、加算器４０、ラッチ
１７の遅延量を補償するためのものであり、Ｔ／２に比
して十分小さければ用いなくても良い。今、インパルス
応答が図５（ａ）であると仮定する。送信シンボル列を
ａ（ｍ）（ｍは整数）とすると、図５（ａ）においてｓ
０＝ａ（ｍ），ｓ−１＝ａ（ｍ＋１）であり、図５（ｃ
）においてｓ０１＝ａ（ｍ）である。すなわちＤ１＝ａ
（ｍ）である。動作原理でも説明した様に、図５（ｃ）
の形の対称なインパルス応答にするには、ｔ＝０の位置
にａ（ｍ）が存在する図５（ｂ）の様なインパルス応答
のあるタップを見つける必要がある。すなわち、Ｄ１（
＝ａ（ｍ））ともっとも相関の強いタップを見つければ
良い。図２の各タップ係数Ａｉ（ｉ＝＋２，−２，＋１
，−１，０）は、Ｄ１×Ｄｉの平均値から求められるが
、Ａ０＝Ｄ１×Ｄ０の平均及び図５（ｂ）から明らかな
様にＡ２＝Ｄ１×Ｄ２の平均が最も強い相関が表れる。 この２つのタップ係数Ａ０＝α＝０．９／１．９，Ａ２
＝β＝−１／１．９の時，インパルス応答は図５（ｃ）
の様にほぼ対称化される。以上の様にして得られたタッ
プ係数Ａ−２，Ａ−１，Ａ０，Ａ１，Ａ２がトランスバ
ーサル・フィルタ１０３の乗算器３５〜３９にそれぞれ
印加される。なお、時間平均回路５０〜５４は、デジタ
ル加算器及び除算器で構成し、あらかじめ設定した回数
（Ｌ）だけ乗算器４５〜４９の出力をデジタル加算した
後に、その和をＬで除して得られる。すなわち、（３）
式で表される。

【００１９】

【００２０】または、移動平均法を用い（４）式による
演算も可能である。

【００２１】

【００２２】以上述べたようにＡＭＦ３０２とＤＦＥ３
０１とを併用することにより、本実施例の自動等化器に
よるシグニチャは図６の様になり、従来の判定帰還等化
器（ＤＦＥ）のみの場合の図８に示すシグニチャに比較
してρ＞１の領域でのフェージング等化特性が大幅に改
善される。

【００２３】なお、適応型整合フィルタ３０２は５タッ
プのものを例示したが、他のタップ数のものでも同様に
適用でき、かつ、タップ数が多いほどその効果は大きい
。

【００２４】

【発明の効果】以上説明したように本発明は判定帰還形
等化器の前に伝送路のインパルス・レスポンスを対称化
する全デジタル方式の適応型整合フィルタを置き、タッ
プ係数を相関検出法によりフェージングの状態に応じて
適応的に制御しているので、従来の判定帰還形等化器で
十分に等化できなかった直接波より反射波が強いフェー
ジングによる干渉も等化できる効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例の自動等化器のブロック図で
ある。

【図２】本実施例の要部の制御信号発生回路の回路図で
ある。

【図３】本発明の原理説明のためのブロック図である。

【図４】図３の原理説明のための波形図である。

【図５】図３の原理説明のための説明図である。

【図６】本実施例の等化能力を示す説明図である。

【図７】従来の自動等化器のブロック図である。

【図８】従来例の等化能力を示す説明図である。

【図９】従来例の各回路における信号処理の説明図であ
る。

【符号の説明】

１〜１０　　　　端子 １１　　　　利得調整回路 １２　　　　Ａ／Ｄ変換器 １３，４０，４４　　　　加算器 １４　　　　判定回路 １５　　　　後処理回路 １６　　　　２てい倍回路 １７　　　　ラッチ回路 ２１〜２４，３１〜３４，４１〜４４，５５　　　　遅
延回路 ４２，４３，４５〜４９　　　　乗算器５０〜５４　　
　　時間平均回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　伝搬路のフェージング等による符号間
   干渉を有するアナログベースバンド信号の振幅を所定の
   比率で圧縮する利得調整回路と、この利得調整回路の出
   力アナログ信号を外部から供給されるクロックでアナロ
   グディジタル変換するＡ／Ｄ変換器と、ρ＞１（ρは反
   射波振幅／主波振幅比）の範囲の場合に符号間干渉を除
   去する前方等化器、０＜ρ＜１の範囲の場合に符号間干
   渉を除去する後方等化器、前記前方等化器および後方等
   化器の出力信号の加算器を有する判定帰還形トランスバ
   ーサルフィルタ部、前記判定帰還形トランスバーサルフ
   ィルタ部にタップ係数信号を供給する制御信号発生回路
   を有する判定帰還形等化器とを備えた自動等化器におい
   て、前記Ａ／Ｄ変換器と前記判定帰還形等化器との間に
   非対称なインパルス応答を対称化する適応型整合フィル
   タを接続していることを特徴とする自動等化器。
2. 【請求項２】　　前記適応形整合フィルタに備えられた
   トランスバーサルフィルタにタップ係数信号を供給する
   制御信号発生回路が、前記トランスバーサルフィルタの
   入力データ信号と出力データ信号との相関検出及び時間
   平均化によりタップ係数信号を生成する手段を備えてい
   ることを特徴とする請求項１記載の自動等化器。
3. 【請求項３】　　前記Ａ／Ｄ変換器に入力されるクロッ
   クが外部から入力されるクロックの基準周波数をｎ（ｎ
   は２以上の整数）てい倍するてい倍回路を経て供給され
   ることを特徴とする請求項１記載の自動等化器。