JPH04273692A - ドット順次信号の時間軸圧縮回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば４：３のアス
ペクト比の画面を１６：９の画面に変換する信号変換装
置に用いられるドット順次信号の時間軸圧縮回路に関し
、特に色信号時間軸圧縮回路のハードウエア規模の縮小
を図ったものである。

【０００２】

【従来の技術】デジタルテレビジョンシステムにおいて
は、入力されるＮＴＳＣ映像信号を色副搬送波の周波数
ｆｓｃの４倍、すなわち４ｆｓｃでデジタル復調してい
る。そのため、９０°位相がずれて送られてくる色信号
ＩとＱは、サンプリングの結果各々標本化周波数２ｆｓ
ｃのドット順次化された標本化周波数４ｆｓｃの信号と
なる。

【０００３】図７は、色信号のデジタル化処理を説明す
るために示した図である。まずＩ信号とＱ信号をそれぞ
れ４ｆｓｃでデジタル復調した信号を考える。すると、
Ｉ信号列は、Ｉ，０，−Ｉ，０，Ｉ，０，…となり、Ｑ
信号列は０，Ｑ，０，−Ｑ，０，Ｑ，…となる。従って
、片方の信号成分が得られるときは、他方が０となるの
で、色信号を４ｆｓｃでデジタル復調するとＩ，Ｑ，−
Ｉ，−Ｑ，Ｉ，Ｑ，−Ｉ，−Ｑ，Ｉ，Ｑ，−Ｉ…という
出力信号列を得る。次にこの信号の負符号のみを反転さ
せることにより、Ｉ，Ｑ，Ｉ，Ｑ，Ｉ，Ｑ，Ｉ，Ｑ，Ｉ
，Ｑ，Ｉ…というドット順次色信号を得ることができる
。ところで、このようなＮＴＳＣ信号を１６：９のアス
ペクト比の画面に表示する場合を、図８に示す。

【０００４】図に示されるように４：３で用いる信号ａ
をそのまま１６：９の画面全体に表示したのでは横長の
画像となってしまう（同図ｂ）。従って、図８の（ｃ）
のように時間軸を３／４に圧縮し、サイドパネルを伴う
１６：９の画面表示を行うことを考える（図（ｄ））。

【０００５】図３は、時間軸圧縮を行う従来の回路、図
４はこの回路のタイミングチャートである。入力端子１
には、入力ドット順次色信号列Ｉ、Ｑ（Ｉ０，Ｑ３，Ｉ
６，Ｑ９，…添字は時刻を表す）（図４ａ）が供給され
る。このドット順次色信号は、シリアルパラレル変換器
２によりＩ信号とＱ信号に分離される（図４ｂ、ｃ）。 以下Ｉ，Ｑ信号の各処理は同じであるためにＩ信号側の
処理について説明する。Ｉ信号は、２ｆｓｃで動作する
単位遅延素子３とこの遅延素子に続く各々係数器４、５
、８、９、加算器６、１０からなる補間フィルタ７、１
１に入力される。この補間フィルタ７、１１の出力信号
１０３（図４ｄ）、１０４（図４ｅ）及びシリアルパラ
レル変換器２の出力１０１（図４ｂ）は、選択回路１２
に入力される。選択回路１２は、端子１５に入力される
制御信号１０９（図４ｈ）により制御されるもので、こ
れにより選択回路１２からの出力信号１０５は、図４（
ｊ）のように得られる。Ｑ信号に関しても、同様な処理
により選択回路１３の出力信号１０６（図４ｋ）が得ら
れる。但し、Ｑ信号の選択回路１３の制御信号１１０は
図４ｉのようにＩ信号の制御信号（図４ｈ）を１／４ｆ
ｓｃだけ遅延させたものである。

【０００６】次に、これら２つの選択回路１２、１３の
出力信号１０５、１０６はそれぞれラインメモリ１６、
１７に入力され、メモリコントローラにより図４ｊ、図
４ｋに「−」で表した不要な信号を除いて書込み、読み
出すときはすべて読み出すという制御が行われ、出力信
号１０７、１０８（図４ｌ、ｍ）を得る。なおこれらの
出力信号１０７、１０８（図４ｌ，ｍ）をみると、Ｉ信
号の添字は、０，８，１６，…と変化するので、Ｑ信号
は４，１２，２０，…と変化すべきであるが、実際は３
，１１，１９，…と１ずつ小さい値となっている。すな
わちこの構成例では、Ｑ信号のサンプル位相がずれる結
果となる。しかし、Ｑ信号は、信号帯域が０．５ＭＨｚ
　と狭いのでずれの程度は小さいと考えられる。サンプ
ル位相ずれＱ（ｄｅｇ）を計算すると、この位相ずれは
１／４ｆｓｃサンプルの１／３分であるので・Ｑ＝３６
０　×（１／（４ｆｓｃ×３　））×０．５　×１０６
＝４．１９となり、Ｑ信号には最大４．１９度のサンプ
ル位相ずれしか生じないので画質的には問題はない。

【０００７】

【発明が解決しようとする課題】以上説明したようにド
ット順次色信号に対する３／４時間軸圧縮回路において
、図３に示すような構成で３／４時間軸圧縮を実現した
場合、Ｉ，Ｑ信号の各々に補間フィルタ、及びラインメ
モリを持つことになり、ハードウエアが増大するという
問題がある。

【０００８】そこでこの発明は、３／４時間軸圧縮機能
を何等低下させることなくハードウエアの規模を縮小で
きるドット順次信号の時間軸圧縮回路を提供することを
目的とする。

【０００９】

【課題を解決するための手段】この発明は、周波数ｆで
標本化されたドット順次信号（周波数ｆ／２で標本化さ
れた２つの信号がサンプル毎に現れるように時間軸多重
された信号）をドット順次を解くことなしに少なくとも
２／ｆ時間だけ遅延させる少なくとも１つの遅延手段と
、前記遅延手段により遅延させたデジタル信号群のうち
少なくとも１つの信号及び入力信号を入力とし、それら
の線形結合信号を出力信号とする少なくとも２つの線形
結合手段群と、前記線形結合手段群の少なくとも２つの
出力信号群を入力とし、これらの信号を切り替えて出力
する第１の選択手段とを備えるものである。

【００１０】

【作用】上記の手段により、ドット順次が解かれること
なく時間軸圧縮処理が行われ、最後にＩ，Ｑ信号が分離
されるようになる。よって、従来の２系統の時間軸圧縮
回路が１系統で済むようになる。

【００１１】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１２】図１はこの発明の一実施例であり、図２は
図１の回路の動作を説明するために示したタイミングチ
ャートである。入力端子１には、入力ドット順次色信号
列Ｉ、Ｑ（Ｉ０，Ｑ３，Ｉ６，Ｑ９，…添字は時刻を表
す）（図２ａ）が供給される。この信号列は、４ｆｓｃ
で動作する単位遅延素子１８、１９により遅延される。 単位遅延素子１９の出力信号１１２と入力端子１の信号
１１１とは対となり、補間フィルタ７と１１に入力され
て補間処理を受ける。補間フィルタ７は、係数器４、５
及び加算器６で構成され、補間フィルタ１１は、係数器
８、９及び加算器１０で構成されている。入力信号は、
ドット順次であるから、各補間フィルタには、Ｉ、Ｑ信
号のどちらか一方の信号が入力されて処理される。補間
フィルタ７、１１の出力信号１１３、１１４及び入力端
子１の信号１１１は、選択回路１２に入力され、端子１
５に与えられる制御信号に応じて選択導出される。図２
ｂは、単位遅延素子１９の出力信号、図２ｃと図２ｄは
、補間フィルタ７と１１の出力信号である。また図２ｅ
は、端子１５に与えられる制御信号、図２ｆは選択回路
１２からの出力信号である。

【００１３】選択回路１２の出力信号は、直接選択回路
２１の一方の端子に入力されるとともに、単位遅延素子
２０を介して選択回路２１の他方の端子に入力される。 選択回路２１は、端子２２に与えられる制御信号（図２
ｈ）により制御される。これにより選択回路２１の出力
信号１１６は、図２ｉに示すようになる。この信号は、
ラインメモリ１６に入力され、不要な信号を除いて書き
込まれ、読出しのときはすべて読出される。これにより
ラインメモリ１６の出力信号１１７は、図２ｊに示すよ
うになる。この段階ではドット順次のままである。この
信号は、シリアルパラレル変換器２３に入力され、Ｉ信
号とＱ信号（図２ｋ，ｌ）とに振り分けられ、信号１０
７（Ｉ信号）、信号１０８（Ｑ信号）とが得られる。次
に、色信号と輝度信号との関係について説明する。図５
は、輝度信号も含めた３／４時間軸圧縮回路の構成例で
あり、図６はその回路の動作説明のために示したタイミ
ングチャートである。

【００１４】輝度信号１２０は、４ｆｓｃで動作する単
位遅延素子５１〜５４により遅延され、その出力信号１
２１〜１２４（図６ｂ〜図６ｅ）及び信号１２０（図６
ａ）は、補間フィルタ５５、５６、５７にそれぞれ入力
される。補間フィルタ５５、５６、５７の各出力信号１
２５、１２６、１２７（図６ｆ〜図６ｈ）は選択回路５
８に入力される。選択回路５８は、制御信号により入力
選択動作（図６ｉ）を行い、図６ｊに示すような配列の
信号を導出する。

【００１５】この信号配列は、３つの信号成分が続き不
要な信号が１つそれに続くという形式で得られる。一方
、色信号については、信号成分が６つ続き不要な信号が
２つ続くという形式（図２ｆ，図２ｇ）であり、両者の
間に違いがある。従って、このままでは、メモリを書込
み制御するメモリコントローラを輝度信号系統と色信号
系統とで別々に構成しなければならない。しかし、もし
色信号列を輝度信号列と同形式にすることができれば輝
度信号とメモリコントローラとを共有することができる
。

【００１６】そこで、色信号の系列では、４ｆｓｃで動
作する単位遅延素子２０及び選択回路２１を、選択回路
１２とラインメモリ１６の間に挿入している。そして、
選択回路２１を制御信号１１８（図２ｈ）により制御し
、出力信号１１６（図２ｉ）を信号成分が３つ続き不要
な信号が１つ存在するという配列に変換し、輝度信号（
図６ｊ）と同じ配列にしている。このようにすると、ラ
インメモリとしては、輝度信号側と色信号側とを同じメ
モリコントローラで制御可能となり、ハードウエア低減
のためにさらに有効となる。図５の５９は、色信号側の
ラインメモリ１６と同じ構成であり、まったく同じメモ
リコントローラにより制御される。これにより輝度信号
についても３／４に時間軸圧縮されることになる。

【００１７】上記の実施例では、各補間フィルタの係数
を説明を簡単にするために１／３、２／３としているが
、フィルタの係数、タップ数、及び構成をどのように代
えてもこの発明の趣旨を逸脱するものではない。

【００１８】

【発明の効果】以上説明したように、この発明によれば
ドット順次色信号の３／４時間軸圧縮を行うに際して、
補間フィルタの係数器及び加算器、さらにラインメモリ
をＩ、Ｑ信号処理に共有できることになり、ハードウエ
ア規模を縮小できる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図。

【図２】図１の回路の動作を説明するために示したタイ
ミングチャート。

【図３】従来の時間軸圧縮回路を示す図。

【図４】図３の回路の動作を説明するために示したタイ
ミングチャート。

【図５】この発明の他の実施例を示す回路図。

【図６】図５の回路の動作を説明するために示したタイ
ミングチャート。

【図７】ＮＴＳＣ映像信号の色信号についてのデジタル
復調原理説明図。

【図８】画面のアスペクト比変換説明図。

【符号の説明】

４、５、８、９…係数器、６、１０…加算器、７、１１
、５５…補間フィルタ、１８、１９、２０、５１〜５４
…単位遅延素子、１２、２１…選択回路、１６…ライン
メモリ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　周波数ｆで標本化されたドット順次信
   号（周波数ｆ／２で標本化された２つの信号がサンプル
   毎に現れるように時間軸多重された信号）をドット順次
   を解くことなしに少なくとも２／ｆ時間だけ遅延させる
   少なくとも１つの遅延手段と、前記遅延手段により遅延
   させたデジタル信号群のうち少なくとも１つの信号及び
   入力信号を入力とし、それらの線形結合信号を出力信号
   とする少なくとも２つの線形結合手段群と、前記線形結
   合手段群の少なくとも２つの出力信号群を入力とし、こ
   れらの信号を切り替えて出力する第１の選択手段とを持
   つことを特徴とするドット順次信号の時間軸圧縮回路。
2. 【請求項２】　　前記第１の選択手段の出力信号を少な
   くとも１／ｆ時間だけ遅延させる少なくとも１つの遅延
   手段と、この遅延手段の入力信号及び遅延された出力信
   号を入力とし、これらの信号を切り替えて出力する第２
   の選択手段とをさらに有することを特徴とする請求項１
   記載のドット順次信号の時間軸圧縮回路。
3. 【請求項３】　　前記入力信号はＮＴＳＣ映像信号を色
   副搬送波の周波数ｆｓｃの４の倍数、すなわち４ｎｆｓ
   ｃ（ｎは自然数）で標本化したドット順次色信号であり
   、これを３／４に時間軸圧縮することを特徴とする請求
   項１記載のドット順次色信号の時間軸圧縮回路。