JPH04280134A - 同期信号検出装置 - Google Patents
同期信号検出装置Info
- Publication number
- JPH04280134A JPH04280134A JP3154362A JP15436291A JPH04280134A JP H04280134 A JPH04280134 A JP H04280134A JP 3154362 A JP3154362 A JP 3154362A JP 15436291 A JP15436291 A JP 15436291A JP H04280134 A JPH04280134 A JP H04280134A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- pattern
- synchronization signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号を伝送
あるいは記録・再生する装置に係り、とくにディジタル
変調を用いるシステムに好適な同期信号検出装置に関す
る。
あるいは記録・再生する装置に係り、とくにディジタル
変調を用いるシステムに好適な同期信号検出装置に関す
る。
【０００２】
【従来の技術】従来の同期信号検出装置は、例えば特開
昭５５−１０７３６０号公報に開示のごとく、“１１０
０”のようなパターンを複数回繰り返した同期信号パタ
ーンに適用して、ディジタル的に上記のようなパターン
の繰り返しを検出することにより、同期検出の精度、安
定度を上げ、かつ信号に誤りが多い場合にも、同期検出
が可能なものがあった。しかし、同期信号パターンが上
記のような繰り返しパターンでない場合については配慮
されていなかった。
昭５５−１０７３６０号公報に開示のごとく、“１１０
０”のようなパターンを複数回繰り返した同期信号パタ
ーンに適用して、ディジタル的に上記のようなパターン
の繰り返しを検出することにより、同期検出の精度、安
定度を上げ、かつ信号に誤りが多い場合にも、同期検出
が可能なものがあった。しかし、同期信号パターンが上
記のような繰り返しパターンでない場合については配慮
されていなかった。
【０００３】
【発明が解決しようとする課題】本発明の目的は、上記
従来技術の欠点を除去し通常よく用いられるｍ系列信号
パターンのような短いパターンの繰り返しではない同期
信号の場合にも、精度よく、安定に同期検出ができ、信
号に誤りが多い場合にも、同期検出が可能な同期信号検
出装置を提供するにある。
従来技術の欠点を除去し通常よく用いられるｍ系列信号
パターンのような短いパターンの繰り返しではない同期
信号の場合にも、精度よく、安定に同期検出ができ、信
号に誤りが多い場合にも、同期検出が可能な同期信号検
出装置を提供するにある。
【０００４】
【課題を解決するための手段】この目的を達成するため
に、本発明は、伝送データ中にディジタルパターンとし
て挿入された同期信号を有し、ディジタル変調されて伝
送される信号を復調するディジタル復調器の出力信号を
処理する装置において、ディジタル変調信号あるいは該
ディジタル復調器出力のディジタル信号の極性反転間隔
を逐次計数するカウンタと、該カウンタの計数出力が接
続され、その計数値の組合せが所定の同期信号パターン
の計数値の組合せと一致した時および伝送に用いられる
ディジタル変調信号に発生する確率の高い誤りパターン
あるいはディジタル変調信号復調後に発生する確率の高
い誤りパターンを含む同期信号パターンで得られる１つ
または複数の計数値の組合せと一致した時、同期検出パ
ルスを出力するデコーダとを備えるようにした点に特徴
がある。
に、本発明は、伝送データ中にディジタルパターンとし
て挿入された同期信号を有し、ディジタル変調されて伝
送される信号を復調するディジタル復調器の出力信号を
処理する装置において、ディジタル変調信号あるいは該
ディジタル復調器出力のディジタル信号の極性反転間隔
を逐次計数するカウンタと、該カウンタの計数出力が接
続され、その計数値の組合せが所定の同期信号パターン
の計数値の組合せと一致した時および伝送に用いられる
ディジタル変調信号に発生する確率の高い誤りパターン
あるいはディジタル変調信号復調後に発生する確率の高
い誤りパターンを含む同期信号パターンで得られる１つ
または複数の計数値の組合せと一致した時、同期検出パ
ルスを出力するデコーダとを備えるようにした点に特徴
がある。
【０００５】
【作用】上記の様に、発生する確率の高い誤りパターン
は全て同期信号として検出することにより同期検出の安
定性を確保し、かつ同期信号部分以外の信号データ中に
出現する同期信号パターンに類似したパターンを、誤っ
て同期パターンとして検出する確率を下げることにより
同期検出の精度を向上することができる。また同期検出
パルスを出力するパターンの数が少なくなれば、デコー
ダの回路規模を低減することができる。
は全て同期信号として検出することにより同期検出の安
定性を確保し、かつ同期信号部分以外の信号データ中に
出現する同期信号パターンに類似したパターンを、誤っ
て同期パターンとして検出する確率を下げることにより
同期検出の精度を向上することができる。また同期検出
パルスを出力するパターンの数が少なくなれば、デコー
ダの回路規模を低減することができる。
【０００６】
【実施例】以下、本発明の実施例を図面でもって説明す
る。ここでは、コンパクトディスクの信号処理回路に適
用した場合について述べる。コンパクトディスクにおい
ては、同期信号として１１ビット“１”＋１１ビット“
０”、または１１ビット“０”＋１１ビット“１”のパ
ターンが用いられるが、“０”から“１”、または“１
”から“０”への変化点の誤りの発生確率が高い。 したがって、正しいパターンの他、１０ビット“１”＋
１２ビット“０”、１０ビット“０”＋１２ビット“１
”、１２ビット“１”＋１０ビット“０”、１２ビット
“０”＋１０ビット“１”の４パターンを検出するよう
にすれば、同期検出の安定性を増大することが可能であ
る。
る。ここでは、コンパクトディスクの信号処理回路に適
用した場合について述べる。コンパクトディスクにおい
ては、同期信号として１１ビット“１”＋１１ビット“
０”、または１１ビット“０”＋１１ビット“１”のパ
ターンが用いられるが、“０”から“１”、または“１
”から“０”への変化点の誤りの発生確率が高い。 したがって、正しいパターンの他、１０ビット“１”＋
１２ビット“０”、１０ビット“０”＋１２ビット“１
”、１２ビット“１”＋１０ビット“０”、１２ビット
“０”＋１０ビット“１”の４パターンを検出するよう
にすれば、同期検出の安定性を増大することが可能であ
る。
【０００７】図１は本発明による同期検出装置の実施例
を示すブロック図であって、１はデータ入力端子、２は
クロック入力端子、４ａはデコードパルス発生回路、４
ｂ〜４ｄはＲＳフリップフロップ、４ｅ〜４ｇはＡＮＤ
ゲート、４ｈ、４ｉはＯＲゲート、５は出力端子、６は
カウンタである。
を示すブロック図であって、１はデータ入力端子、２は
クロック入力端子、４ａはデコードパルス発生回路、４
ｂ〜４ｄはＲＳフリップフロップ、４ｅ〜４ｇはＡＮＤ
ゲート、４ｈ、４ｉはＯＲゲート、５は出力端子、６は
カウンタである。
【０００８】同図において、ディスクから再生されたデ
ィジタル信号は、データ入力端子１からカウンタ６のＧ
端子に入力される。同時に、クロック入力端子２へはデ
ィジタルデータに同期したクロックが入力され、カウン
タ６のＣＬＫ端子に入力される。カウンタ６はＧ端子に
入力されるディジタル信号のエッジ毎にリセットされ、
該ディジタル信号の“０”区間または“１”区間内での
ＣＬＫ端子から入力されるクロック信号の数をカウント
し、その出力はデコードパルス発生回路４ａに供給され
る。該デコードパルス発生回路４ａはディジタル信号の
エッジ毎にカウンタ６のカウント値をチェックし、その
値が１０、１１、１２およびそれ以外の場合にわけ、そ
れぞれの出力端子からパルスを出力する。正しい同期信
号である場合には、まず、１１ビットがカウントされ、
ＲＳフリップフロップ４ｃがセットされ、ＡＮＤゲート
４ｆが開く。続いて、１１ビットがカウントされると、
ＡＮＤゲート４ｆを介してパルスが出力され、ＯＲゲー
ト４ｈを介して出力端子５から同期検出パルスが出力さ
れる。そしてＯＲゲート４ｉを介してＲＳフリップフロ
ップ４ｃがリセットされ、ＡＮＤゲート４ｆが閉じる。 誤りが発生して同期パターンが１０ビット“１”＋１２
ビット“０”となった場合には、まず、１０ビットがカ
ウントされ、ＲＳフリップフロップ４ｂがセットされて
ＡＮＤゲート４ｅが開き、かつ続いて１２ビットがカウ
ントされると、ＡＮＤゲート４ｅおよびＯＲゲート４ｈ
を介して同期検出パルスを出力し、ＯＲゲート４ｉを介
してＲＳフリップフロップ４ｂをリセットし、ＡＮＤゲ
ート４ｅを閉じる。また、同期パターンが１２ビット“
１”＋１０ビット“０”の場合などには、同様にＲＳフ
リップフロップ４ｄ、ＡＮＤゲート４ｇによって同期検
出パルスがＯＲゲート４ｈを介して出力される。さらに
、これら以外のパターンが入力された場合には、デコー
ドパルス発生回路４ａの“Ｘ”端子からパルスが出力さ
れ、ＯＲゲート４ｉを介してＲＳフリップフロップ４ｂ
〜４ｄがリセットされるため、同期検出パルスは出力さ
れない。
ィジタル信号は、データ入力端子１からカウンタ６のＧ
端子に入力される。同時に、クロック入力端子２へはデ
ィジタルデータに同期したクロックが入力され、カウン
タ６のＣＬＫ端子に入力される。カウンタ６はＧ端子に
入力されるディジタル信号のエッジ毎にリセットされ、
該ディジタル信号の“０”区間または“１”区間内での
ＣＬＫ端子から入力されるクロック信号の数をカウント
し、その出力はデコードパルス発生回路４ａに供給され
る。該デコードパルス発生回路４ａはディジタル信号の
エッジ毎にカウンタ６のカウント値をチェックし、その
値が１０、１１、１２およびそれ以外の場合にわけ、そ
れぞれの出力端子からパルスを出力する。正しい同期信
号である場合には、まず、１１ビットがカウントされ、
ＲＳフリップフロップ４ｃがセットされ、ＡＮＤゲート
４ｆが開く。続いて、１１ビットがカウントされると、
ＡＮＤゲート４ｆを介してパルスが出力され、ＯＲゲー
ト４ｈを介して出力端子５から同期検出パルスが出力さ
れる。そしてＯＲゲート４ｉを介してＲＳフリップフロ
ップ４ｃがリセットされ、ＡＮＤゲート４ｆが閉じる。 誤りが発生して同期パターンが１０ビット“１”＋１２
ビット“０”となった場合には、まず、１０ビットがカ
ウントされ、ＲＳフリップフロップ４ｂがセットされて
ＡＮＤゲート４ｅが開き、かつ続いて１２ビットがカウ
ントされると、ＡＮＤゲート４ｅおよびＯＲゲート４ｈ
を介して同期検出パルスを出力し、ＯＲゲート４ｉを介
してＲＳフリップフロップ４ｂをリセットし、ＡＮＤゲ
ート４ｅを閉じる。また、同期パターンが１２ビット“
１”＋１０ビット“０”の場合などには、同様にＲＳフ
リップフロップ４ｄ、ＡＮＤゲート４ｇによって同期検
出パルスがＯＲゲート４ｈを介して出力される。さらに
、これら以外のパターンが入力された場合には、デコー
ドパルス発生回路４ａの“Ｘ”端子からパルスが出力さ
れ、ＯＲゲート４ｉを介してＲＳフリップフロップ４ｂ
〜４ｄがリセットされるため、同期検出パルスは出力さ
れない。
【０００９】このように、例えば、同期信号が伝送デー
タ中に所定のパルス幅で極性反転するパターンとして挿
入されている場合には、カウンタに入力信号を入力し、
このカウンタの計数値の組合せが同期信号パターンに一
致したときに、同期検出パルスを出力するようになした
デコーダを用いれば、同期信号パターンがどのようなデ
ィジタルパターンであっても精度よくかつ安定に同期検
出ができる。この方式において、信号に誤りが多い場合
にも、同期検出が可能なようにするためには、パターン
検出に用いるデコーダを、正しい同期信号パターンの他
に、誤りを含んだ同期パターンの場合にも、同期検出パ
ルスを出力するように構成すればよい。例えば本実施例
のように同期信号パターンの極性変化点に１ビットの時
間軸方向の誤りを含む場合にも、同期検出を可能とする
には、正しい同期パターンと、２種類の１ビット時間軸
誤り同期パターンの計３種類のパターンのうちどれかと
カウンタの計数値の組合せが一致したとき、同期パルス
を出力するデコーダを用いればよい。このようなデコー
ダは、ＲＯＭやＰＬＡを用いることにより、簡単に構成
できる。
タ中に所定のパルス幅で極性反転するパターンとして挿
入されている場合には、カウンタに入力信号を入力し、
このカウンタの計数値の組合せが同期信号パターンに一
致したときに、同期検出パルスを出力するようになした
デコーダを用いれば、同期信号パターンがどのようなデ
ィジタルパターンであっても精度よくかつ安定に同期検
出ができる。この方式において、信号に誤りが多い場合
にも、同期検出が可能なようにするためには、パターン
検出に用いるデコーダを、正しい同期信号パターンの他
に、誤りを含んだ同期パターンの場合にも、同期検出パ
ルスを出力するように構成すればよい。例えば本実施例
のように同期信号パターンの極性変化点に１ビットの時
間軸方向の誤りを含む場合にも、同期検出を可能とする
には、正しい同期パターンと、２種類の１ビット時間軸
誤り同期パターンの計３種類のパターンのうちどれかと
カウンタの計数値の組合せが一致したとき、同期パルス
を出力するデコーダを用いればよい。このようなデコー
ダは、ＲＯＭやＰＬＡを用いることにより、簡単に構成
できる。
【００１０】ところで、衛星放送の音声信号のように、
伝送データが４相差動ＰＳＫ変調されている場合には、
受信機で差動復調する時に誤り伝播を生じ２ビットの対
になった誤りが生じる。このような２ビット誤りの発生
確率の高いシステムで、誤りを含んだ同期パターンの場
合にも同期検出を可能とするためには、同期パターン前
後の誤りにより伝播して同期パターンないに生じる１ビ
ットの誤りも考慮して、同期パターン検出に用いるデコ
ーダを、全ての１、２ビット誤りを含んだ同期パターン
の場合のカウンタの計数値の組合せにも同期検出パルス
を出力するように構成し、変調信号復調後に同期検出を
行なうようにすればよい。例えば、衛星放送のように、
１６ビットの同期信号パターンを用いている場合には、
１６ビット中の全ての２ビット誤りの数１２０パターン
と、全ての１ビット誤りの数１６パターン、および正し
い同期パターンの合計１３７パターンに対して同期検出
パルスを出力するように構成すればよい。
伝送データが４相差動ＰＳＫ変調されている場合には、
受信機で差動復調する時に誤り伝播を生じ２ビットの対
になった誤りが生じる。このような２ビット誤りの発生
確率の高いシステムで、誤りを含んだ同期パターンの場
合にも同期検出を可能とするためには、同期パターン前
後の誤りにより伝播して同期パターンないに生じる１ビ
ットの誤りも考慮して、同期パターン検出に用いるデコ
ーダを、全ての１、２ビット誤りを含んだ同期パターン
の場合のカウンタの計数値の組合せにも同期検出パルス
を出力するように構成し、変調信号復調後に同期検出を
行なうようにすればよい。例えば、衛星放送のように、
１６ビットの同期信号パターンを用いている場合には、
１６ビット中の全ての２ビット誤りの数１２０パターン
と、全ての１ビット誤りの数１６パターン、および正し
い同期パターンの合計１３７パターンに対して同期検出
パルスを出力するように構成すればよい。
【００１１】一方、これらの誤りを含んだ同期パターン
中システムで用いる伝送方式や変復調方式などの性質上
、発生する確率が他より低いパターンに対しては誤りビ
ット数が同じであっても同期検出パルスを出力しないよ
うにデコーダを構成すると大きな効果を生じる。つまり
、発生する確率の高い誤りパターンは全て同期信号とし
て検出することにより同期検出の安定性を確保し、かつ
同期信号部分以外の信号データ中に出現する同期信号パ
ターンに類似したパターンを、誤って同期パターンとし
て検出する確率を下げることにより同期検出の精度を向
上することができる。また同期検出パルスを出力するパ
ターンの数が少なくなれば、デコーダの回路規模を低減
することができる。
中システムで用いる伝送方式や変復調方式などの性質上
、発生する確率が他より低いパターンに対しては誤りビ
ット数が同じであっても同期検出パルスを出力しないよ
うにデコーダを構成すると大きな効果を生じる。つまり
、発生する確率の高い誤りパターンは全て同期信号とし
て検出することにより同期検出の安定性を確保し、かつ
同期信号部分以外の信号データ中に出現する同期信号パ
ターンに類似したパターンを、誤って同期パターンとし
て検出する確率を下げることにより同期検出の精度を向
上することができる。また同期検出パルスを出力するパ
ターンの数が少なくなれば、デコーダの回路規模を低減
することができる。
【００１２】例えば、衛星放送において、ディジタル信
号は４相差動ＰＳＫ変調されており、その性質上、復調
後のディジタル信号に２ビットの対になった誤りを生じ
るが、その誤りパターンは２ビット連続、１ビット正し
いビットをはさんだ２ビット誤り、２ビット正しいビッ
トをはさんだ２ビット誤りの３種になる。したがって、
この場合には同期パターン検出デコーダを、１６ビット
の同期信号パターン中の２ビット連続誤りパターン１５
パターンと、１ビットおきの２ビット誤りパターン１４
パターンと、２ビットおきの２ビット誤りパターン１３
パターンおよび同期信号パターンの前に発生した２ビッ
ト誤りの後半が同期信号内の１ビット誤りとなる３パタ
ーンと、逆に同期信号パターン内に発生した２ビット誤
りの後半が同期信号パターンの後ろのデータの誤りとな
る１ビット誤り３パターンの計４８パターンおよび正し
い同期信号パターンに対して同期検出パルスを出力する
ように構成すればよい。この場合、１、２ビット誤りの
全パターン検出と比べデコーダ規模を約１／３にできる
。
号は４相差動ＰＳＫ変調されており、その性質上、復調
後のディジタル信号に２ビットの対になった誤りを生じ
るが、その誤りパターンは２ビット連続、１ビット正し
いビットをはさんだ２ビット誤り、２ビット正しいビッ
トをはさんだ２ビット誤りの３種になる。したがって、
この場合には同期パターン検出デコーダを、１６ビット
の同期信号パターン中の２ビット連続誤りパターン１５
パターンと、１ビットおきの２ビット誤りパターン１４
パターンと、２ビットおきの２ビット誤りパターン１３
パターンおよび同期信号パターンの前に発生した２ビッ
ト誤りの後半が同期信号内の１ビット誤りとなる３パタ
ーンと、逆に同期信号パターン内に発生した２ビット誤
りの後半が同期信号パターンの後ろのデータの誤りとな
る１ビット誤り３パターンの計４８パターンおよび正し
い同期信号パターンに対して同期検出パルスを出力する
ように構成すればよい。この場合、１、２ビット誤りの
全パターン検出と比べデコーダ規模を約１／３にできる
。
【００１３】叙上のごとく、本発明はコンパクトディス
クのような同期信号パターンにも有効であり、また、他
の変調方式にも適用できる。さらに、パターンの長さが
ビット長の整数倍でなくても、検出に用いるクロックの
周波数を選択することで対応でき、４．５ビット“１”
＋４．５ビット“０”のようなパターンも検出できる。
クのような同期信号パターンにも有効であり、また、他
の変調方式にも適用できる。さらに、パターンの長さが
ビット長の整数倍でなくても、検出に用いるクロックの
周波数を選択することで対応でき、４．５ビット“１”
＋４．５ビット“０”のようなパターンも検出できる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
少ない回路規模で発生確率の高い誤りパターンを有する
同期信号パターンを検出できかつ必要以上に多くのパタ
ーンに対して同期信号として検出することを防止できる
ので、信号に誤りが多い場合にも精度よくかつ安定して
同期信号を検出でき、上記従来技術の欠点を除いて優れ
た機能の同期信号検出装置を提供することができる。
少ない回路規模で発生確率の高い誤りパターンを有する
同期信号パターンを検出できかつ必要以上に多くのパタ
ーンに対して同期信号として検出することを防止できる
ので、信号に誤りが多い場合にも精度よくかつ安定して
同期信号を検出でき、上記従来技術の欠点を除いて優れ
た機能の同期信号検出装置を提供することができる。
【図１】本発明による同期信号検出装置の一実施例を示
すブロック図である。
すブロック図である。
１…データ入力端子、
２…クロック入力端子、
４ａ…デコードパルス発生回路、
４ｂ〜４ｄ…ＲＳフリップフロップ、
４ｅ〜４ｇ…ＡＮＤゲート、
４ｈ、４ｉ…ＯＲゲート、
５…出力端子、
６…カウンタ。
Claims (1)
- １．伝送データ中にディジタルパターンとして挿入され
た同期信号を有し、ディジタル変調されて伝送される信
号を復調するディジタル復調器の出力信号を処理する装
置において、ディジタル変調されたディジタル信号ある
いは該ディジタル復調器出力のディジタル信号が入力さ
れ、該ディジタル信号の“０”レベル区間、“１”レベ
ル区間の長さを計測するカウンタと、該カウンタの出力
に接続され、カウンタの計測した値が所定の同期信号パ
ターン及び伝送に用いられるディジタル変調信号に発生
する確率の高い誤りを含む１つまたは複数の同期信号パ
ターンあるいはディジタル変調復調後に発生する確率の
高い誤りを含む１つまたは複数の同期信号パターンのい
ずれかと一致した時に同期検出パルスを出力するデコー
ダであることを特徴とする同期信号検出装置。２．伝送
に用いられるディジタル変調方式が４相差動ＰＳＫであ
る場合には、デコーダは、２ビット連続誤り、１ビット
おきの２ビット誤り、２ビットおきの２ビット誤りの３
種の誤りによる誤りパターンを含む同期信号パターンを
検出した時に同期検出パルスを出力するデコーダである
特許請求の範囲第１項に記載の同期信号検出装置。３．
同期信号パターンがディジタル変調された信号上で一定
の長さの“０”レベル信号区間と一定の長さの“１”レ
ベル信号区間との組合せまたはその逆極性のパターンで
ある場合には、デコーダは、両レベル信号区間の境界の
前後１ビットまたは所定の１区間の誤りを含む同期信号
パターンを検出した時に同期検出パルスを出力するデコ
ーダである特許請求の範囲第１項に記載の同期信号検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154362A JPH0728281B2 (ja) | 1991-06-26 | 1991-06-26 | 同期信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154362A JPH0728281B2 (ja) | 1991-06-26 | 1991-06-26 | 同期信号検出装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60080153A Division JPS61239740A (ja) | 1985-04-17 | 1985-04-17 | 同期信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04280134A true JPH04280134A (ja) | 1992-10-06 |
| JPH0728281B2 JPH0728281B2 (ja) | 1995-03-29 |
Family
ID=15582502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3154362A Expired - Lifetime JPH0728281B2 (ja) | 1991-06-26 | 1991-06-26 | 同期信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728281B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323765A (ja) * | 2006-06-02 | 2007-12-13 | Sony Corp | 再生装置、シンク信号検出方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168347A (ja) * | 1982-03-29 | 1983-10-04 | Mitsubishi Electric Corp | 同期符号検出回路 |
| JPS61239740A (ja) * | 1985-04-17 | 1986-10-25 | Hitachi Ltd | 同期信号検出装置 |
-
1991
- 1991-06-26 JP JP3154362A patent/JPH0728281B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168347A (ja) * | 1982-03-29 | 1983-10-04 | Mitsubishi Electric Corp | 同期符号検出回路 |
| JPS61239740A (ja) * | 1985-04-17 | 1986-10-25 | Hitachi Ltd | 同期信号検出装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323765A (ja) * | 2006-06-02 | 2007-12-13 | Sony Corp | 再生装置、シンク信号検出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728281B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027335A (en) | DC free encoding for data transmission system | |
| EP0773653B1 (en) | Method and apparatus for decoding Manchester-encoded data | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| US4234897A (en) | DC Free encoding for data transmission | |
| US4040022A (en) | Missing clock detection circuit | |
| US4080589A (en) | Error density detector | |
| EP0310330B1 (en) | Digital signal recording/reproducing apparatus | |
| JPS6471326A (en) | Method of demodulating bi-phase signal | |
| US4472686A (en) | Circuit for reproducing and demodulating modulated digital signals | |
| US5390195A (en) | Miller-squared decoder with erasure flag output | |
| US3614639A (en) | Fsk digital demodulator with majority decision filtering | |
| US4292626A (en) | Manchester decoder | |
| EP0158219B1 (en) | Sync responsive clock generator for digital demodulators | |
| JP2592795B2 (ja) | 情報データ復調装置 | |
| KR910009465B1 (ko) | 자기기록장치의 신호재생회로 | |
| JPH04280134A (ja) | 同期信号検出装置 | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| US4868853A (en) | Demodulation circuit for digital modulated signal | |
| US4437086A (en) | Limited look-ahead means | |
| KR980700654A (ko) | 채널 신호를 정보 신호로 디코딩하는 장치 및 그 장치가 제공된 재생 장치(Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus) | |
| CA1194169A (en) | Coding for odd error multiplication in digital systems with differential coding | |
| JP2627890B2 (ja) | デコード回路 | |
| KR100202098B1 (ko) | 2진 신호 평가 회로 | |
| SU828216A1 (ru) | Способ записи двоичного кода на магнит-Ный НОСиТЕль | |
| JPH0556087A (ja) | 変調周波数検出回路 |