JPH04280411A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサInfo
- Publication number
- JPH04280411A JPH04280411A JP3043322A JP4332291A JPH04280411A JP H04280411 A JPH04280411 A JP H04280411A JP 3043322 A JP3043322 A JP 3043322A JP 4332291 A JP4332291 A JP 4332291A JP H04280411 A JPH04280411 A JP H04280411A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrodes
- dielectric
- layer portion
- firing shrinkage
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子機器などに使
用される積層セラミックコンデンサに関するものである
。
用される積層セラミックコンデンサに関するものである
。
【０００２】
【従来の技術】積層セラミックコンデンサは、電子チュ
ーナ，ビデオテープレコーダ，ビデオカメラなどの各種
電子機器を初めとする広範囲な分野で利用されているが
、近年これらの電子機器の小型化に伴い、積層セラミッ
クコンデンサに対しても小型化，容量範囲の拡大が強く
求められるようになって来ている。
ーナ，ビデオテープレコーダ，ビデオカメラなどの各種
電子機器を初めとする広範囲な分野で利用されているが
、近年これらの電子機器の小型化に伴い、積層セラミッ
クコンデンサに対しても小型化，容量範囲の拡大が強く
求められるようになって来ている。
【０００３】さて、積層セラミックコンデンサは、周知
のように図４に示す通り複数の誘電体シート１を積層す
るとともに、各シート１間に異なる端部に交互に達する
ように内部電極２を介在させた構造となっている。また
内部電極２の介在した誘電体シート１の部分は有効層と
呼ばれ、内部電極２の介在しない誘電体シート１の部分
は無効層と呼ばれている。そして、図５に示すように積
層体をなす素体部３の両端部に上記内部電極２と電気的
に接続される端子電極４を設けた構造としている。
のように図４に示す通り複数の誘電体シート１を積層す
るとともに、各シート１間に異なる端部に交互に達する
ように内部電極２を介在させた構造となっている。また
内部電極２の介在した誘電体シート１の部分は有効層と
呼ばれ、内部電極２の介在しない誘電体シート１の部分
は無効層と呼ばれている。そして、図５に示すように積
層体をなす素体部３の両端部に上記内部電極２と電気的
に接続される端子電極４を設けた構造としている。
【０００４】このような積層セラミックコンデンサは、
所望の容量のものを得ようとした場合、一般に用いる誘
電体シートの誘電率，シート厚み，内部電極の重なり面
積、さらには有効層を構成するところの内部電極の介在
した誘電体シートの枚数を操作して得られる。この時、
有効層部分の誘電体シートと、上下の無効層部分の誘電
体シートには、通常同一シートあるいは焼成収縮率の同
じシートが用いられている。
所望の容量のものを得ようとした場合、一般に用いる誘
電体シートの誘電率，シート厚み，内部電極の重なり面
積、さらには有効層を構成するところの内部電極の介在
した誘電体シートの枚数を操作して得られる。この時、
有効層部分の誘電体シートと、上下の無効層部分の誘電
体シートには、通常同一シートあるいは焼成収縮率の同
じシートが用いられている。
【０００５】
【発明が解決しようとする課題】しかし、上記のような
構成では、なるべく高容量のものを得ようとすれば、あ
る特定の誘電率の誘電体シートを用いた場合、全体の大
きさが制約されることから内部電極の重なり面積を同一
条件とすれば、有効層部分のシート厚みをできるだけ薄
くして積層数を多くすることによってしか得られない。 この場合には、内部電極の消費量が増え、通常Ｐｄなど
の貴金属から内部電極が構成されているためコストアッ
プにつながり、また設計的にも信頼性の点で支障をきた
すという問題点が生じるものであった。
構成では、なるべく高容量のものを得ようとすれば、あ
る特定の誘電率の誘電体シートを用いた場合、全体の大
きさが制約されることから内部電極の重なり面積を同一
条件とすれば、有効層部分のシート厚みをできるだけ薄
くして積層数を多くすることによってしか得られない。 この場合には、内部電極の消費量が増え、通常Ｐｄなど
の貴金属から内部電極が構成されているためコストアッ
プにつながり、また設計的にも信頼性の点で支障をきた
すという問題点が生じるものであった。
【０００６】一方、上記の構成で低容量のものを得よう
とすれば、上記と同様にある特定の誘電率の誘電体シー
トを用いた場合、内部電極の重なり面積をできるだけ小
さくし、有効層部分のシート厚みをできるだけ厚くし、
有効層の積層数を少なくすることによってしか得られな
い。しかし、この場合には内部電極と端子電極の接触面
積が小さくなるため、特に低容量の積層セラミックコン
デンサに要求される周波数特性の等価直列抵抗（以下Ｅ
ＳＲ値と呼ぶ）の増大を招くという問題点が生じるもの
であった。
とすれば、上記と同様にある特定の誘電率の誘電体シー
トを用いた場合、内部電極の重なり面積をできるだけ小
さくし、有効層部分のシート厚みをできるだけ厚くし、
有効層の積層数を少なくすることによってしか得られな
い。しかし、この場合には内部電極と端子電極の接触面
積が小さくなるため、特に低容量の積層セラミックコン
デンサに要求される周波数特性の等価直列抵抗（以下Ｅ
ＳＲ値と呼ぶ）の増大を招くという問題点が生じるもの
であった。
【０００７】本発明は上記のような問題点を解決すべく
なされたもので、有効層部分のシート厚み、内部電極の
重なり面積および有効層の積層数をできるだけ変えずに
、容量範囲の拡大を図り、高容量および低容量の積層セ
ラミックコンデンサを提供することを目的とするもので
ある。
なされたもので、有効層部分のシート厚み、内部電極の
重なり面積および有効層の積層数をできるだけ変えずに
、容量範囲の拡大を図り、高容量および低容量の積層セ
ラミックコンデンサを提供することを目的とするもので
ある。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の積層セラミックコンデンサは、複数の誘電
体シートを積層するとともに中央部分における上記誘電
体シート間に複数の内部電極を介在させ、両端部に上記
内部電極と電気的に接続される端子電極を具備し、かつ
上記複数の誘電体シートのうち、上記内部電極の介在し
ない上下の無効層部分に、上記内部電極の介在する有効
層部分の誘電体シートよりも焼成収縮率が２％を超えな
い範囲で大きい誘電体シートを用いてなるものである。
めに本発明の積層セラミックコンデンサは、複数の誘電
体シートを積層するとともに中央部分における上記誘電
体シート間に複数の内部電極を介在させ、両端部に上記
内部電極と電気的に接続される端子電極を具備し、かつ
上記複数の誘電体シートのうち、上記内部電極の介在し
ない上下の無効層部分に、上記内部電極の介在する有効
層部分の誘電体シートよりも焼成収縮率が２％を超えな
い範囲で大きい誘電体シートを用いてなるものである。
【０００９】また、今一つの手段としては、複数の誘電
体シートを積層するとともに中央部分における上記誘電
体シート間に複数の内部電極を介在させ、両端部に上記
内部電極と電気的に接続される端子電極を具備し、かつ
上記複数の誘電体シートのうち、上記内部電極の介在し
ない上下の無効層部分に、上記内部電極の介在する有効
層部分の誘電体シートよりも焼成収縮率が２％を超えな
い範囲で小さい誘電体シートを用いてなるものである。
体シートを積層するとともに中央部分における上記誘電
体シート間に複数の内部電極を介在させ、両端部に上記
内部電極と電気的に接続される端子電極を具備し、かつ
上記複数の誘電体シートのうち、上記内部電極の介在し
ない上下の無効層部分に、上記内部電極の介在する有効
層部分の誘電体シートよりも焼成収縮率が２％を超えな
い範囲で小さい誘電体シートを用いてなるものである。
【００１０】
【作用】通常、積層セラミックコンデンサは、Ｐｄなど
からなる内部電極と誘電体シートの焼成時におけるそれ
ぞれの酸化膨脹，反応性などによる挙動が異なるため、
内部的に歪みを生じる。この歪みは、有効層部分と無効
層部分において同一の誘電体シートを用いる場合は均一
である。そこで本発明は、無効層部分の誘電体シートに
、内部電極の介在する有効層部分の誘電体シートと焼成
収縮率の異なるシートを用いることにより、内部電極と
の歪みの他に、誘電体同志で有効層部分と無効層部分に
歪みを生じさせることにより、通常より高容量および低
容量の積層セラミックコンデンサを得ることを可能とし
たものである。
からなる内部電極と誘電体シートの焼成時におけるそれ
ぞれの酸化膨脹，反応性などによる挙動が異なるため、
内部的に歪みを生じる。この歪みは、有効層部分と無効
層部分において同一の誘電体シートを用いる場合は均一
である。そこで本発明は、無効層部分の誘電体シートに
、内部電極の介在する有効層部分の誘電体シートと焼成
収縮率の異なるシートを用いることにより、内部電極と
の歪みの他に、誘電体同志で有効層部分と無効層部分に
歪みを生じさせることにより、通常より高容量および低
容量の積層セラミックコンデンサを得ることを可能とし
たものである。
【００１１】ここで、無効層部分の誘電体シートとして
、有効層部分の誘電体シートよりも焼成収縮率が２％を
超えない範囲で大きいかまたは小さいシートを用いると
規定した理由は、それぞれこの範囲を超えると耐熱性が
劣化するためである。
、有効層部分の誘電体シートよりも焼成収縮率が２％を
超えない範囲で大きいかまたは小さいシートを用いると
規定した理由は、それぞれこの範囲を超えると耐熱性が
劣化するためである。
【００１２】
【実施例】以下、本発明の一実施例について通常より高
容量の積層セラミックコンデンサを得る場合を比較例と
ともに説明する。まず、ＢａＴｉＯ３系の同一組成で焼
成収縮率の異なる誘電体シート（誘電率は全て２０００
で、長さ１５０ｍｍ×幅１４０ｍｍのもの）を３種類用
意し、そのうちで焼成収縮率の最も小さい値を示すもの
を基準の誘電体シートとした。そして、試料１としては
、有効層部分および無効層部分の両方に上記基準シート
を用いて積層する構成とした。また、試料２および３に
ついては、有効層部分に上記基準シートをそれぞれ用い
、上下の無効層部分の誘電体シートには、試料２では３
種類の中で焼成収縮率が中間値を示すものを用い、試料
３では焼成収縮率が最も大きい値を示すものを用いて、
それぞれ積層する構成とした。すなわち、試料１は図４
に示す従来例の構成のものであり、内部電極２の介在し
た有効層部分と、内部電極２の介在しない無効層部分に
同一の誘電体シート１を用いて構成されたものである。 一方、試料２および３は図１に示すように、内部電極５
の介在した有効層部分の誘電体シート６と、無効層部分
の誘電体シート７とではその焼成収縮率が異なり、無効
層部分の誘電体シート７の焼成収縮率の方が有効層部分
の誘電体シート６のそれよりも大きく、本発明の構成に
かかるものである（ただし、試料３は正確には後述する
ように比較例である）。
容量の積層セラミックコンデンサを得る場合を比較例と
ともに説明する。まず、ＢａＴｉＯ３系の同一組成で焼
成収縮率の異なる誘電体シート（誘電率は全て２０００
で、長さ１５０ｍｍ×幅１４０ｍｍのもの）を３種類用
意し、そのうちで焼成収縮率の最も小さい値を示すもの
を基準の誘電体シートとした。そして、試料１としては
、有効層部分および無効層部分の両方に上記基準シート
を用いて積層する構成とした。また、試料２および３に
ついては、有効層部分に上記基準シートをそれぞれ用い
、上下の無効層部分の誘電体シートには、試料２では３
種類の中で焼成収縮率が中間値を示すものを用い、試料
３では焼成収縮率が最も大きい値を示すものを用いて、
それぞれ積層する構成とした。すなわち、試料１は図４
に示す従来例の構成のものであり、内部電極２の介在し
た有効層部分と、内部電極２の介在しない無効層部分に
同一の誘電体シート１を用いて構成されたものである。 一方、試料２および３は図１に示すように、内部電極５
の介在した有効層部分の誘電体シート６と、無効層部分
の誘電体シート７とではその焼成収縮率が異なり、無効
層部分の誘電体シート７の焼成収縮率の方が有効層部分
の誘電体シート６のそれよりも大きく、本発明の構成に
かかるものである（ただし、試料３は正確には後述する
ように比較例である）。
【００１３】そして、各試料は具体的には次のようにし
て製品化された。まず、有効層部分は３０μｍ×１０層
とし、無効層部分は上下それぞれ３０μｍ×９層とした
。また、内部電極はＰｄペーストをスクリーン法により
印刷した。その後、上記積層体を常温で６００ｋｇ／ｃ
ｍ２で加圧圧着した後、チップ状に切断した。次いで、
こうして得られた一体化した積層チップ成形体（内部電
極重なり面積は２．６５ｍｍ２）を３００℃で４８時間
バインダーアウトし、トンネル焼成炉で１３３０℃で２
時間焼成した。次いで、上記のようにして焼成された素
子をバレル研磨機で端面を面取りした後、その端部にＡ
ｇを焼付け、その上にＮｉメッキ，Ｐｂ−Ｓｎメッキ（
Ｐｂ：Ｓｎ＝９：１）を付与し、端子電極を形成した。 こうして得られた製品の外観は上記の図５に示す通りで
あり、完成品寸法は長さ３．２ｍｍ×幅１．６ｍｍであ
った。 このようにして得られた試料１〜３による製品の容量，
容量変化率およびｔａｎδなどを下記の（表１）に示し
ている。また、図２に有効層部分と無効層部分における
誘電体シートの焼成収縮率差に対する容量変化率の関係
を示している。
て製品化された。まず、有効層部分は３０μｍ×１０層
とし、無効層部分は上下それぞれ３０μｍ×９層とした
。また、内部電極はＰｄペーストをスクリーン法により
印刷した。その後、上記積層体を常温で６００ｋｇ／ｃ
ｍ２で加圧圧着した後、チップ状に切断した。次いで、
こうして得られた一体化した積層チップ成形体（内部電
極重なり面積は２．６５ｍｍ２）を３００℃で４８時間
バインダーアウトし、トンネル焼成炉で１３３０℃で２
時間焼成した。次いで、上記のようにして焼成された素
子をバレル研磨機で端面を面取りした後、その端部にＡ
ｇを焼付け、その上にＮｉメッキ，Ｐｂ−Ｓｎメッキ（
Ｐｂ：Ｓｎ＝９：１）を付与し、端子電極を形成した。 こうして得られた製品の外観は上記の図５に示す通りで
あり、完成品寸法は長さ３．２ｍｍ×幅１．６ｍｍであ
った。 このようにして得られた試料１〜３による製品の容量，
容量変化率およびｔａｎδなどを下記の（表１）に示し
ている。また、図２に有効層部分と無効層部分における
誘電体シートの焼成収縮率差に対する容量変化率の関係
を示している。
【００１４】
【表１】
【００１５】上記の（表１）および図２における容量変
化率は、試料１による製品（従来例）の容量を基準とし
た時の値で示しており、試料２による製品で１０．７％
、試料３による製品で２５．１％とそれぞれ容量が高く
なっている。また、ｔａｎδは１ｋＨｚの周波数で測定
した。
化率は、試料１による製品（従来例）の容量を基準とし
た時の値で示しており、試料２による製品で１０．７％
、試料３による製品で２５．１％とそれぞれ容量が高く
なっている。また、ｔａｎδは１ｋＨｚの周波数で測定
した。
【００１６】次に、各試料による製品をそれぞれ１００
個ずつ樹脂中に埋め込んだが、デラミネーションの発生
は全ての製品において見られなかった。さらに、焼成収
縮率差による焼成体内部歪みの耐熱性を調べるために、
各試料による製品をガラスエポキシ製基板に貼り付け、
予熱をしないで半田槽に１０秒間浸漬させ、放冷した後
、素子表面および側面での熱的クラックの発生有無を光
学顕微鏡で確認した。下記の（表２）に試料数各１００
個によるそれぞれの温度でのクラック発生についての結
果を示している。
個ずつ樹脂中に埋め込んだが、デラミネーションの発生
は全ての製品において見られなかった。さらに、焼成収
縮率差による焼成体内部歪みの耐熱性を調べるために、
各試料による製品をガラスエポキシ製基板に貼り付け、
予熱をしないで半田槽に１０秒間浸漬させ、放冷した後
、素子表面および側面での熱的クラックの発生有無を光
学顕微鏡で確認した。下記の（表２）に試料数各１００
個によるそれぞれの温度でのクラック発生についての結
果を示している。
【００１７】
【表２】
【００１８】上記の（表２）より、焼成収縮率差が２％
を超える試料３によるものはクラック発生が見られ、耐
熱性が弱くなる傾向を示した。また、クラック発生は素
子の側面において認められた。
を超える試料３によるものはクラック発生が見られ、耐
熱性が弱くなる傾向を示した。また、クラック発生は素
子の側面において認められた。
【００１９】これらの結果より、無効層部分の誘電体シ
ートに有効層部分の誘電体シートより焼成収縮率の大き
いものを用いることにより、焼成収縮率の同じシートを
用いて同一の積層構造にしたものに比較し、大幅に容量
の高いものが得られることが解る。ただし、その焼成収
縮率差が２％を超える大きさになると、（表２）の試料
３に示したように耐熱性が劣化するため、好ましくない
ものとなる。したがって、以上の説明より明らかなよう
に、上記実施例において本発明にかかるものは試料２で
あり、試料１は従来例、試料３は比較例である。
ートに有効層部分の誘電体シートより焼成収縮率の大き
いものを用いることにより、焼成収縮率の同じシートを
用いて同一の積層構造にしたものに比較し、大幅に容量
の高いものが得られることが解る。ただし、その焼成収
縮率差が２％を超える大きさになると、（表２）の試料
３に示したように耐熱性が劣化するため、好ましくない
ものとなる。したがって、以上の説明より明らかなよう
に、上記実施例において本発明にかかるものは試料２で
あり、試料１は従来例、試料３は比較例である。
【００２０】次に、本発明の他の実施例について、通常
より低容量の積層セラミックコンデンサを得る場合を比
較例とともに説明する。すなわち、この実施例によるも
のは上記実施例とは逆に、図３に示す構造において、内
部電極５の介在した有効層部分の誘電体シート６ａの焼
成収縮率より、無効層部分の誘電体シート７ａの焼成収
縮率の方が２％を超えない範囲で小さい構成としたもの
である。
より低容量の積層セラミックコンデンサを得る場合を比
較例とともに説明する。すなわち、この実施例によるも
のは上記実施例とは逆に、図３に示す構造において、内
部電極５の介在した有効層部分の誘電体シート６ａの焼
成収縮率より、無効層部分の誘電体シート７ａの焼成収
縮率の方が２％を超えない範囲で小さい構成としたもの
である。
【００２１】そして、具体的な作製は、次の要領で行っ
た。まず、ＢａＴｉＯ３系の同一組成で焼成収縮率の異
なる誘電体シート（誘電率とシートの大きさは上記実施
例と同じである。）を４種類用意し、そのうちで焼成収
縮率の最も大きい値を示すものを基準の誘電体シートと
した。そして、試料１および２としては、有効層部分お
よび無効層部分の両方に上記基準シートを用いて積層す
る構成とした。このうち、試料１については有効層部分
を３０μｍ×４層、試料２は同じく３０μｍ×５層とし
、無効層部分については、試料１は上方無効層部分が３
０μｍ×１１層、下方無効層部分が３０μｍ×１０層と
し、試料２は上下無効層部分をそれぞれ３０μｍ×１０
層とした。また、試料３〜５は、有効層部分に上記基準
シートをそれぞれ用いて３０×５層とし、無効層部分は
残りの３種類の誘電体シートをそれぞれ用いて、上下各
３０μｍ×１０層とした。以降は上記実施例と同様な方
法（ただし、完成品寸法は長さ１．２ｍｍ×幅１．２５
ｍｍで、内部電極重なり面積は０．９ｍｍ２とした。）
で積層セラミックコンデンサを作製した。このようにし
て得られた試料１〜５による製品の容量，容量変化率，
ｔａｎδおよびＥＳＲ値などを下記の（表３）に示す。
た。まず、ＢａＴｉＯ３系の同一組成で焼成収縮率の異
なる誘電体シート（誘電率とシートの大きさは上記実施
例と同じである。）を４種類用意し、そのうちで焼成収
縮率の最も大きい値を示すものを基準の誘電体シートと
した。そして、試料１および２としては、有効層部分お
よび無効層部分の両方に上記基準シートを用いて積層す
る構成とした。このうち、試料１については有効層部分
を３０μｍ×４層、試料２は同じく３０μｍ×５層とし
、無効層部分については、試料１は上方無効層部分が３
０μｍ×１１層、下方無効層部分が３０μｍ×１０層と
し、試料２は上下無効層部分をそれぞれ３０μｍ×１０
層とした。また、試料３〜５は、有効層部分に上記基準
シートをそれぞれ用いて３０×５層とし、無効層部分は
残りの３種類の誘電体シートをそれぞれ用いて、上下各
３０μｍ×１０層とした。以降は上記実施例と同様な方
法（ただし、完成品寸法は長さ１．２ｍｍ×幅１．２５
ｍｍで、内部電極重なり面積は０．９ｍｍ２とした。）
で積層セラミックコンデンサを作製した。このようにし
て得られた試料１〜５による製品の容量，容量変化率，
ｔａｎδおよびＥＳＲ値などを下記の（表３）に示す。
【００２２】
【表３】
【００２３】上記の（表３）における容量変化率は、試
料２による製品（従来例）の容量を基準とした時の値で
示しており、またｔａｎδは１ｋＨｚの周波数で測定し
た時の値であり、さらにＥＳＲ値は１００ＭＨｚで測定
した時の値を示している。
料２による製品（従来例）の容量を基準とした時の値で
示しており、またｔａｎδは１ｋＨｚの周波数で測定し
た時の値であり、さらにＥＳＲ値は１００ＭＨｚで測定
した時の値を示している。
【００２４】この（表３）から明らかなように、有効層
部分および無効層部分の両方に基準シートのみを用いて
積層し、容量を低くするために有効層数を５層から４層
にした試料１による製品は、試料１による製品に比較し
てＥＳＲ値が増大している。これに対して、無効層部分
に焼成収縮率の低い誘電体シートを用いた試料３および
４による本発明にかかる製品は、有効層数が試料１のも
のと同じであるにもかかわらず、容量が低下し、しかも
ＥＳＲ値にはほとんど変化が見られなく、周波数特性は
劣化していない。しかし、焼成収縮率差が２％を超えて
小さい誘電体シートを用いた試料５によるものは、（表
３）に示すようにｔａｎδが高めの傾向になるため、実
用的ではない。
部分および無効層部分の両方に基準シートのみを用いて
積層し、容量を低くするために有効層数を５層から４層
にした試料１による製品は、試料１による製品に比較し
てＥＳＲ値が増大している。これに対して、無効層部分
に焼成収縮率の低い誘電体シートを用いた試料３および
４による本発明にかかる製品は、有効層数が試料１のも
のと同じであるにもかかわらず、容量が低下し、しかも
ＥＳＲ値にはほとんど変化が見られなく、周波数特性は
劣化していない。しかし、焼成収縮率差が２％を超えて
小さい誘電体シートを用いた試料５によるものは、（表
３）に示すようにｔａｎδが高めの傾向になるため、実
用的ではない。
【００２５】さらに、デラミネーションについて上記実
施例と同様の方法で調べたが、これについては全ての製
品において試料数各１００個で全くデラミネーションの
発生は見られなかった。
施例と同様の方法で調べたが、これについては全ての製
品において試料数各１００個で全くデラミネーションの
発生は見られなかった。
【００２６】次いで、耐熱性についても上記実施例と同
様の方法で調べた。下記の（表４）に試料数各１００個
によるそれぞれの温度でのクラック発生についての結果
を示す。
様の方法で調べた。下記の（表４）に試料数各１００個
によるそれぞれの温度でのクラック発生についての結果
を示す。
【００２７】
【表４】
【００２８】この（表４）より、焼成収縮率が２％を超
える試料３によるものは、上記実施例と同様に素子の側
面にクラックの発生が見られ、耐熱性が弱くなる傾向を
示した。
える試料３によるものは、上記実施例と同様に素子の側
面にクラックの発生が見られ、耐熱性が弱くなる傾向を
示した。
【００２９】これらの結果より、無効層部分の誘電体シ
ートに有効層部分の誘電体シートより焼成収縮率が小さ
いものを用いることにより、焼成収縮率の同じシートを
用いて同一の積層構造にしたものに比較し、大幅に容量
を低くすることが可能で、かつ、周波数特性の劣化しな
いことが解る。ただし、その焼成収縮率差が２％を超え
ると、（表４）および（表３）の試料５に示したように
耐熱性が劣化するとともにｔａｎδの特性が低下し、好
ましくない。
ートに有効層部分の誘電体シートより焼成収縮率が小さ
いものを用いることにより、焼成収縮率の同じシートを
用いて同一の積層構造にしたものに比較し、大幅に容量
を低くすることが可能で、かつ、周波数特性の劣化しな
いことが解る。ただし、その焼成収縮率差が２％を超え
ると、（表４）および（表３）の試料５に示したように
耐熱性が劣化するとともにｔａｎδの特性が低下し、好
ましくない。
【００３０】したがって、この実施例では以上の説明か
らも解るように、本発明によるものは試料３，４であり
、試料１および５は比較例、試料２は従来例である。
らも解るように、本発明によるものは試料３，４であり
、試料１および５は比較例、試料２は従来例である。
【００３１】なお、本発明の構成は、いかなるシート作
製方法，積層方法においても適用可能なものであり、ま
た材料組成においても、上記各実施例ではＢａＴｉＯ３
系のものを用いたが、他の材料系、例えばＣａＴｉＯ３
，Ｍｇ２ＴｉＯ４，Ｌａ２Ｔｉ２Ｏ７，ＰｂＴｉＯ３系
などでも効果のあるものである。さらに、内部電極や端
子電極の構成材料や構造上からも、特に制約を受けるこ
とがないことはもちろんである。
製方法，積層方法においても適用可能なものであり、ま
た材料組成においても、上記各実施例ではＢａＴｉＯ３
系のものを用いたが、他の材料系、例えばＣａＴｉＯ３
，Ｍｇ２ＴｉＯ４，Ｌａ２Ｔｉ２Ｏ７，ＰｂＴｉＯ３系
などでも効果のあるものである。さらに、内部電極や端
子電極の構成材料や構造上からも、特に制約を受けるこ
とがないことはもちろんである。
【００３２】
【発明の効果】以上述べてきたように本発明によれば、
無効層部分の誘電体シートに、有効層部分に用いる誘電
体シートの焼成収縮率よりも２％を超えない範囲で大き
いシートを用いることにより、従来よりも高容量な積層
セラミックコンデンサを得ることが可能になり、特に高
積層品ではその効果が大きいものである。また、上記と
は逆に無効層部分の誘電体シートに、有効層部分の誘電
体シートよりも焼成収縮率が２％を超えない範囲で小さ
いシートを用いることにより、従来よりも周波数特性を
損なうことなく低容量の積層セラミックコンデンサを得
ることが可能となるものである。さらに、用いるシート
の焼成収縮率の種類により所望する容量を調整すること
ができ、しかも有効層部分のシート厚みや内部電極の重
なり面積を変えずに容量範囲の拡大を図ることが可能な
ものであり、その産業上の利用価値は誠に大きいもので
ある。
無効層部分の誘電体シートに、有効層部分に用いる誘電
体シートの焼成収縮率よりも２％を超えない範囲で大き
いシートを用いることにより、従来よりも高容量な積層
セラミックコンデンサを得ることが可能になり、特に高
積層品ではその効果が大きいものである。また、上記と
は逆に無効層部分の誘電体シートに、有効層部分の誘電
体シートよりも焼成収縮率が２％を超えない範囲で小さ
いシートを用いることにより、従来よりも周波数特性を
損なうことなく低容量の積層セラミックコンデンサを得
ることが可能となるものである。さらに、用いるシート
の焼成収縮率の種類により所望する容量を調整すること
ができ、しかも有効層部分のシート厚みや内部電極の重
なり面積を変えずに容量範囲の拡大を図ることが可能な
ものであり、その産業上の利用価値は誠に大きいもので
ある。
【図１】本発明にかかる積層セラミックコンデンサの一
実施例を示す端子電極形成前の断面図
実施例を示す端子電極形成前の断面図
【図２】本発明の積層セラミックコンデンサの有効層部
分と無効層部分における誘電体シートの焼成収縮率差に
対する容量変化率を示す図
分と無効層部分における誘電体シートの焼成収縮率差に
対する容量変化率を示す図
【図３】本発明の他の実施例における積層セラミックコ
ンデンサを示す端子電極形成前の断面図
ンデンサを示す端子電極形成前の断面図
【図４】従来の
積層セラミックコンデンサを示す端子電極形成前の断面
図
積層セラミックコンデンサを示す端子電極形成前の断面
図
【図５】従来の積層セラミックコンデンサを示す斜視図
５ 内部電極
Claims (2)
- 【請求項１】複数の誘電体シートを積層するとともに中
央部分における上記誘電体シート間に複数の内部電極を
介在させ、両端部に上記内部電極と電気的に接続される
端子電極を具備し、かつ上記複数の誘電体シートのうち
、上記内部電極の介在しない上下の無効層部分に、上記
内部電極の介在する有効層部分の誘電体シートよりも焼
成収縮率が２％を超えない範囲で大きい誘電体シートを
用いてなる積層セラミックコンデンサ。 - 【請求項２】複数の誘電体シートを積層するとともに中
央部分における上記誘電体シート間に複数の内部電極を
介在させ、両端部に上記内部電極と電気的に接続される
端子電極を具備し、かつ上記複数の誘電体シートのうち
、上記内部電極の介在しない上下の無効層部分に、上記
内部電極の介在する有効層部分の誘電体シートよりも焼
成収縮率が２％を超えない範囲で小さい誘電体シートを
用いてなる積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043322A JP2982335B2 (ja) | 1991-03-08 | 1991-03-08 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043322A JP2982335B2 (ja) | 1991-03-08 | 1991-03-08 | 積層セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04280411A true JPH04280411A (ja) | 1992-10-06 |
| JP2982335B2 JP2982335B2 (ja) | 1999-11-22 |
Family
ID=12660579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3043322A Expired - Fee Related JP2982335B2 (ja) | 1991-03-08 | 1991-03-08 | 積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982335B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9245688B2 (en) | 2009-12-11 | 2016-01-26 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
| JP2019212716A (ja) * | 2018-06-01 | 2019-12-12 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
-
1991
- 1991-03-08 JP JP3043322A patent/JP2982335B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9245688B2 (en) | 2009-12-11 | 2016-01-26 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
| JP2019212716A (ja) * | 2018-06-01 | 2019-12-12 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| JP2023060234A (ja) * | 2018-06-01 | 2023-04-27 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2982335B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10176924B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| US20100202098A1 (en) | Ceramic electronic part | |
| KR101514559B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20140085097A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JPH113834A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP7551280B2 (ja) | 積層セラミック電子部品 | |
| JPH02283664A (ja) | チタン酸マグネシウムセラミック及びそれを用いた二重誘電性基板 | |
| KR100271910B1 (ko) | 적층 세라믹 전자부품 | |
| JP6301629B2 (ja) | 積層型電子部品 | |
| JPH04320017A (ja) | 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト | |
| US12308173B2 (en) | Ceramic electronic component including insulating layer | |
| KR20180065917A (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
| JPH10144561A (ja) | 端子電極ペーストおよび積層セラミックコンデンサ | |
| KR102166588B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
| JP4427960B2 (ja) | 薄膜積層電子部品の製造方法 | |
| JPH1050545A (ja) | 積層セラミックコンデンサ | |
| JP2003007566A (ja) | 積層型電子部品 | |
| KR20140057927A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| JPH04280411A (ja) | 積層セラミックコンデンサ | |
| KR102894868B1 (ko) | 적층형 커패시터 | |
| JPH11317321A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP2000243648A (ja) | 積層セラミックコンデンサ | |
| JP2000252154A (ja) | 複合型積層セラミックコンデンサ | |
| JP3804135B2 (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |