JPH04280450A - 形状シミュレーション方法 - Google Patents

形状シミュレーション方法

Info

Publication number
JPH04280450A
JPH04280450A JP3043258A JP4325891A JPH04280450A JP H04280450 A JPH04280450 A JP H04280450A JP 3043258 A JP3043258 A JP 3043258A JP 4325891 A JP4325891 A JP 4325891A JP H04280450 A JPH04280450 A JP H04280450A
Authority
JP
Japan
Prior art keywords
cell
substance
concentration
chemical potential
derived
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3043258A
Other languages
English (en)
Other versions
JP2851447B2 (ja
Inventor
Masato Fujinaga
藤永　正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3043258A priority Critical patent/JP2851447B2/ja
Priority to KR1019920002647A priority patent/KR960013371B1/ko
Priority to US07/846,702 priority patent/US5471403A/en
Priority to DE4207435A priority patent/DE4207435A1/de
Publication of JPH04280450A publication Critical patent/JPH04280450A/ja
Application granted granted Critical
Publication of JP2851447B2 publication Critical patent/JP2851447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/12—Symbolic schematics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Formation Of Insulating Films (AREA)
  • Investigating Or Analysing Biological Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、形状シミュレーショ
ン方法に係り、特に半導体製造工程におけるリフロープ
ロセスを三次元でシミュレートする方法に関する。
【０００２】
【従来の技術】従来のリフローモデルが例えば、Ｆ．Ａ
．Ｌｅｏｎ，　ＩＥＥＥ　Ｔｒａｎｓ．　Ｅｌｅｃｔｒ
ｏｎ　ＣＡＤ，　Ｖｏｌ．７，　Ｎｏ．　２，　ｐ．　
１６８−１７３，　１９８８に開示されている。このリ
フローモデルを図６〜９により説明する。図６に示され
るように、温度６００℃以上で液体のような流動性を呈
するＢＰＳＧ（ボロン及びリンを含んだ酸化膜）１の表
面形状がストリング・セグメント２により表わされてい
る。図７は図６の部分Ａの拡大図であり、ＢＰＳＧ１の
角部の曲率半径がＲで示されている。このリフローモデ
ルは、曲率半径の大きい所から小さい所へ表面拡散によ
り物質粒子が流れるというものである。ただし、凹部の
表面においては負の曲率半径が用いられる。
【０００３】ここで、表面のフリーエネルギーＦは、表
面の面積をＡ、表面張力定数をγとして、関係式
【数１
】 で表され、また化学ポテンシャルμ及び物質粒子の流量
密度Ｊは、それぞれ次の関係式で表される。
【数２】
【数３】 ただし、Ｎは粒子数、Ωは分子の体積、Ｄは表面拡散係
数、ｋはボルツマン定数、Ｔは温度、νは分子の表面濃
度、▽ｓは表面に沿った微分をそれぞれ示している。ま
た、Ｒ１（ｓ）及びＲ２（ｓ）は図９に示すように互い
に直交する二つの辺３及び４の曲率半径を示す。
【０００４】ここで、Ｄ０＝ＤγνΩ２として、ストリ
ング点Ｐｉ−１からＰｉに流れる流量密度Ｊｉ−１，ｉ
は、
【数４】 と表すことができる。Ｒｉ及びＲｉ−１はそれぞれスト
リング点Ｐｉ及びＰｉ−１における曲率半径を示してい
る。
【０００５】同様にして全てのストリング点に関して流
量密度Ｊｉ，ｊを求める。そして、図８に示されるよう
に、△ｔ秒間にストリング点Ｐｉ−１からＰｉ０へ流れ
るＢＰＳＧ１の量△ｔ・Ｊｉ−１，ｉと、ストリング点
Ｐｉ０からＰｉ＋１へ流れるＢＰＳＧ１の量△ｔ・Ｊｉ
，ｉ＋１との差によりストリング点Ｐｉ０の移動距離が
算出され、新たなストリング点Ｐｉが決定される。この
ようにして、面が時間に依存して移動する様子を計算す
る。
【０００６】
【発明が解決しようとする課題】上述したように、この
従来のリフローモデルにおいては面を直交する二方向に
分けてそれぞれ曲率半径を求める必要があるが、三角形
等の多角形で表現された三次元表面に対してこのような
曲率半径を決定することは極めて困難である。すなわち
、従来のリフローモデルは基本的に二次元用のモデルで
あり、完全な三次元モデルに対して適用することが困難
であるという問題点があった。この発明はこのような問
題点を解消するためになされたもので、三次元表面にお
けるリフロープロセスをシミュレートすることができる
形状シミュレーション方法を提供することを目的とする
。
【０００７】
【課題を解決するための手段】この発明に係る形状シミ
ュレーション方法は、解析領域を複数のセルに分割し、
各セルにおける物質の濃度から複数の多角形の集合によ
り表現される等濃度面を導出してこれを物質の表面形状
とし、等濃度面が存在する表面セルのそれぞれについて
表面セル内の複数の多角形をそれぞれその面の法線方向
に微小距離だけ移動させたときの物質の体積の増加分と
表面積の増加分との比からその表面セルにおける化学ポ
テンシャルを導出し、各表面セルについて隣接する表面
セルとの化学ポテンシャルの差から物質の流量密度を導
出し、物質の流量密度から各表面セルにおける物質の濃
度を導出し、各表面セルにおける物質の濃度から新たな
等濃度面を導出する方法である。
【０００８】
【作用】この発明においては、表面セル内の等濃度面を
表す複数の多角形をそれぞれその面の法線方向に微小距
離だけ移動させたときの体積の増加分と表面積の増加分
との比からその表面セルにおける化学ポテンシャルが導
出される。すなわち、曲率半径を利用せずに化学ポテン
シャルを導出し、この化学ポテンシャルに基づいて等濃
度面の移動する様子を計算する。
【０００９】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の一実施例に係る形状シミ
ュレーション方法を示すフローチャート図である。まず
、図２に示すように解析領域を複数の直方体セルに分割
し、ステップＳ１で等濃度面を導出する。このとき、図
３に一例を示すように各セルの中心にそのセルにおける
物質濃度を与え、各セルの濃度を線形補間することによ
り物質の等濃度面を導出する。そして、特定濃度の等濃
度面を形状表面ｆ１とする。ここで、三次元の形状表面
ｆ１は、図４に示されるように、複数の微小三角形の集
合として表現されている。図中、ｎ１〜ｎ６は各三角形
の単位法線ベクトルを示している。
【００１０】次に、ステップＳ２で複数のセルのうち内
部に形状表面ｆ１が存在する表面セル、例えば図２及び
図３のセルＣ１に着目し、この表面セルＣ１の中に存在
する一つの三角形ＡＢＣに隣接する三角形を導出する。 このとき、隣接する三角形は三角形ＡＢＣと辺を共有す
るかどうかにより判断する。例えば、図４において三角
形ＡＢＣの一辺ＢＣを共有する三角形ＢＣＤが導出され
る。
【００１１】続くステップＳ３で各表面セルにおける化
学ポテンシャルの導出を行う。化学ポテンシャルは、図
４に示すような三角形の表面に微小量の物質を与えたと
きの表面エネルギーの増加分を調べることにより導出す
ることができる。表面のフリーエネルギーの微小変化ｄ
Ｆは、表面の面積Ａ、表面張力定数γ、粒子数Ｎ及び化
学ポテンシャルμにより、
【数５】 となる。従って、化学ポテンシャルμは、（１）式
【数
６】 で表される。ただし、Ｖは体積、ρは物質の表面密度を
示す。
【００１２】ここで、図４に示した三角形ＡＢＣとＢＣ
Ｄとをそれぞれ単位法線ベクトルｎ１及びｎ２の方向に
微小距離εだけ移動させたとき、これらの三角形ＡＢＣ
及びＢＣＤが図５に示すように三角形Ａ１Ｂ１Ｃ１及び
Ｂ２Ｃ２Ｄ２になるものとする。このとき、表面積の増
加分ｄＡは二つの三角形Ａ１Ｂ１Ｃ１及びＢ２Ｃ２Ｄ２
の間に形成された四角形Ｂ１Ｂ２Ｃ２Ｃ１の面積となる
。従って、この増加分ｄＡは三角形ＡＢＣとＢＣＤとが
共有する辺ベクトルＢＣを用いて、
【数７】 と表される。一方、体積の増加分ｄＶは、三角形Ａ１Ｂ
１Ｃ１とＢ２Ｃ２Ｄ２の重心をそれぞれＯ１及びＯ２と
したときの三角形Ｏ１Ｂ１Ｃ１とＯ２Ｂ２Ｃ２の面積の
和Ａ０を用いて、ｄＶ＝εＡ０で表される。このように
して、一つの表面セル内の全ての三角形に関して表面積
の増加分の総和及び体積の増加分の総和を求め、上記の
（１）式によりその表面セルにおける化学ポテンシャル
μを導出する。 なお、表面セルの化学ポテンシャルμを精度よく導出す
るためには、隣接する表面セルとの境界部に位置する三
角形まで含めて計算する必要がある。
【００１３】次に、ステップＳ４で、各表面セルについ
て隣接する表面セルとの化学ポテンシャルμの差に基づ
き、物質の流量密度を導出する。例えば、図２及び図３
に示す表面セルＣ１について、これに隣接する２６個の
セルへの流量密度Ｊ１〜Ｊ２６を考える。一つのセルか
ら隣接するセルへの流量密度Ｊは、アインシュタインの
関係により、
【数８】 で与えられる。ただし、１／ρは分子の体積Ωを示して
いる。
【００１４】その後、ステップＳ５で微小時間△ｔ秒間
の物質の流量を求め、△ｔ秒後の各セルにおける物質濃
度を算出し、これらの濃度を線形補間することにより等
濃度面を導出する。そして、特定濃度の等濃度面を新た
な形状表面とする。このようにして△ｔ秒後の形状表面
がシミュレートされると、ステップＳ６で次の△ｔ秒間
がセットされ、ステップＳ７からステップＳ２に戻って
同様のシミュレーションが行われる。そして、ステップ
Ｓ７でリフロープロセスの処理時間ｔ０が経過したと判
断したところで一連の動作を終了する。
【００１５】以上のように、この発明の方法では、表面
張力による化学ポテンシャルを曲率半径を用いずに、体
積及び表面積の増減として求めることができる。従って
、完全な三次元シミュレーションが可能となり、特にＵ
ＬＳＩの開発に役立つものとなる。
【００１６】
【発明の効果】以上説明したようにこの発明によれば、
解析領域を複数のセルに分割し、各セルにおける物質の
濃度から複数の多角形の集合により表現される等濃度面
を導出してこれを物質の表面形状とし、等濃度面が存在
する表面セルのそれぞれについて表面セル内の複数の多
角形をそれぞれその面の法線方向に微小距離だけ移動さ
せたときの物質の体積の増加分と表面積の増加分との比
からその表面セルにおける化学ポテンシャルを導出し、
各表面セルについて隣接する表面セルとの化学ポテンシ
ャルの差から物質の流量密度を導出し、物質の流量密度
から各表面セルにおける物質の濃度を導出し、各表面セ
ルにおける物質の濃度から新たな等濃度面を導出するの
で、三次元表面におけるリフロープロセスをシミュレー
トすることが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る形状シミュレーショ
ン方法を示すフローチャート図である。
【図２】実施例において解析領域を複数のセルに分割し
た様子を示す図である。
【図３】図２のＩＩＩ−ＩＩＩ線断面図であり、各セル
の物質濃度を示す図である。
【図４】実施例において物質表面の表現方法を示す図で
ある。
【図５】実施例における化学ポテンシャルを導出する方
法を示す図である。
【図６】従来の形状シミュレーション方法を示す概念図
である。
【図７】図６の部分Ａの拡大図である。
【図８】従来の方法における物質の流れとストリングの
動きを示す概念図である。
【図９】従来の方法における曲率半径を示す図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　解析領域を複数のセルに分割し、各セ
    ルにおける物質の濃度から複数の多角形の集合により表
    現される等濃度面を導出してこれを物質の表面形状とし
    、前記等濃度面が存在する表面セルのそれぞれについて
    表面セル内の複数の多角形をそれぞれその面の法線方向
    に微小距離だけ移動させたときの物質の体積の増加分と
    表面積の増加分との比からその表面セルにおける化学ポ
    テンシャルを導出し、各表面セルについて隣接する表面
    セルとの化学ポテンシャルの差から物質の流量密度を導
    出し、物質の流量密度から各表面セルにおける物質の濃
    度を導出し、各表面セルにおける物質の濃度から新たな
    等濃度面を導出することを特徴とする形状シミュレーシ
    ョン方法。
JP3043258A 1991-03-08 1991-03-08 形状シミュレーション方法 Expired - Fee Related JP2851447B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3043258A JP2851447B2 (ja) 1991-03-08 1991-03-08 形状シミュレーション方法
KR1019920002647A KR960013371B1 (ko) 1991-03-08 1992-02-21 형상시뮬레이션방법
US07/846,702 US5471403A (en) 1991-03-08 1992-03-06 Method for predicting the three-dimensional topography of surfaces of semiconductor devices after reflow processing
DE4207435A DE4207435A1 (de) 1991-03-08 1992-03-09 Topographie-simulationsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3043258A JP2851447B2 (ja) 1991-03-08 1991-03-08 形状シミュレーション方法

Publications (2)

Publication Number Publication Date
JPH04280450A true JPH04280450A (ja) 1992-10-06
JP2851447B2 JP2851447B2 (ja) 1999-01-27

Family

ID=12658831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3043258A Expired - Fee Related JP2851447B2 (ja) 1991-03-08 1991-03-08 形状シミュレーション方法

Country Status (4)

Country Link
US (1) US5471403A (ja)
JP (1) JP2851447B2 (ja)
KR (1) KR960013371B1 (ja)
DE (1) DE4207435A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812435A (en) * 1993-09-21 1998-09-22 Mitsubishi Denki Kabushiki Kaisha Shape simulation method allowing simulation of processed shape during steps of manufacturing a semiconductor device in a short period of time

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526909B2 (ja) * 1993-09-21 2004-05-17 株式会社ルネサステクノロジ 形状シミュレーション方法
JPH0897215A (ja) * 1994-09-29 1996-04-12 Sony Corp 半導体装置の電気的特性のシミュレーション方法及び半導体装置の電気的特性のシミュレーション用入力データ生成装置
US6157900A (en) * 1994-10-19 2000-12-05 Intellisense Corp. Knowledge based system and method for determining material properties from fabrication and operating parameters
JP3432639B2 (ja) * 1995-06-23 2003-08-04 三菱電機株式会社 マスクパターンの作成方法
US5896303A (en) * 1996-10-11 1999-04-20 International Business Machines Corporation Discretization technique for multi-dimensional semiconductor device simulation
US7016539B1 (en) * 1998-07-13 2006-03-21 Cognex Corporation Method for fast, robust, multi-dimensional pattern recognition
US6169931B1 (en) 1998-07-29 2001-01-02 Southwest Research Institute Method and system for modeling, predicting and optimizing chemical mechanical polishing pad wear and extending pad life
KR100280555B1 (ko) * 1999-01-27 2001-01-15 김영환 모디파이드 셀 모델을 이용한 식각 및 증착 모사방법
JP3995926B2 (ja) * 2001-09-18 2007-10-24 株式会社富士通長野システムエンジニアリング 構造解析プログラム、構造解析方法、構造解析装置および半導体集積回路の製造方法
US8081820B2 (en) 2003-07-22 2011-12-20 Cognex Technology And Investment Corporation Method for partitioning a pattern into optimized sub-patterns
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7932545B2 (en) * 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US7979829B2 (en) 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
KR100978136B1 (ko) * 2007-12-28 2010-08-25 한국생산기술연구원 직교 격자계에서 커트셀을 이용한 형상계산방법 및 이를위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록매체
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101761530B1 (ko) 2008-07-16 2017-07-25 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9679224B2 (en) 2013-06-28 2017-06-13 Cognex Corporation Semi-supervised method for training multiple pattern recognition and registration tool models

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3830570A1 (de) * 1987-09-08 1989-03-16 Toshiba Machine Co Ltd Berechnungsverfahren fuer die stroemungsanalyse beim spritzgiessen
JP2635617B2 (ja) * 1987-09-29 1997-07-30 株式会社東芝 半導体素子特性評価用の直交格子点の発生方法
US5070469A (en) * 1988-11-29 1991-12-03 Mitsubishi Denki Kabushiki Kaisha Topography simulation method
US5067101A (en) * 1988-11-29 1991-11-19 Mitsubishi Denki Kabushiki Kaisha Topography simulation method
US5307296A (en) * 1989-11-17 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor workpiece topography prediction method
JP2507696B2 (ja) * 1990-09-26 1996-06-12 三菱電機株式会社 形状シミュレ―ション方法
US5245543A (en) * 1990-12-21 1993-09-14 Texas Instruments Incorporated Method and apparatus for integrated circuit design
US5260882A (en) * 1991-01-02 1993-11-09 Rohm And Haas Company Process for the estimation of physical and chemical properties of a proposed polymeric or copolymeric substance or material
US5307292A (en) * 1992-06-24 1994-04-26 Christopher A. Brown Method of quantifying the topographic structure of a surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812435A (en) * 1993-09-21 1998-09-22 Mitsubishi Denki Kabushiki Kaisha Shape simulation method allowing simulation of processed shape during steps of manufacturing a semiconductor device in a short period of time

Also Published As

Publication number Publication date
JP2851447B2 (ja) 1999-01-27
US5471403A (en) 1995-11-28
KR920018924A (ko) 1992-10-22
DE4207435A1 (de) 1992-10-01
KR960013371B1 (ko) 1996-10-04

Similar Documents

Publication Publication Date Title
JPH04280450A (ja) 形状シミュレーション方法
Kanai et al. Approximate shortest path on a polyhedral surface and its applications
Hirt et al. Calculating three-dimensional flows around structures and over rough terrain
CN103065056B (zh) 一种基于数据场分割的移动人体剂量蒙特卡罗模拟方法
CN102521863B (zh) 一种基于粒子系统的三维流体标矢量统一动态表示方法
US20130173239A1 (en) Generating device for calculation data, generating method for calculation data, and generating program for calculation data
JPS63503411A (ja) 偏微分方程式で記載されたシステムをシミュレ−トする方法および装置
JPH07120434B2 (ja) ボリュームレンダリングを行う方法及び装置
CN107423462A (zh) 工件考虑三维粗糙表面形貌的疲劳寿命预测方法及系统
CN116362152A (zh) 一种传热传质流动多场耦合lb模拟方法、系统及存储介质
CN107886569A (zh) 一种基于离散李导数的测度可控的曲面参数化方法及系统
CN118171542A (zh) 基于求解多介质问题的水下爆炸数值模拟方法及存储介质
CN102930143B (zh) 面向三维元胞模型刻蚀工艺中确定粒子入射角度的方法
JP3721765B2 (ja) ３次元流れの有限要素解析法、解析装置、成形品を製造する製造方法および解析法のプログラムを記録した媒体
CN109509220A (zh) 一种模拟多孔介质固相转换器内部流体流动的方法
CN101889753B (zh) 非刚性肢体手工围度测量的交互式变形与测量仿真方法
Austern et al. Adapting architectural form to digital fabrication constraints.
Moreton et al. Surface design with minimum energy networks
US6505147B1 (en) Method for process simulation
CN120072078A (zh) 一种可视化流动中传热过程模拟方法、设备及存储介质
Choi et al. Evaluation of a higher-order bounded convection scheme: three-dimensional numerical experiments
Frey et al. An adaptive numerical scheme for solving incompressible 2‐phase and free‐surface flows
JP3569750B2 (ja) 半導体デバイスシミュレーション方法および装置
JP3134787B2 (ja) メッシュ変形時の不純物補間方法
JP2926823B2 (ja) 立体の３次元メッシュ形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees