JPH0428086A - ランダムアクセスメモリ装置 - Google Patents
ランダムアクセスメモリ装置Info
- Publication number
- JPH0428086A JPH0428086A JP2132822A JP13282290A JPH0428086A JP H0428086 A JPH0428086 A JP H0428086A JP 2132822 A JP2132822 A JP 2132822A JP 13282290 A JP13282290 A JP 13282290A JP H0428086 A JPH0428086 A JP H0428086A
- Authority
- JP
- Japan
- Prior art keywords
- page
- address
- output
- mpx
- row address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はランダムアクセスメモリ（ＲＡＭ）装置に関し
、特にページモードアクセス時のダイナミックＲＡＭ制
御方式に関するものである。
、特にページモードアクセス時のダイナミックＲＡＭ制
御方式に関するものである。
従来技術
ページモードアクセス制御可能なダイナミックＲＡＭに
おいては、ページの境界が固定されている。そのために
、ページの境界付近のアドレスかアクセスされる様な場
合、小さなジャンプでもページからはみ出してしまい、
ページモードアクセスが継続できなくなり、ページモー
ドアクセスか有する高速性か損われるという欠点がある
。
おいては、ページの境界が固定されている。そのために
、ページの境界付近のアドレスかアクセスされる様な場
合、小さなジャンプでもページからはみ出してしまい、
ページモードアクセスが継続できなくなり、ページモー
ドアクセスか有する高速性か損われるという欠点がある
。
発明の目的
そこで、本発明は従来のもののかかる欠点を解決スべく
なされたものであって、その目的とするところは、ペー
ジからはみ出す様なアクセスがあっても、ページモード
を継続できるようにしたＲＡＭ装置を提供することにあ
る。
なされたものであって、その目的とするところは、ペー
ジからはみ出す様なアクセスがあっても、ページモード
を継続できるようにしたＲＡＭ装置を提供することにあ
る。
発明の構成
本発明によるＲＡＭ装置は、連続ページが交互に割当て
られた第１及び第２のメモリバンクと、外部からのペー
ジアドレスに連続する前又は後のページアドレスを生成
する連続ページアドレス生成手段と、前記ページアドレ
スと前記連続ページアドレス生成手段の生成ページアド
レスとを夫々対応する前記第１及び第２のメモリバンク
のページアドレスとして供給する手段と、外部からのペ
ージ内アドレスが前記ページアドレスにより指定される
ページ内に含まれるか、前記前又は後のページに含まれ
るかに応じて、前記第１及び第２のメモリバンクからの
読出しデータを択一的に導出する手段とを含むことを特
徴としている。
られた第１及び第２のメモリバンクと、外部からのペー
ジアドレスに連続する前又は後のページアドレスを生成
する連続ページアドレス生成手段と、前記ページアドレ
スと前記連続ページアドレス生成手段の生成ページアド
レスとを夫々対応する前記第１及び第２のメモリバンク
のページアドレスとして供給する手段と、外部からのペ
ージ内アドレスが前記ページアドレスにより指定される
ページ内に含まれるか、前記前又は後のページに含まれ
るかに応じて、前記第１及び第２のメモリバンクからの
読出しデータを択一的に導出する手段とを含むことを特
徴としている。
実施例
以下に図面を参照して本発明の実施例を詳細に説明する
。
。
図は本発明の実施例の回路ブロック図である。
図において、ロウアドレスバッファ１は外部から供給す
ｉ ルＲＡ Ｓ （ＲＯＷ ＡＤＤＲＥＳＳ ５ＴＲＯ
ＢＥ）信号のタイミングによりロウアドレスを取込み一
時保持する。ここで、ロウアドレスはページを指定する
ためのページアドレスである。
ｉ ルＲＡ Ｓ （ＲＯＷ ＡＤＤＲＥＳＳ ５ＴＲＯ
ＢＥ）信号のタイミングによりロウアドレスを取込み一
時保持する。ここで、ロウアドレスはページを指定する
ためのページアドレスである。
カラムアドレスバッファ２は外部から供給されるＣ Ａ
Ｓ （ＣＯＬＵＭＮ ＡＤＤＲＥＳＳ ５ＴＲＯＢＥ
）信号のタイミングによりカラムアドレスを取込み一
時保持する。ここで、カラムアドレスはページ内のアド
レスを指定するためのページ内アドレスである。従って
、このカラムアドレスバツア２の出力によりセンスアン
プ８．９から１ワードが選択される。
Ｓ （ＣＯＬＵＭＮ ＡＤＤＲＥＳＳ ５ＴＲＯＢＥ
）信号のタイミングによりカラムアドレスを取込み一
時保持する。ここで、カラムアドレスはページ内のアド
レスを指定するためのページ内アドレスである。従って
、このカラムアドレスバツア２の出力によりセンスアン
プ８．９から１ワードが選択される。
ＭＰＸ （マルチプレクサ）３はロウアドレス演算器４
．５にロウアドレスを供給するが、その供給出力として
は次の２つのケースがある。通常アクセス時又は通常の
ページモードアクセス時には、ロウアドレスバッファ１
の出力をそのまま導出し、表ページと裏ページとの切替
え時には、外部から入力される切替信号がアクティブに
なると、その直前まで裏ページ用として動作していたロ
ウアドレス演算器（４又は５）からのフィードバックア
ドレスを導出する。
．５にロウアドレスを供給するが、その供給出力として
は次の２つのケースがある。通常アクセス時又は通常の
ページモードアクセス時には、ロウアドレスバッファ１
の出力をそのまま導出し、表ページと裏ページとの切替
え時には、外部から入力される切替信号がアクティブに
なると、その直前まで裏ページ用として動作していたロ
ウアドレス演算器（４又は５）からのフィードバックア
ドレスを導出する。
尚ここで、表ページとは、アクセスされる番地を含んで
いるページを指し、裏ページとは、表ページの前後に隣
接するページのうちアクセスする番地に近い方のページ
を言うものとする。
いるページを指し、裏ページとは、表ページの前後に隣
接するページのうちアクセスする番地に近い方のページ
を言うものとする。
ロウアドレス演算器４．５は表ページ用として動作する
ときにはＭＰＸ３の出力をそのまま導出し、裏ページ用
として動作するときには、カラムアドレスバッファ２の
出力を参照して、リード番地が表ページの前半に位置す
れば、ｒ（ＭＰＸ３の出力−１）」また後半に位置すれ
ばｒ（ＭＰＸ３の出力）＋１」のページアドレスを夫々
出力する。
ときにはＭＰＸ３の出力をそのまま導出し、裏ページ用
として動作するときには、カラムアドレスバッファ２の
出力を参照して、リード番地が表ページの前半に位置す
れば、ｒ（ＭＰＸ３の出力−１）」また後半に位置すれ
ばｒ（ＭＰＸ３の出力）＋１」のページアドレスを夫々
出力する。
メモリパンクロ及び７は連続ページが交互に割当てられ
たＤＲＡＭセル群であり、ロウアドレス演算器４及び５
から夫々ロウアドレスが供給される。
たＤＲＡＭセル群であり、ロウアドレス演算器４及び５
から夫々ロウアドレスが供給される。
センスアンプ８及び９はメモリパンクロ及び７から夫々
読出されたページ内容を格納し、カラムアドレスに応じ
てｌワードを夫々出力するものであり、ＭＰＸＩＯはセ
ンスアンプ８及び９の出力の一方を、ＭＰＸ３の導出ア
ドレスに応じて選択する。すなわち、このＭＰＸＩＯに
より現在表ページ用として動作しているメモリバンク対
応のセンスアンプの出力を選択し、データバッファ１１
へ導出する。
読出されたページ内容を格納し、カラムアドレスに応じ
てｌワードを夫々出力するものであり、ＭＰＸＩＯはセ
ンスアンプ８及び９の出力の一方を、ＭＰＸ３の導出ア
ドレスに応じて選択する。すなわち、このＭＰＸＩＯに
より現在表ページ用として動作しているメモリバンク対
応のセンスアンプの出力を選択し、データバッファ１１
へ導出する。
データバッファ１１は０Ｅ（ＯＬＩ丁ＰＵＴ Ｉｌ：Ｎ
ＡＢＬＥ ）信号によりＭＰＸＩＯの出力データを取込
み、またＷＥ １ＲＩＴＥ ＥＮＡＢＬＥ）信号により
外部からの書込みデータを取込む。
ＡＢＬＥ ）信号によりＭＰＸＩＯの出力データを取込
み、またＷＥ １ＲＩＴＥ ＥＮＡＢＬＥ）信号により
外部からの書込みデータを取込む。
かかる構成において、先ず通常アクセス時の動作につい
て説明する。外部制御回路（図示せず）からロウアドレ
スとカラムアドレスとが時分割にて入力される。これ等
両アドレスはＲＡＳ及びＣＡＳの各信号に応答してロウ
アドレスバッファ１及びカラムアドレスバッファ２に夫
々格納される。
て説明する。外部制御回路（図示せず）からロウアドレ
スとカラムアドレスとが時分割にて入力される。これ等
両アドレスはＲＡＳ及びＣＡＳの各信号に応答してロウ
アドレスバッファ１及びカラムアドレスバッファ２に夫
々格納される。
ロウアドレスはロウアドレスバッフアユからＭＰＸ３を
経由してロウアドレス演算器４及び５へ入力される。
経由してロウアドレス演算器４及び５へ入力される。
いま、ロウアドレスがメモリパンクロ内のページを指し
ているとすれば、メモリパンクロ側が表ページ用となり
、メモリバンク７側が裏ページ用となる。よって、表ペ
ージ用のロウアドレス演算器４はＭＰＸ３からのロウア
ドレスをそのままメモリパンクロへ出力し、裏ベージ用
のロウアドレス演算器５はカラムアドレスバッファ２の
カラムアドレス（ページ内アドレス）に応じて表ページ
に＋１又は−１したアドレスを生成して、裏ページ用の
メモリバンク７へこれを供給する。
ているとすれば、メモリパンクロ側が表ページ用となり
、メモリバンク７側が裏ページ用となる。よって、表ペ
ージ用のロウアドレス演算器４はＭＰＸ３からのロウア
ドレスをそのままメモリパンクロへ出力し、裏ベージ用
のロウアドレス演算器５はカラムアドレスバッファ２の
カラムアドレス（ページ内アドレス）に応じて表ページ
に＋１又は−１したアドレスを生成して、裏ページ用の
メモリバンク７へこれを供給する。
これ等ページアドレスにより選択されたページの内容が
センスアンプ８及び９に夫々格納され、カラムアドレス
バッファ２の出力によりセンスアンプ８．９から各１ワ
ードが選択されてＭＰＸＩＯへ入力される。
センスアンプ８及び９に夫々格納され、カラムアドレス
バッファ２の出力によりセンスアンプ８．９から各１ワ
ードが選択されてＭＰＸＩＯへ入力される。
このＭＰＸＩＯはＭＰＸ３の出力により、センスアンプ
８及び９の出力の一方（表ページ側）を選択してデータ
バッファ１１へ転送する。そして、ＯＥ倍信号応答して
データバッファ１１の内容が読出しワードデータとなる
のである。
８及び９の出力の一方（表ページ側）を選択してデータ
バッファ１１へ転送する。そして、ＯＥ倍信号応答して
データバッファ１１の内容が読出しワードデータとなる
のである。
次に、ページアクセス動作モードについて述べる。この
場合、ページ２内の後半に位置する番地をリードするも
のとすると、表ページ用のロウアドレス演算器は演算器
５となり、この演算器５はＭＰＸＩからのロウアドレス
をそのままメモリバンク７へ出力する。
場合、ページ２内の後半に位置する番地をリードするも
のとすると、表ページ用のロウアドレス演算器は演算器
５となり、この演算器５はＭＰＸＩからのロウアドレス
をそのままメモリバンク７へ出力する。
裏ページ用のロウアドレス演算器４は、カラムアドレス
バッファ２の出力を参照してリードする番地が表ページ
（この場合ページ２）の前半に位置するか後半に位置す
るかを判定し、後半であるからｒ（ＭＰＸ３の出力）＋
１」を裏ページ用のメモリパンクロのページアドレスと
して出力することになる。
バッファ２の出力を参照してリードする番地が表ページ
（この場合ページ２）の前半に位置するか後半に位置す
るかを判定し、後半であるからｒ（ＭＰＸ３の出力）＋
１」を裏ページ用のメモリパンクロのページアドレスと
して出力することになる。
よって、センスアンプ８には裏ページ（ページ３）の内
容が、センスアンプ９には表ページ（ページ２）の内容
が夫々格納される。そして、カラムアドレスバッファ２
の出力によりセンスアンプ１．２からページ内の各１ワ
ードが選択され、ＭＰＸｌｏへ入力される。ＭＰＸＩＯ
はＭＰＸ３の出力により表ページ用のセンスアンプ９の
出力ワードを選択してデータバッファ１１へ転送するこ
とになる〇 続くリードアドレスが表ページ（ページ２）内に含まれ
るならば、ロウアドレスは変更されずに、カラムアドレ
スのみか入力されてページモードアクセス動作となる。
容が、センスアンプ９には表ページ（ページ２）の内容
が夫々格納される。そして、カラムアドレスバッファ２
の出力によりセンスアンプ１．２からページ内の各１ワ
ードが選択され、ＭＰＸｌｏへ入力される。ＭＰＸＩＯ
はＭＰＸ３の出力により表ページ用のセンスアンプ９の
出力ワードを選択してデータバッファ１１へ転送するこ
とになる〇 続くリードアドレスが表ページ（ページ２）内に含まれ
るならば、ロウアドレスは変更されずに、カラムアドレ
スのみか入力されてページモードアクセス動作となる。
このときも、ページ２内の必要ワードがＭＰＸＩＯを介
してデータバッファ１１に読出されることになる。
してデータバッファ１１に読出されることになる。
表ページ（ページ２）内のリードアドレスに続くリード
アドレスが、裏ページ（ページｌかページ３）内に含ま
れる場合について説明する。この場合、外部制御回路よ
り切替信号が始めてアクティブとなる。これに応答して
ＭＰＸ３は裏ページ用ロウアドレス演算器４からのフィ
ードバックアドレスを選択して出力することになり、よ
ってページアドレスはページ１かページ３の指定アドレ
スとなる。これに応答してＭＰＸｌ ０が切替わり、セ
ンスアンプ８が裏ページ用から表ページ用となって、表
ページと裏ページとの切替えがなされるのである。
アドレスが、裏ページ（ページｌかページ３）内に含ま
れる場合について説明する。この場合、外部制御回路よ
り切替信号が始めてアクティブとなる。これに応答して
ＭＰＸ３は裏ページ用ロウアドレス演算器４からのフィ
ードバックアドレスを選択して出力することになり、よ
ってページアドレスはページ１かページ３の指定アドレ
スとなる。これに応答してＭＰＸｌ ０が切替わり、セ
ンスアンプ８が裏ページ用から表ページ用となって、表
ページと裏ページとの切替えがなされるのである。
そして、ＣＡＳ信号に応答して、カラムアドレスバッフ
ァの内容が更新されると、表ページ用となったセンスア
ンプ８からカラムアドレスに対応した１ワードが選択さ
れてデータバッファ１１へ転送される。
ァの内容が更新されると、表ページ用となったセンスア
ンプ８からカラムアドレスに対応した１ワードが選択さ
れてデータバッファ１１へ転送される。
また、裏ページ用となったロウアドレス演算器５は更新
されたカラムアドレスに応じてロウアドレスを出力し、
裏ページ（本例では、表ページ１゜３の裏ベージであり
、ページ３が表ページであれば、ページ２か４）を裏ペ
ージ用のセンスアンプへ送出するようになる。
されたカラムアドレスに応じてロウアドレスを出力し、
裏ページ（本例では、表ページ１゜３の裏ベージであり
、ページ３が表ページであれば、ページ２か４）を裏ペ
ージ用のセンスアンプへ送出するようになる。
以下、ロウアドレスが更新されるまで、つまりＲＡＳ信
号が入力されるまで、ページモードアクセス動作を続行
することか可能となるのである。
号が入力されるまで、ページモードアクセス動作を続行
することか可能となるのである。
発明の効果
以上述べた如く、本発明によれば、アクセスするページ
内アドレスの位置に応してページの境界を次ページまで
広げるようにして、浮動的にページを扱っているので、
ジャンプにより生じるページモードアクセスの中断を極
力抑えることが可能となるという効果がある。
内アドレスの位置に応してページの境界を次ページまで
広げるようにして、浮動的にページを扱っているので、
ジャンプにより生じるページモードアクセスの中断を極
力抑えることが可能となるという効果がある。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
３．１０・・・・・・ＭＰＸ
４．５・・・・・・ロウアドレス演算器６．７・・・・
・・メモリバンク ８．９・・・・・・センスアンプ 出願人 日本電気株式会社（外１名）
・・メモリバンク ８．９・・・・・・センスアンプ 出願人 日本電気株式会社（外１名）
Claims (1)
- （１）連続ページが交互に割当てられた第１及び第２の
メモリバンクと、外部からのページアドレスに連続する
前又は後のページアドレスを生成する連続ページアドレ
ス生成手段と、前記ページアドレスと前記連続ページア
ドレス生成手段の生成ページアドレスとを夫々対応する
前記第１及び第２のメモリバンクのページアドレスとし
て供給する手段と、外部からのページ内アドレスが前記
ページアドレスにより指定されるページ内に含まれるか
、前記前又は後のページに含まれるかに応じて、前記第
１及び第２のメモリバンクからの読出しデータを択一的
に導出する手段とを含むことを特徴とするランダムアク
セスメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2132822A JPH0428086A (ja) | 1990-05-23 | 1990-05-23 | ランダムアクセスメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2132822A JPH0428086A (ja) | 1990-05-23 | 1990-05-23 | ランダムアクセスメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0428086A true JPH0428086A (ja) | 1992-01-30 |
Family
ID=15090373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2132822A Pending JPH0428086A (ja) | 1990-05-23 | 1990-05-23 | ランダムアクセスメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428086A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055030A (en) * | 1997-03-24 | 2000-04-25 | Sharp Kabushiki Kaisha | Large screen liquid crystal display device and manufacturing method of the same |
| US6181405B1 (en) | 1997-01-30 | 2001-01-30 | Sharp Kabushiki Kaisha | Large screen display device with a plurality of independently sealed and interconnected substrates |
| US6184959B1 (en) | 1997-10-24 | 2001-02-06 | Sharp Kabushiki Kaisha | Liquid crystal display device having alignment film that provides alignment upon irradiation and manufacturing method the same |
| US6417898B1 (en) | 1997-05-15 | 2002-07-09 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| DE102011083233A1 (de) | 2010-09-27 | 2012-03-29 | Denso Corporation | Wabenstrukturkörper und elektrisch beheizteKatalysatorvorrichtung |
-
1990
- 1990-05-23 JP JP2132822A patent/JPH0428086A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181405B1 (en) | 1997-01-30 | 2001-01-30 | Sharp Kabushiki Kaisha | Large screen display device with a plurality of independently sealed and interconnected substrates |
| US6055030A (en) * | 1997-03-24 | 2000-04-25 | Sharp Kabushiki Kaisha | Large screen liquid crystal display device and manufacturing method of the same |
| US6417898B1 (en) | 1997-05-15 | 2002-07-09 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US6184959B1 (en) | 1997-10-24 | 2001-02-06 | Sharp Kabushiki Kaisha | Liquid crystal display device having alignment film that provides alignment upon irradiation and manufacturing method the same |
| DE102011083233A1 (de) | 2010-09-27 | 2012-03-29 | Denso Corporation | Wabenstrukturkörper und elektrisch beheizteKatalysatorvorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226139A (en) | Semiconductor memory device with a built-in cache memory and operating method thereof | |
| JP3065736B2 (ja) | 半導体記憶装置 | |
| JP2697633B2 (ja) | 同期型半導体記憶装置 | |
| KR950006608A (ko) | 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치 | |
| JPH1139871A (ja) | 同期型半導体記憶装置 | |
| KR100711100B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
| KR20010053272A (ko) | 메모리 제어 유니트 | |
| KR100323966B1 (ko) | Ｄｒａｍ 및 ｄｒａｍ의 데이타 액세스 방법 | |
| TW374922B (en) | Synchronous semiconductor memory device having controller for reducing current consumption of DQM input buffer | |
| JPH05250867A (ja) | ランダムアクセスメモリ | |
| JPH0428086A (ja) | ランダムアクセスメモリ装置 | |
| KR970012790A (ko) | 멀티비트 테스트시에 인접하는 비트선의 전위를 반전시켜 동작할 수 있는 반도체기억 장치 | |
| KR970076214A (ko) | 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 | |
| EP4589592A1 (en) | Memory apparatus, system, and decoding circuit | |
| JPH09115283A (ja) | 半導体記憶装置 | |
| JPH0440697A (ja) | 半導体記憶装置 | |
| JP4606725B2 (ja) | 高速メモリアクセス制御装置 | |
| JP3696633B2 (ja) | 半導体記憶装置 | |
| US20260105953A1 (en) | Memories, operation methods thereof and memory systems | |
| JP4940894B2 (ja) | 同期型メモリ回路 | |
| JPH01195552A (ja) | メモリアクセス制御方式 | |
| JPH06103026A (ja) | メモリシステム | |
| KR950003893Y1 (ko) | 메모리확장을 위한 다이내믹 램 컨트롤러 | |
| JPH0520173A (ja) | キヤツシユメモリ回路 | |
| KR20030097025A (ko) | 고주파수 동작을 위한 멀티 뱅크 반도체 메모리장치의구동 제어장치 및 그 제어방법 |