JPH0428113B2 - - Google Patents
Info
- Publication number
- JPH0428113B2 JPH0428113B2 JP57011732A JP1173282A JPH0428113B2 JP H0428113 B2 JPH0428113 B2 JP H0428113B2 JP 57011732 A JP57011732 A JP 57011732A JP 1173282 A JP1173282 A JP 1173282A JP H0428113 B2 JPH0428113 B2 JP H0428113B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- key
- musical score
- melody
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000013500 data storage Methods 0.000 claims 2
- 239000000470 constituent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Auxiliary Devices For Music (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明は、楽曲の音符列に関する楽譜データを
記憶する記憶装置を有し、この記憶装置から読出
された楽譜データと鍵盤で押鍵された鍵情報とを
比較することにより記憶装置の楽譜データの読出
しを制御するようにした電子楽器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention has a storage device that stores musical score data regarding note strings of a song, and compares the musical score data read from the storage device with key information pressed on a keyboard. The present invention relates to an electronic musical instrument that controls the reading of musical score data from a storage device.
従来から楽譜データを記憶した記憶装置から読
出された楽譜データに基づき、鍵盤部に設けられ
た押鍵すべき鍵を表示する押鍵ランプを点灯制御
し、この点灯したランプに対応する鍵を押鍵操作
することにより順次次の楽譜データを読出してい
くような電子楽器は知られている。また記憶装置
から自動的に読出された楽譜データと演奏操作さ
れた鍵に関する鍵情報の比較一致を検出し、自動
演奏部の読出し速度などを制御するものは特願昭
55−78784などにおいて提案されている。 Conventionally, based on musical score data read from a storage device that stores musical score data, a key press lamp provided on the keyboard section that displays the key to be pressed is controlled to light up, and the key corresponding to the lit lamp is pressed. 2. Description of the Related Art Electronic musical instruments are known in which musical score data is sequentially read out by key operations. In addition, a system that detects a match between musical score data automatically read out from the storage device and key information regarding the played key, and controls the readout speed of the automatic performance section, etc. is a patent application.
55-78784, etc.
上述したような装置にあつては、記憶装置から
読出された楽譜データと鍵情報とを比較的にて比
較することが必要となる。このような比較動作に
おいて従来の装置にあつては、押鍵される鍵は単
一であるとみなし、または単一の鍵情報のみを取
出す単一選択回路を設け、単一の鍵情報と読出さ
れた楽譜データとを比較していた。しかし、上述
したように単一の鍵情報のみを比較する従来の装
置にあつては、演奏者がレガート奏法にて演奏し
た場合、正確に押すべき鍵の操作タイミングを判
定できないという不都合があつた。 In the case of the above-mentioned apparatus, it is necessary to comparatively compare the score data read from the storage device and the key information. In such a comparison operation, conventional devices assume that a single key is pressed, or provide a single selection circuit that extracts only single key information. It was compared with the music score data that was created. However, as mentioned above, conventional devices that compare only single key information have the disadvantage that when a performer performs legato, it is not possible to accurately determine the timing of key presses. .
本発明は、上記のような欠点に鑑みなされたも
ので、演奏者が操作した操作鍵に関する鍵情報
は、必要に応じて他の自動演奏データと共に一旦
複数の時分割チヤンネルを有するキーコードメモ
リに蓄えられ、蓄えられた所望の鍵情報を時分割
的に取り出し記憶装置から読出された楽譜データ
と比較することにより、押鍵操作を正確に判定
し、上記記憶装置の読出しを制御するようにした
ものである。 The present invention has been made in view of the above drawbacks, and the key information regarding the operation keys operated by the performer is temporarily stored in a key code memory having a plurality of time-sharing channels together with other automatic performance data as necessary. By time-divisionally extracting the stored desired key information and comparing it with musical score data read out from the storage device, key press operations are accurately determined and reading from the storage device is controlled. It is something.
以下図面に基づいて本発明を説明する。 The present invention will be explained below based on the drawings.
第1図は、本発明により電子楽器の自動演奏に
用いられる楽譜シートの一例を示しており、楽譜
シート1には通常の楽譜1aの下方に磁気テープ
のような磁気記憶部1bを設け、この記憶部1b
に楽譜データすなわちメロデイデータと、オブリ
ガードデータと、和音データとが記録されてい
る。メロデイデータは、各音符に対応した音高デ
ータと符長データとからなり、音高データと符長
データは対になり一音符データとして、楽曲の進
行に対応して音符の発生順に記録されている。オ
ブリガードデータもメロデイデータと同様音高デ
ータと符長データが対になり一音符データとして
その発生順に記録されている。他方和音データ
は、その変更タイミングに対応するメロデイ音符
と対になつてメロデイデータ中に離散的に記録さ
れている。 FIG. 1 shows an example of a musical score sheet used for automatic performance of an electronic musical instrument according to the present invention.A musical score sheet 1 is provided with a magnetic storage section 1b such as a magnetic tape below a normal musical score 1a. Storage part 1b
Musical score data, that is, melody data, obbligado data, and chord data are recorded in the . Melody data consists of pitch data and note length data that correspond to each note, and the pitch data and note length data are paired and recorded as single note data in the order in which the notes occur as the music progresses. There is. Like the melody data, the obbrigado data is made up of pairs of pitch data and note length data and recorded in the order in which they occur as single note data. On the other hand, the chord data is discretely recorded in the melody data in pairs with melody notes corresponding to the change timing.
楽譜データフオーマツトの一例を第2図に示
す。メロデイとオブリガードの音高データは、a
に「C3」を例として示すように、上位2ビツト
が音高データであることを示す識別コード、次の
2ビツトがオクターブを表わすオクターブコー
ド、残りの4ビツトが音名を表わすノートコード
でありオクターブコードとノートコードとで音高
を表している。メロデイとオブリガートの符長デ
ータはbに「〓」を例として示すように上位2ビ
ツトが符長データであることを示す識別コード、
残りの6ビツトは各音符長に対応する符長コード
である。和音データはcに「CM」(Cメジヤ)を
例として示すように上位2ビツトが和音データで
あることを示す識別コード、次の2ビツトがメジ
ヤ、マイナなどの和音の種別を表わす和音種別コ
ード、残りの4ビツトが和音の根音を表わす根音
コードであり、和音種別コードと根音コードとで
和音名を表わしている。これら全てのデータは8
ビツトから成り、上位の2ビツトの識別コードは
楽譜データメモリ3(後述する第3図)からの各
楽譜データの読出しの際に利用される。 An example of the musical score data format is shown in FIG. The pitch data for melody and obbligado is a
As shown in ``C 3 '' as an example, the upper 2 bits are the identification code indicating pitch data, the next 2 bits are the octave code indicating the octave, and the remaining 4 bits are the note code indicating the note name. Pitch is represented by octave chords and note chords. Note length data for melodies and obbligatos is an identification code in which the upper two bits indicate note length data, as shown in b with "〓" as an example.
The remaining 6 bits are note length codes corresponding to each note length. For chord data, the upper two bits are an identification code indicating that it is chord data, as shown in the example of "C M " (C major), and the next two bits are a chord type indicating the type of chord, such as major or minor. The remaining 4 bits are a root code representing the root of the chord, and the chord type code and root code represent the chord name. All these data are 8
The identification code of the upper two bits is used when reading each musical score data from the musical score data memory 3 (FIG. 3, which will be described later).
第3図は、本発明による電子楽器のブロツク線
図を示しており、上記楽譜シートを用いて、和
音、ベースおよびオブリガートの自動演奏を行わ
せ、これに合わせて手動でメロデイを演奏する場
合について説明する。 FIG. 3 shows a block diagram of an electronic musical instrument according to the present invention, and shows a case in which chords, bass, and obbligato are automatically played using the score sheet, and a melody is manually played in accordance with this. explain.
楽譜シート1を第3図に示すように、読取装置
2に挿入し、楽譜シート1の磁気記憶部1bに記
憶された楽譜データを読取装置2内の磁気ヘツド
で1ビツトづつ読み出す。読み出された楽譜デー
タは楽譜データメモリ3に供給され、8ビツトの
並列データに変換されてRAM(ランダム・アク
セス・メモリ)からなる楽譜データメモリ3の所
定番地に記憶される。楽譜データには、すでに説
明したようにメロデイとオブリガートに関する音
高データおよび符長データの他に和音データも含
まれている。なお、楽譜データにはクロツク信号
が含まれているので読取装置2でこのクロツク信
号を読み出し、アドレスジエネレータ4でカウン
トしそのカウント出力をアドレス信号として楽譜
データメモリ3に供給し楽譜データの記憶アドレ
スを指定する。 As shown in FIG. 3, the musical score sheet 1 is inserted into the reading device 2, and the musical score data stored in the magnetic storage section 1b of the musical score sheet 1 is read out bit by bit by the magnetic head in the reading device 2. The read musical score data is supplied to the musical score data memory 3, converted into 8-bit parallel data, and stored at a predetermined location in the musical score data memory 3 consisting of a RAM (random access memory). As already explained, the musical score data includes not only pitch data and note length data regarding the melody and obbligato, but also chord data. Note that since the musical score data includes a clock signal, this clock signal is read out by the reading device 2, counted by the address generator 4, and the count output is supplied as an address signal to the musical score data memory 3, which is used to set the storage address of the musical score data. Specify.
5は、楽譜データメモリ3に記憶された楽譜デ
ータを読出してメロデイ音高データD11、オブリ
ガート音高データD12、和音データD2、メロデイ
符長データD31およびオブリガート符長データ
D32を出力するデータ出力回路である。 5 reads out the musical score data stored in the musical score data memory 3 and generates melody pitch data D 11 , obbligato pitch data D 12 , chord data D 2 , melody note length data D 31 and obbligato note length data.
This is a data output circuit that outputs D32 .
6は、和音データD2を入力し、和音の構成音
(通常3音)およびベース音などの伴奏者の音高
データD5を形成し出力する伴奏者データ形成回
路である。 Reference numeral 6 denotes an accompanist data forming circuit which inputs the chord data D 2 and forms and outputs the accompanist's pitch data D 5 such as the constituent notes of the chord (usually 3 notes) and the bass note.
7は、読出し制御回路で、メロデイ符長データ
D31とオブリガート符長データD32と、押鍵され
るべき鍵が正確に押鍵された否かを検出する比較
器18(詳しくは後述する)からの一致信号EQ
とを入力し、アドレスジエネレータ4を制御して
楽譜データの読出しを制御する。具体的には、本
件出願人の先の出願特願昭55−78784、特願昭55
−82506に示される如く、符長カウンタ、テンポ
発振器、比較器などを具備し、演奏者の正しい鍵
の押鍵タイミングなどに応じて自動演奏の進行す
なわち楽譜データの読出しテンポ若しくは、読出
し停止制御などを行うものである。また、他方で
は後述する押鍵表示と関連させメロデイ符長デー
タD31は利用せず楽譜データの内メロデイデータ
の読出しの進行を上記一致信号EQで直接行い、
それに伴つて和音データなどの読出しさらには、
オブリガートデータの読出しのテンポなどを制御
するようにしてもよい。 7 is a readout control circuit that reads melody note length data.
D 31 , obbligato note length data D 32 , and a coincidence signal EQ from a comparator 18 (details will be described later) that detects whether the key to be pressed has been pressed correctly.
is input, and the address generator 4 is controlled to control reading of musical score data. Specifically, the applicant's previous patent application No. 1978-78784,
-82506, it is equipped with a note length counter, a tempo oscillator, a comparator, etc., and automatically progresses the performance, i.e., controls the reading tempo of musical score data or the reading stop, depending on the performer's correct key press timing, etc. This is what we do. On the other hand, the melody note length data D 31 is not used in connection with the key press display described later, and the readout of the melody data in the musical score data is directly performed using the coincidence signal EQ.
Along with this, reading out chord data, etc.
The reading tempo of obbligato data may also be controlled.
8は、データ出力回路5から出力するメロデイ
音高データD11に基づいて点灯表示されるランプ
などにより構成された押鍵表示器、9は鍵盤、1
0は鍵盤9を用いてメロデイを演奏したときに押
鍵されたキーを符号化して時分割信号で出力する
鍵走査回路、11は鍵走査回路10からのメロデ
イデータすなわちキーコードデータD4と伴奏音
データ形成回路6からの和音構成音データおよび
ベース音高データからなる伴奏音音高データD5
およびデータ出力回路5からのオブリガート音高
データD12とを発音割当回路12からの指令によ
り記憶するとともに、第4図に示すようにクロツ
ク信号φ1によりこれらのデータを8チヤンネル
(1〜3チヤンネルがメロデイ音高データMD、
4チヤンネルがオブリガート音高データOD、5
〜7チヤンネルが和音構成音データCD、8チヤ
ンネルがベース音高データBD)の時系列信号
(同図ロ参照)として出力するキーコードメモリ
である。 Reference numeral 8 indicates a key press indicator comprised of a lamp, etc., which is lit and displayed based on the melody pitch data D11 output from the data output circuit 5; 9, a keyboard; 1;
0 is a key scanning circuit that encodes the keys pressed when a melody is played using the keyboard 9 and outputs it as a time-division signal; 11 is a melody data from the key scanning circuit 10, that is, key code data D 4 and accompaniment. Accompaniment tone pitch data D 5 consisting of chord constituent tone data and bass pitch data from the tone data forming circuit 6
and obbligato pitch data D 12 from the data output circuit 5 are stored in response to instructions from the sound generation allocation circuit 12, and these data are stored in 8 channels (channels 1 to 3) by the clock signal φ 1 as shown in FIG. is melody pitch data MD,
4 channels are obbligato pitch data OD, 5
This is a key code memory that outputs a time-series signal (see FIG. 2B) of chord constituent sound data CD for channels 7 and bass pitch data BD for channel 8.
12は、すでにキーコードメモリ11に記憶さ
れている各データと新たにキーコードメモリ11
に入力される各データとを比較し、入力データが
すでにキーコードメモリ11に記憶されていれば
押鍵中と判断し記憶不要、キーコードメモリ11
に記憶されていない新たなデータが到来した場合
には新たに押鍵があつたと判断し、空チヤンネル
があれば記憶要、すでにキーコードメモリ11に
記憶されているデータが入力データとして到来し
ない場合には、当該データをクリヤするなどの各
指令をキーコードメモリ11に出力し、メロデ
イ、和音、オブリガート、ベースの各データの記
憶割当てを行なう発音割当回路である。13はキ
ーコードメモリ11から出力するメロデイ、オブ
リガード、和音、べースノデータのうち、発音割
当回路12からのタイミング信号Sによりメロデ
イデータMD(1〜3チヤンネル)のみを通過す
るゲート、14は後述するラツチ信号S1をラツチ
端子Lに受けるとゲート13を通過したメロデイ
データをラツチするラツチ回路、15は後述する
ラツチ信号S2をラツチ端子Lに受けるとラツチ回
路14の出力すなわちメロデイデータをラツチす
るラツチ回路である。ここで上記ラツチ信号S1お
よびS2の作り方について第5図を参照して説明す
る。 12, each data already stored in the key code memory 11 and a new key code memory 11
If the input data is already stored in the key code memory 11, it is determined that the key is being pressed, and there is no need to store it.
If new data that has not been stored in the key code memory 11 arrives, it is determined that a new key has been pressed, and if there is an empty channel, storage is required.If data already stored in the key code memory 11 does not arrive as input data. This is a sound generation allocation circuit which outputs various commands such as clearing the data to the key code memory 11, and performs storage allocation of each data of melody, chord, obbligato, and bass. 13 is a gate through which only melody data MD (channels 1 to 3) among the melody, obbligado, chord, and bass data outputted from the key code memory 11 is passed in response to the timing signal S from the sound generation allocation circuit 12; 14 is described later. A latch circuit 15 latches the melody data that has passed through the gate 13 when the latch terminal L receives the latch signal S 1 .A latch circuit 15 latches the output of the latch circuit 14 , that is, the melody data when the latch terminal L receives the latch signal S 2 to be described later. It is a latch circuit. Here, how to generate the latch signals S1 and S2 will be explained with reference to FIG.
第5図イはクロツク信号φ1、ニはこのクロツ
ク信号φ1の8個分に相当する時間ごとに“H”
と“L”とを繰り返すタイミング信号φA、ホは
タイミング信号φAと同じ周期の反転タイミング
信号φBを示している。14aは上記クロツクφ1
とタイミング信号φAとの論理積をクロツク端子
CKに入力する9進カウンタ、14bは9進カウ
ンタ14aの出力を微分してラツチ信号S1を出力
する微分回路であり、ラツチ信号S1は第6図ヘの
ようになる。一方、ラツチ信号S2は上記タイミン
グ信号φBを微分回路15aにより微分して作ら
れ、同図チのようになる。 In Fig. 5, A shows the clock signal φ 1 , and D shows “H” every time corresponding to 8 times of this clock signal φ 1 .
A timing signal φ A that repeats "L" and "L" is shown, and E shows an inverted timing signal φ B having the same period as the timing signal φ A. 14a is the above clock φ1
and the timing signal φA to the clock terminal.
The 9-ary counter 14b input to CK is a differentiation circuit that differentiates the output of the 9-ary counter 14a and outputs a latch signal S1 , and the latch signal S1 is as shown in FIG. On the other hand, the latch signal S2 is generated by differentiating the timing signal φB by the differentiating circuit 15a, as shown in FIG.
16はキーコードデータに含まれるキーオン信
号KONをタイミング信号φBで順次シフトし8ビ
ツト遅延してキーオン信号を出力するシフトレジ
スタ、I1はインバータ、A2はラツチ回路15の出
力とシフトレジスタ16の反転出力との論理積を
とるアンドゲートであり、これらでキーオン信号
の立上りを検出する押鍵検出回路(破線で囲んで
示してある)を構成している。17はアンドゲー
トA2のアンド条件が成立したときのみラツチ回
路15の出力を通過するゲートであり、ゲート1
7の出力にはキーオンの立上り時のみメロデイデ
ータが出力される。18はデータ出力回路5から
出力するメロデイ音高データD11(楽譜データか
ら出力するメロデイデータ)と、ゲート17を通
過するラツチ回路15の出力すなわちキーコード
メモリ11にすでに記憶されているメロデイデー
タ(押鍵により出力するメロデイデータ)とを比
較する比較回路で、両メロデイデータが一致した
ときEQ信号を出力する。19はキーコードメモ
リ11に記憶されたメロデイデータ、オブリガー
トデータ、和音データ、ベースデータから楽音信
号を形成する楽音形成回路、20は楽音形成回路
19から出力する楽音信号を増幅する増幅器、2
1は増幅された楽音信号に基づいて発声するスピ
ーカである。 16 is a shift register that sequentially shifts the key-on signal KON included in the key code data using the timing signal φB and outputs the key-on signal with an 8-bit delay; I1 is an inverter; A2 is the output of the latch circuit 15 and the shift register 16 This is an AND gate that performs a logical product with the inverted output of the key-on signal, and these constitute a key press detection circuit (shown surrounded by a broken line) that detects the rise of the key-on signal. 17 is a gate that passes the output of the latch circuit 15 only when the AND condition of AND gate A2 is satisfied;
Melody data is output to the output of 7 only at the rising edge of key-on. Reference numeral 18 indicates melody pitch data D 11 (melody data output from musical score data) output from the data output circuit 5 and the output of the latch circuit 15 passing through the gate 17, that is, the melody data already stored in the key code memory 11 ( This is a comparison circuit that compares the melody data (outputted by pressing a key) and outputs an EQ signal when both melody data match. Reference numeral 19 denotes a musical tone forming circuit that forms a musical tone signal from the melody data, obbligato data, chord data, and base data stored in the key code memory 11; 20 an amplifier that amplifies the musical tone signal output from the musical tone forming circuit 19;
Reference numeral 1 denotes a speaker that produces sound based on the amplified musical tone signal.
次に、第5図を用いて楽譜データメモリの読出
し制御動作を説明する。 Next, the reading control operation of the musical score data memory will be explained using FIG.
図において、CHSはチヤンネルタイミングの
1サイクルを示す。演奏されるべきメロデイ、オ
ブリガート、和音、ベースの各データから成るキ
ーコードデータは、すでに説明したように8チヤ
ンネルに割当てられている。 In the figure, CHS indicates one cycle of channel timing. The key code data consisting of melody, obbligato, chord, and bass data to be played is assigned to eight channels as already explained.
キーコードメモリ11からは第5図イに示した
クロツク信号φ1に基づいてキーコードデータが
順次繰返して読み出されるが、そのうち発音割当
回路12からのタイミング信号Sにより1,2,
3チヤンネルに割当てられたメロデイデータMD
(第4図参照)だけがゲート回路13を通過する。
同図ロはゲート回路13の出力を示すが、メロデ
イデータMDのうち1チヤンネル目に割当てられ
たものをMD1、2チヤンネル目に割当てられた
ものをMD2、3チヤンネル目に割当てられたも
のをMD3で表わすと、チヤンネルタイミングは
クロツクφ1で駆動されるので短い区間を見れば
メロデイデータMD1,MD2,MD3が繰返し出力
されることになる。 The key code data is sequentially and repeatedly read out from the key code memory 11 based on the clock signal φ 1 shown in FIG.
Melody data MD assigned to 3 channels
(See FIG. 4) passes through the gate circuit 13.
Figure B shows the output of the gate circuit 13. Of the melody data MD, the one assigned to the first channel is MD 1 , the one assigned to the second channel is MD 2 , and the one assigned to the third channel is MD 1. is expressed as MD 3. Since the channel timing is driven by the clock φ 1 , the melody data MD 1 , MD 2 , MD 3 will be repeatedly output in a short period.
さて、カウンタ14aの入力側に接続されたア
ンドゲートA1のアンド条件は第5図イに示した
クロツクφ1と同図ニに示したタイミング信号φA
とにより決まるから、9進カウンタ14aのカウ
ントは第5図ハに示すようになり、そのカウント
値を微分回路14bにより微分して得られるラツ
チ信号S1は同図ヘに示すようになる。その結果ラ
ツチ回路14の出力は同図トに示すようになる。
一方、ラツチ回路15は第5図ホに示すようなタ
イミング信号φBの立上りを微分して得られる同
図チに示すようなラツチ信号S2により作動し、そ
の出力は同図リに示すようになる。 Now, the AND conditions of the AND gate A1 connected to the input side of the counter 14a are the clock φ1 shown in FIG. 5A and the timing signal φA shown in FIG.
Therefore, the count of the 9-ary counter 14a becomes as shown in FIG. 5C, and the latch signal S1 obtained by differentiating the count value by the differentiator 14b becomes as shown in FIG. As a result, the output of the latch circuit 14 becomes as shown in FIG.
On the other hand, the latch circuit 15 is operated by a latch signal S2 as shown in FIG. 5H, which is obtained by differentiating the rising edge of the timing signal φB as shown in FIG. 5E, and its output is as shown in FIG. become.
一方、シフトレジスタ16は、キーコードメモ
リ11に記憶されたキーオン信号KONをタイミ
ング信号φBで8ビツト遅延して出力する。シフ
トレジスタ16の出力が“0”ならばそれ以前の
鍵走査サイクル中のいずれの鍵盤すなわちキーも
押鍵されていないことを表わし、“1”ならばそ
れ以前の鍵走査サイクル中いずれかのキーが押鍵
されていることを表わす。そこで、アンドゲート
A2のアンド条件が成立するのは、現在の鍵走査
サイクルにおけるキーオン信号KONが“1”で
それ以前の鍵走査サイクルにおけるキーオン信号
KONが“0”すなわちシフトレジスタ16の出
力が“0”である場合で、これは換言すれば新た
に押鍵がなされた場合になる。このときだけゲー
ト17が作動しラツチ回路15の出力を通過させ
る。これ以外の場合すなわち押鍵中および押鍵を
やめた場合にはアンドゲートA2のアンド条件は
成立せず、従つてラツチ回路15の出力はゲート
17で阻止される。 On the other hand, the shift register 16 outputs the key-on signal KON stored in the key code memory 11 with a delay of 8 bits using the timing signal φ B. If the output of the shift register 16 is "0", it means that no key or key has been pressed during the previous key scanning cycle, and if it is "1", it means that no key has been pressed during the previous key scanning cycle. Indicates that the key is pressed. So, and gate
The AND condition in A 2 is satisfied if the key-on signal KON in the current key scanning cycle is "1" and the key-on signal in the previous key scanning cycle is satisfied.
This is the case when KON is "0", that is, the output of the shift register 16 is "0"; in other words, this is the case when a new key is pressed. Only at this time is the gate 17 activated, allowing the output of the latch circuit 15 to pass through. In other cases, that is, when the key is being pressed or when the key is stopped being pressed, the AND condition of the AND gate A2 is not satisfied, and therefore the output of the latch circuit 15 is blocked by the gate 17.
比較回路18において、データ出力回路5から
出力するメロデイ音高データD11(楽譜シートか
ら読み出されたメロデイデータ)と、ラツチ回路
15から出力されてゲート17を通過するメロデ
イデータ(鍵盤の押鍵により出力するメロデイデ
ータ)とが比較され、両者が一致したときEQ信
号を出力する。この一致信号EQで読出制御回路
7を制御し、楽譜データメモリ3からの楽譜デー
タの読出しを制御する。 In the comparison circuit 18, the melody pitch data D 11 (melody data read from the musical score sheet) outputted from the data output circuit 5 and the melody data outputted from the latch circuit 15 and passed through the gate 17 (keyboard pressed data) are compared. (melody data output by) are compared, and when the two match, an EQ signal is output. The readout control circuit 7 is controlled by this coincidence signal EQ, and reading of musical score data from the musical score data memory 3 is controlled.
上記実施例は楽譜データメモリ3から読み出し
た和音データやオブリガート音高データを用いて
楽音形成する例であるが、本発明は楽譜データメ
モリから読み出した楽譜データを押鍵表示にのみ
用いてもよいことはもちろんである。 Although the above embodiment is an example in which musical tones are formed using chord data and obbligato pitch data read from the score data memory 3, the present invention may also use score data read from the score data memory only for displaying key presses. Of course.
以上説明したように本発明においては、楽譜シ
ートに記憶した楽譜データのタイミングと鍵盤の
押鍵によるキーデータのタイミングとを、時分割
複数チヤンネルのキーコードメモリを利用して、
時分割的に比較するようにしたので鍵盤で複数鍵
が同時に押鍵されても正確な楽譜データの読出し
を行うことができる。 As explained above, in the present invention, the timing of musical score data stored on a musical score sheet and the timing of key data by key presses on a keyboard are determined by using a time-division multiple channel key code memory.
Since the comparison is carried out in a time-division manner, it is possible to read the musical score data accurately even if a plurality of keys are pressed simultaneously on the keyboard.
第1図は楽譜データを記憶した楽譜シートの一
例、第2図は楽譜データのフオーマツトの一例、
第3図は本発明による電子楽器の一実施例のブロ
ツク線図、第4図は本発明による電子楽器におけ
るキーコードメモリの出力データのフオーマツト
の一例、第5図は本発明による楽譜データの読出
し制御を説明するタイミングチヤートである。
1……楽譜シート、1a……楽譜、1b……磁
気記憶部、2……読取装置、3……楽譜データメ
モリ、4……アドレスジエネレータ、5……デー
タ出力回路、6……伴奏者データ形成回路、7…
…読出制御回路、8……押鍵表示器、9……鍵
盤、10……鍵走査回路、11……キーコードメ
モリ、12……発音割当回路、13……ゲート、
14,15……ラツチ回路、14a……9進カウ
ンタ、14b,15a……微分回路、16……シ
フトレジスタ、17……ゲート、18……比較回
路、19……楽音形成回路、20……増幅器、2
1……スピーカ。
Figure 1 is an example of a score sheet that stores score data, Figure 2 is an example of the format of score data,
FIG. 3 is a block diagram of an embodiment of the electronic musical instrument according to the present invention, FIG. 4 is an example of the format of output data of the key code memory in the electronic musical instrument according to the present invention, and FIG. 5 is a diagram showing the reading of musical score data according to the present invention. This is a timing chart explaining control. 1... Score sheet, 1a... Score, 1b... Magnetic storage section, 2... Reading device, 3... Score data memory, 4... Address generator, 5... Data output circuit, 6... Accompanist. Data formation circuit, 7...
... Readout control circuit, 8 ... Key press display, 9 ... Keyboard, 10 ... Key scanning circuit, 11 ... Key code memory, 12 ... Sound generation assignment circuit, 13 ... Gate,
14, 15...Latch circuit, 14a...Ninal counter, 14b, 15a...Differential circuit, 16...Shift register, 17...Gate, 18...Comparison circuit, 19...Tone forming circuit, 20... amplifier, 2
1...Speaker.
Claims (1)
数の時分割チヤンネルに割り当てる割当手段と、
前記複数の時分割チヤンネルを有し、押鍵されて
いるキーコードを複数記憶可能なキーコード保持
手段と、前記複数の時分割チヤンネルの各チヤン
ネルのキーオン状態の変化からキーオンを検出し
たときのみそのキーコードを送出する新押鍵検出
手段と、楽曲を構成する各音符のキーコードを順
次記憶した楽譜データ記憶手段と、該楽譜データ
記憶手段から読み出されたキーコードと前記新押
鍵検出手段から送出されたキーコードを比較し、
その比較結果を送出する比較手段と、該比較手段
の比較結果に応じて前記楽譜データ記憶手段から
順次キーコードを読み出す読出制御手段とを有す
ることを特徴とする電子楽器。1 a keyboard, and an allocation means for allocating key codes pressed on the keyboard to a plurality of time-division channels;
a key code holding means having the plurality of time-division channels and capable of storing a plurality of pressed key codes; Newly pressed key detecting means for sending out a key code, musical score data storage means that sequentially stores the key codes of each note constituting a song, the key code read from the musical score data storing means and the newly pressed key detecting means Compare the key codes sent from
An electronic musical instrument characterized by comprising a comparison means for sending out the comparison result, and a readout control means for sequentially reading out key codes from the musical score data storage means in accordance with the comparison result of the comparison means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011732A JPS58129477A (en) | 1982-01-29 | 1982-01-29 | Electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011732A JPS58129477A (en) | 1982-01-29 | 1982-01-29 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58129477A JPS58129477A (en) | 1983-08-02 |
| JPH0428113B2 true JPH0428113B2 (en) | 1992-05-13 |
Family
ID=11786199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011732A Granted JPS58129477A (en) | 1982-01-29 | 1982-01-29 | Electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129477A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2600963B2 (en) * | 1990-03-26 | 1997-04-16 | ヤマハ株式会社 | Training device and training method for electronic musical instrument |
-
1982
- 1982-01-29 JP JP57011732A patent/JPS58129477A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58129477A (en) | 1983-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228472B2 (en) | ||
| JPH045995B2 (en) | ||
| JPS59197090A (en) | Automatic performer | |
| JP2522337B2 (en) | Automatic playing device | |
| JPH0428113B2 (en) | ||
| JPH0631977B2 (en) | Electronic musical instrument | |
| JP2660462B2 (en) | Automatic performance device | |
| JPS6318759B2 (en) | ||
| JPS6344228B2 (en) | ||
| JPS59195690A (en) | Electronic musical instrument | |
| JP2707775B2 (en) | Performance recording device | |
| JP2572317B2 (en) | Automatic performance device | |
| JPS6037479B2 (en) | Automatic performance device that can play tuplets | |
| JPS59140495A (en) | Automatically accompanying apparatus for electronic musical instrument | |
| JP2623175B2 (en) | Automatic performance device | |
| JPS648834B2 (en) | ||
| JPH0343638B2 (en) | ||
| JPH0157917B2 (en) | ||
| JP2572316B2 (en) | Automatic performance device | |
| JPH05188961A (en) | Automatic accompaniment device | |
| JPH0437440B2 (en) | ||
| JPS6029950B2 (en) | electronic musical instrument device | |
| JP3223272B2 (en) | Score display device | |
| JPH0436388B2 (en) | ||
| JPS6321040Y2 (en) |