JPH04284580A - アドレス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】この発明は、画像信号処理の一つ
であるアフィン変換のための画像メモリ上のアドレスを
発生するアドレス発生回路に関する。

【０００３】

【従来の技術】近年、ディジタル信号処理で多く現れる
積和演算などを高速で実行するディジタル信号処理装置
が使われている。ディジタル信号処理装置の内部構成と
しては一般的にデータ処理部、アドレス発生部、制御部
から構成されている。特に画像信号処理ではアドレスの
計算が多い。その画像信号処理のなかでも画像の縮小／
拡大／移動／回転を行なうようなアフィン変換が特に用
いられる。アフィン変換は一般的には座標軸の変換とみ
なされるので、ディジタル信号処理装置に対する入力画
像と出力画像で座標を変換すればよいことになる。その
ためアドレス発生は以下に示すような（１）式で表すこ
とができる。

【０００４】

【数１】

【０００５】Ｘ，Ｙ：入力画像座標 ｘ，ｙ：出力画像座標 ａ，ｂ，ｃ，ｄ：変換係数 ｅ，ｆ：オフセット座標 この計算において求めるべき入力画像座標はＸ＝ａｘ＋
ｂｙ＋ｅ Ｙ＝ｃｘ＋ｄｙ＋ｆ　　　　　　　　　　　　　　　　
　　　　（２）という式で表される。出力画像座標（ｘ
，ｙ）において画面上の左上の座標である（０，０）か
ら右下の座標である（ｍ，ｎ）までｘを１ずつ増加させ
、ｘがｍになったところでｙを１増加させる一般的な画
面上走査を行ないながら、Ｘ，Ｙをそれぞれ求めていけ
ば、Ｘはａ，ｂ，ｅの加算、Ｙはｃ，ｄ，ｆの加算で表
すことができる。

【０００６】ここで、ａ，ｂ，ｃ，ｄ，ｅ，ｆはそれぞ
れ実数であるが、求められる入出力画像座標は整数値の
座標でなくてはならないため、実数座標から整数座標を
求めなければならない。たとえば、その一般的手法とし
て（２）式より求められた座標Ｘ，Ｙの値が実数の時、
Ｘ，Ｙの整数部をＸｒ，Ｙｒとすると、近傍の整数座標
４点は （Ｘｒ，Ｙｒ）， （Ｘｒ＋１，Ｙｒ）， （Ｘｒ，Ｙｒ＋１）， （Ｘｒ＋１，Ｙｒ＋１）　　　　　　　　　　　　　　
　　（３）となる。この４点の中から実数座標（Ｘ，Ｙ
）に最も近い整数座標を入出力画像座標とすればよい。 そのため、４点の座標を求め、（Ｘ，Ｙ）との距離をそ
れぞれ計算している。

【０００７】従来のアドレス発生部を構成する回路の一
般的な例を図３に示す。図示しないデータ処理部で計算
された、Ｘ，Ｙ座標の増分値がレジスタ３０１，３０２
に、Ｘ，Ｙ座標の初期値がレジスタ３０３，３０４，３
０５，３０６に格納される。制御部に制御されるＡＬＵ
３１３，３１４により、Ｘ，Ｙ座標がそれぞれカウント
アップされる。ＡＬＵ３１３，３１４によって求められ
たＸ，Ｙ座標は、バレルシフタ３０７，３０８において
シフトされ、画像メモリ上のアドレスのフォーマットに
合わせられる。ＡＬＵ３０９によりＸ，Ｙの座標は、組
み合わされて画像メモリ上のアドレスに変換され、出力
レジスタ３１２に格納される。

【０００８】このアドレス発生回路でアフィン変換を行
なうためには、データ処理部で計算したｅをレジスタ３
０４に、ｆを３０６に、ａを３０１に、ｃを３０２に格
納する。ｅ，ｆを初期値としてａ，ｃをそれぞれ足し込
んでいく。足し込む回数がｘ座標の最大値になったら、
データ処理部で計算したｂ＋ｅをレジスタ３０４に、ｄ
＋ｆを３０６に格納し、同様の動作を行なう。Ｘ，Ｙの
座標はバレルシフタ３０７，３０８とＡＬＵ３０９によ
り画像メモリ上のアドレスに変換され、出力レジスタ３
１２に格納される。格納された座標は実数座標であるの
で、これをデータ処理部へ渡し、データ処理部において
整数座標が求められる。

【０００９】このように、このアドレス発生回路では４
近傍の整数座標計算とその距離を求める計算を行なうこ
とができないため、データ処理部を用いることが多く、
アフィン変換のアドレスを求めるためには多大な時間が
必要となる。また、ＡＬＵ３１３，３１４、セレクタ３
１０，３１１、バレルシフタ３０７，３０８を並列に動
作させる必要があるので、プログラムが複雑になると共
に、プログラムメモリの容量が大きなものが必要である
。このため、他のアドレッシングモードに加え、アフィ
ン変換も行えるディジタル信号処理装置を、１つのＬＳ
Ｉで実現することは困難である。

【００１０】一方、画像信号処理ではアフィン変換以外
にも、２次元画面についてスキャンを行なうラスタスキ
ャンアドレッシングモード、２次元画面について３×３
画素や５×５画素のウィンド単位でラスタスキャンを行
なうウインドラスタスキャンモード、２次元画面上の任
意の点を中心点として近傍の４点または８点をアクセス
する近傍アクセスモード、２次元画面上の任意の点を間
接的にアクセスする２次元間接アドレッシングモード、
１次元配列について順次アクセスする１次元ラスタスキ
ャンモード、１次元配列について間接的にアクセスする
１次元間接アドレッシングモード、ＦＦＴ（高速フーリ
エ変換）用のアドレスを発生するＦＦＴアドレッシング
モードというディジタル画像信号処理に必要なアドレッ
シングなどが必要となる。これらのモードを別々にアド
レス発生部として持っていると回路規模が膨大となるの
で、これらを統合したアドレス発生部が考えられている
。図４は、このアドレス発生部を構成する回路のブロッ
ク図である。

【００１１】同図において、このアドレス発生回路は、
画像上のＸ方向の座標を示すアドレス（Ｘ方向の論理ア
ドレス）の発生を行なう部分と、画像上のＹ方向の座標
を示すアドレス（Ｙ方向の論理アドレス）の発生を行な
う部分とに大きく分けられる。

【００１２】Ｙ方向の論理アドレスの計算を行なう部分
は、レジスタ２０１，２０２，２１６〜２１９，２２０
、カウンタ２０４，２０５、加算器２０６、シフタ２０
７，２０８、及びセレクタ２１１〜２１５から構成され
いる。

【００１３】また、Ｘ方向の論理アドレスの計算を行な
う部分は、レジスタ２２１，２２２，２３６〜２３９，
２４０、カウンタ２２４，２２５、加算器２２６、シフ
タ２２８、セレクタ２３１〜２３５、及びビットリバー
ス回路２２７から構成されている。

【００１４】しかしながら、このアドレス発生回路では
、アフィン変換を行なうために必要なパラメータａ，ｂ
，ｃ，ｄ，ｅ，ｆを格納するレジスタが備えられていな
い。このアドレス発生回路でアフィン変換を行なうには
、回路の追加が必要である。

【００１５】

【発明が解決しようとする課題】以上のように、従来の
一般的なアドレス発生回路では、アフィン変換のアドレ
スを求めるために多大な時間が費やされたり、プログラ
ム記述が複雑になると言う欠点があった。また、図４で
示したあらゆるアドレッシングモードを行えるアドレス
発生回路では、アフィン変換を行うためには構成が不十
分であり、アフィン変換を行うことができなかった。

【００１６】そこで、この発明は、上記事情を考慮して
なされたもので、その目的とするところは、アフィン変
換を行うために必要な数値をレジスタに格納するだけで
、データ処理部を用いずにアフィン変換のアドレスを計
算させることにより、計算時間を短縮し、かつプログラ
ムを簡略化することができるアドレス発生回路を提供す
ることにある。

【００１７】［発明の構成］

【００１８】

【課題を解決するための手段】上記課題を解決するため
に、この発明は、ディジタル画像の座標変換であるアフ
ィン変換を行うために必要なパラメータを記憶する手段
と、前記記憶手段に記憶されたパラメータを用いてＸ，
Ｙ両方向の座標をそれぞれカウントして順次走査アドレ
ッシングを行なうカウント手段と、カウントされたＸ座
標からＸ方向の実数座標を算出するＸ座標算出手段と、
カウントされたＹ座標からＹ方向の実数座標を算出する
Ｙ座標算出手段と、算出されたＸ，Ｙ両方向の実数座標
に最も近い整数座標をそれぞれ検出する近傍座標検出手
段と、検出されたＸ，Ｙ両方向の整数座標から画像メモ
リ上のアドレスを発生する発生手段とから構成されてい
る。

【００１９】

【作用】以上の構成によってこの発明は、画像のＸ，Ｙ
両方向の最小値、最大値と、（２）式におけるアフィン
変換に必要な数値ａ，ｂ，ｃ，ｄ，ｅ，ｆとを、予め記
憶手段に記憶させる。カウント手段によってｘ座標を１
ずつ増加させ、ｘ座標が１ライン分終了する毎にｙ座標
を１ずつ増加させる、画面上の順次走査を行なう。カウ
ントされたある画像領域内の出力画像座標ｘ，ｙから、
Ｘ及びＹ座標算出手段において入力画像座標Ｘ，Ｙを算
出する。次に、近傍座標検出手段により、算出されたＸ
，Ｙの近傍の整数座標４点を求め、その中から（Ｘ，Ｙ
）に距離が一番近い整数座標を検出する。最後に、この
整数座標をアドレス発生手段で入力画像の座標として出
力する。

【００２０】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。 実施例１ 図１は、この発明のアドレス発生回路に係わる一実施例
の構成を示すブロック図である。同図において、このア
ドレス発生回路は、Ｘ方向の座標を発生する部分と、Ｙ
方向の座標を発生する部分と、Ｘ，Ｙ方向の座標を画像
メモリ上のアドレスに変換する部分とに大きく分けるこ
とができ、Ｘ，Ｙ方向の座標を発生する部分は共に同じ
構成となっている。

【００２１】Ｘ方向の座標を発生する部分は、レジスタ
１０１ａ，ｂ、１０２ａ，ｂ、１０３ａ，ｂ、カウンタ
１０４，１０５、ＡＬＵ１０８から構成され、Ｙ方向の
座標を発生する部分は、レジスタ１０１ｃ，ｄ、１０２
ｃ，ｄ、１０３ｃ，ｄ、カウンタ１０６，１０７、ＡＬ
Ｕ１０９から構成されている。また、画像メモリ上のア
ドレスに変換する部分は、近傍座標検出部１１０、シフ
タ１１１ａ，ｂ、及びＡＬＵ１１２から構成されている
。

【００２２】レジスタ１０１ａには出力画像のＸ方向の
最大座標と（２）式におけるａを乗算したものが、１０
１ｂにはＹ方向の最大座標とｂを乗算したものが、１０
２ａにはＸ方向の最小座標とａを乗算したものが代入さ
れる。また、レジスタ１０２ｂにはＹ方向の最小座標と
ｂを乗算したものにｅを加算した値が、１０３ａにはａ
が、１０３ｂにはｂが代入される。

【００２３】カウンタ１０４は１０２ａに代入された値
を初期値、１０３ａに代入されたａを増分値としてクロ
ックが入る毎にカウントしていく。カウンタ１０４の出
力が１０１ａに代入された値になり、次のクロックが入
るとカウンタ１０５を１回カウントアップすると同時に
カウンタ１０４は１０２ａの値にリセットされる。カウ
ンタ１０５は１０２ｂに代入された値を初期値、１０３
ｂに代入されたｂを増分値としてカウンタ１０４が最大
値になる毎にカウントアップしていく。ＡＬＵ１０８は
カウンタ１０４と１０５の出力を加算することにより、
実数座標Ｘの値を出力する。

【００２４】レジスタ１０１ｃには出力画像のＸ方向の
最大座標とｃを乗算したものが、１０１ｄにはＹ方向最
大座標とｄを乗算したものが、１０２ｃにはＸ方向の最
小座標とｃを乗算したものがそれぞれ代入される。レジ
スタ１０２ｄにはＹ方向の最小座標とｄを乗算したもの
にｆを加算した値が、１０３ｃにはｃが、１０３ｄには
ｄが代入され、Ｘ方向の座標を発生する部分と同様な動
作が行われる。

【００２５】ＡＬＵ１０８，１０９から出力された座標
は実数なので、近傍座標検出部１１０において近傍整数
座標４点が求められ、さらに４点の中から最短距離の座
標が検出される。検出された座標は、シフタ１１１ａ，
ｂとＡＬＵ１１２によって画像メモリ上のアドレスに変
換され、画像メモリに出力される。

【００２６】実施例２ 図２は、実施例２におけるアドレス発生回路のブロック
図である。このアドレス発生回路は、図４で示した従来
のアドレス発生回路にレジスタ２０３，２２０，２２３
，２４０と、近傍座標検出部２４６が追加された構成と
なっている。

【００２７】レジスタ２１７，２３７は、各方向のアド
レスの最小値が、レジスタ２１６，２３６は各方向のア
ドレスの最大値が初期設定されるレジスタであり、レジ
スタ２１９，２３９は、ウインドラスタスキャンモード
の局所領域の最大値が設定されるレジスタである。カウ
ンタ２０４，２２４は、各方向のアドレスをインクリメ
ントして走査を行なうカウンタであり、カウンタ２０５
，２２５は、局所領域について走査を行なうカウンタで
ある。レジスタ２０１，２０２，２２１，２２２は、外
部回路（図示せず）によって生成されたアドレスを保持
するものである。

【００２８】近傍アクセスデコーダ（以下、ＮＡＣとい
う）２０９，２２９は、画面上の任意に指定された中心
点からの近傍距離を生成するところである。このＮＡＣ
２０９，２２９は、外部クロック２９９が入力されるご
とに、値が可変するようになっている。シフタ２０７は
、レジスタ２０１もしくはカウンタ２０４の値をシフタ
量２９８だけビットシフトするところである。

【００２９】加算器２０６は、カウンタ２０４もしくは
レジスタ２０１の値と、カウンタ２０５もしくはＮＡＣ
２０９もしくはレジスタ２０２の値とをそれぞれ加算す
るものである。加算器２２６は、カウンタ２２４もしく
はレジスタ２２１の値と、カウンタ２２５もしくはレジ
スタ２２２もしくはＮＡＣ２２９に保持されている値と
をそれぞれ加算するものである。

【００３０】ビットリバース回路２２７は、カウンタ２
２５の出力値の下位ｎビットをビットリバースする機能
を有している。なお、ｎはカウンタ２０５の値によって
決定される。

【００３１】近傍座標検出部２４６は、図１で示した近
傍座標検出部１１０と同様の機能を有し、実数座標に最
も近い近傍整数座標を検出する役目を有している。シフ
タ２０８，２２８はそれぞれアドレスを所定のシフタ量
２９８だけビットシフトするものである。加算器２４７
は、以上の構成によって生成されたＸ方向の論理アドレ
スと、Ｙ方向の論理アドレスとを加算し、画像メモリ上
のアドレスとして出力するところである。

【００３２】次に、図２を用いてアフィン変換モードに
ついての動作を説明する。

【００３３】レジスタ２１７にはＸ座標の最小値と（２
）式におけるａを乗算したものにｅを加算した値を、レ
ジスタ２３７にはＸ座標の最小値とｃを乗算したものに
ｆを加算した値を設定する。レジスタ２１６にはａとＸ
座標の最大値を乗算したものを、レジスタ２３６にはｃ
とＸ座標の最大値を乗算したものを、レジスタ２１９に
はｂとＹ座標の最大値を乗算したものを、レジスタ２３
９にはｄとＹ座標の最大値を乗算したものをそれぞれ設
定する。また、レジスタ２１８にａを、レジスタ２３８
にｃを、レジスタ２２０にｂを、レジスタ２４０にｄを
設定する。さらに、レジスタ２０３には、Ｙ座標の最小
値とｂを乗算した値を、レジスタ２２３には、Ｙ座標の
最小値とｄを乗算した値を設定する。

【００３４】次に、クロック２９９によりカウンタ２０
４，２２４を動作させ、出力をレジスタ２１８，２３８
分だけ増加させる。カウンタ２０４，２２４がレジスタ
２１６，２３６の値を越えてレジスタ２１７，２３７の
値になったときにカウンタ２０５，２２５を動作させ、
出力をレジスタ２２０，２４０分だけ増加させる。カウ
ンタ２０４と２０５，２２４と２２５の値をそれぞれＡ
ＬＵ２０６，２２６において足し、近傍座標検出部２４
６へ出力する。出力された座標は実数なので、近傍座標
検出部２４６において近傍整数座標４点を求め、さらに
この中から最短距離の座標を検出する。検出した座標を
シフタ２０８，２２８とＡＬＵ２４７によって画像メモ
リ上のアドレスに変換し、画像メモリに出力する。

【００３５】このように、実施例２ではカウンタ、ＡＬ
Ｕ、シフタのようなＬＳＩ上で大きく面積を占めるよう
な部品の数は実施例１と同じであり、しかも画像信号処
理でよく用いられるアドレッシングモードをすべて行な
うことができる。

【００３６】

【発明の効果】以上のように、この発明のアドレス発生
回路は、アフィン変換を行うために必要なパラメータを
記憶するレジスタと、近傍整数座標を検出する近傍座標
検出部を備えている。これにより、データ処理部を用い
ることなく、アドレス発生部だけで高速にアフィン変換
を行なうことができる。さらに、動作が簡単になるので
プログラムが容易になる。

【図面の簡単な説明】

【図１】この発明のアドレス発生回路に係わる実施例１
のブロック図である。

【図２】この発明のアドレス発生回路に係わる実施例２
のブロック図である。

【図３】従来の一般的なアドレス発生回路のブロック図
である。

【図４】従来のすべてのアドレッシングモードを持つ発
生回路のブロック図である。

【符号の説明】

１０１ａ〜ｄ，１０２ａ〜ｄ，１０３ａ〜ｄ，２０３，
２１６〜２２０，２２３，２３６〜２４０　　レジスタ
１０４〜１０７，２０４，２０５，２２４，２２５　　
カウンタ １０８，１０９，１１２，２０６，２２６，２４７　　
ＡＬＵ １１０，２４６　　近傍座標検出部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ディジタル画像の座標変換であるアフ
   ィン変換を行うために必要なパラメータを記憶する手段
   と、前記記憶手段に記憶されたパラメータを用いてＸ，
   Ｙ両方向の座標をそれぞれカウントして順次走査アドレ
   ッシングを行なうカウント手段と、カウントされたＸ座
   標からＸ方向の実数座標を算出するＸ座標算出手段と、
   カウントされたＹ座標からＹ方向の実数座標を算出する
   Ｙ座標算出手段と、算出されたＸ，Ｙ両方向の実数座標
   に最も近い整数座標をそれぞれ検出する近傍座標検出手
   段と、検出されたＸ，Ｙ両方向の整数座標から画像メモ
   リ上のアドレスを発生する発生手段とを具備し、ディジ
   タル画像のアフィン変換を行うことを特徴とするアドレ
   ス発生回路。