JPH04284637A - 半導体集積回路実装装置およびこれを用いた半導体装置 - Google Patents
半導体集積回路実装装置およびこれを用いた半導体装置Info
- Publication number
- JPH04284637A JPH04284637A JP3048394A JP4839491A JPH04284637A JP H04284637 A JPH04284637 A JP H04284637A JP 3048394 A JP3048394 A JP 3048394A JP 4839491 A JP4839491 A JP 4839491A JP H04284637 A JPH04284637 A JP H04284637A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead
- leads
- circuit chip
- wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/466—Tape carriers or flat leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】〔発明の目的〕
【０００２】
【産業上の利用分野】本発明は、半導体集積回路実装装
置およびこれを用いた半導体装置に係り、特にフィルム
キャリアの構造に関する。
置およびこれを用いた半導体装置に係り、特にフィルム
キャリアの構造に関する。
【０００３】
【従来の技術】近年、半導体集積回路の分野では、集積
化が進められており、入出力信号や電源電圧を供給する
ためのパッド数は益々増大し、動作速度の迅速化は進む
一方である。
化が進められており、入出力信号や電源電圧を供給する
ためのパッド数は益々増大し、動作速度の迅速化は進む
一方である。
【０００４】このように高密度に集積化された半導体集
積回路の実装に際しては、パッド数の増大に伴い、パッ
ドピッチの縮小化がはかられている。しかし、従来のワ
イヤボンディング技術では、そのピッチは１００μｍ
が限界であり、またパッド数の増大に伴うワイヤボンデ
ィングに要する時間の増大も大きな問題となっている。 そこで、このような問題を解決するため、長尺状の可撓
性フィルム基板上に接続用の突起電極を備えた金属箔配
線を形成し、これと半導体集積回路チップのパッドとを
接続するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）技術が提唱され、開発が進められてい
る。
積回路の実装に際しては、パッド数の増大に伴い、パッ
ドピッチの縮小化がはかられている。しかし、従来のワ
イヤボンディング技術では、そのピッチは１００μｍ
が限界であり、またパッド数の増大に伴うワイヤボンデ
ィングに要する時間の増大も大きな問題となっている。 そこで、このような問題を解決するため、長尺状の可撓
性フィルム基板上に接続用の突起電極を備えた金属箔配
線を形成し、これと半導体集積回路チップのパッドとを
接続するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）技術が提唱され、開発が進められてい
る。
【０００５】この技術により、パッドピッチが６０μｍ
程度の半導体集積回路まで対応することが可能である
といわれている。
程度の半導体集積回路まで対応することが可能である
といわれている。
【０００６】図６乃至図８は従来例のフィルムキャリア
を示す図である。
を示す図である。
【０００７】このフィルムキャリアは、ポリイミド樹脂
やポリエステルなどの絶縁性の帯状材料からなり、両側
縁に送り孔２１の形成された基板２０表面に、リードを
形成してなるものである。この軸方向中央部にはチップ
を載置するための正方形の開口部２が形成されており、
この開口部２にの各辺に対向するように所定の間隔をお
いて細長い四角形の４つのアウターリード用の開口部７
がチップ載置用開口部２を囲むように形成されている。 そしてこれら４つの開口部７の間の細い架橋部２２が開
口部７の間のフィルム領域３を支持しており、配線は主
としてこの開口部間のフィルム領域３上に形成されるミ
ドルリードと呼ばれる中間リード５と、チップ載置用開
口部２に突出するインナーリード４と、開口部７上に架
けて形成されるアウターリード６とを具備しており、各
辺に沿って配列されている。そしてこの正方形の開口部
２の対角線上に位置する領域はリードの形成されていな
い広いマージン部となっている。しかしながら配線パタ
ーンはこのように規則正しい形をしているとは限らず、
例えばバイポーラＩＣなどにその例が多く見られるよう
にチップ上の電極パッドが不均等に配列されているとす
ると、それに応じて配線パターンは変形する場合もある
。
やポリエステルなどの絶縁性の帯状材料からなり、両側
縁に送り孔２１の形成された基板２０表面に、リードを
形成してなるものである。この軸方向中央部にはチップ
を載置するための正方形の開口部２が形成されており、
この開口部２にの各辺に対向するように所定の間隔をお
いて細長い四角形の４つのアウターリード用の開口部７
がチップ載置用開口部２を囲むように形成されている。 そしてこれら４つの開口部７の間の細い架橋部２２が開
口部７の間のフィルム領域３を支持しており、配線は主
としてこの開口部間のフィルム領域３上に形成されるミ
ドルリードと呼ばれる中間リード５と、チップ載置用開
口部２に突出するインナーリード４と、開口部７上に架
けて形成されるアウターリード６とを具備しており、各
辺に沿って配列されている。そしてこの正方形の開口部
２の対角線上に位置する領域はリードの形成されていな
い広いマージン部となっている。しかしながら配線パタ
ーンはこのように規則正しい形をしているとは限らず、
例えばバイポーラＩＣなどにその例が多く見られるよう
にチップ上の電極パッドが不均等に配列されているとす
ると、それに応じて配線パターンは変形する場合もある
。
【０００８】このようなフィルムキャリアは、図８に拡
大図を示すように、インナーリード配線ピッチＰｉ ，
インナーリードの幅Ｗｉ ，アウターリードの配線ピッ
チＰ０ ，配線幅Ｗ０ ，および開口部２の辺から中間
リードの配線の第１の折れ曲り点１１までの長さＬ０
，開口部２の辺から中間リードの配線の第２の折れ曲り
点１２から開口部７の辺までの長さＬｍ 、第２の折れ
曲がり点１２から開口部７の辺までの長さＬ１ ，そし
て各辺のリードの本数Ｎを指定することにより決まる。
大図を示すように、インナーリード配線ピッチＰｉ ，
インナーリードの幅Ｗｉ ，アウターリードの配線ピッ
チＰ０ ，配線幅Ｗ０ ，および開口部２の辺から中間
リードの配線の第１の折れ曲り点１１までの長さＬ０
，開口部２の辺から中間リードの配線の第２の折れ曲り
点１２から開口部７の辺までの長さＬｍ 、第２の折れ
曲がり点１２から開口部７の辺までの長さＬ１ ，そし
て各辺のリードの本数Ｎを指定することにより決まる。
【０００９】このような配線形状で多ピン化に対応する
ためには、インナーリード配線ピッチＰｉ ，インナー
リードの幅Ｗｉ ，アウターリードの配線ピッチＰ０
，配線幅Ｗ０ の縮小を行う必要がある。通常アウター
リードピッチは、インナーリードピッチよりも広く、イ
ンナーリードピッチは６０〜２００μｍ 、アウターリ
ードピッチは３００〜５００μｍ 程度のものが多い。 さらなる多ピン化をはかるためには、開口部２の１辺の
長さと、中間リードの長さＬｍ ＋Ｌ１ をさらに長く
することが必要となり、これは配線長さをより長くさせ
ることになる。
ためには、インナーリード配線ピッチＰｉ ，インナー
リードの幅Ｗｉ ，アウターリードの配線ピッチＰ０
，配線幅Ｗ０ の縮小を行う必要がある。通常アウター
リードピッチは、インナーリードピッチよりも広く、イ
ンナーリードピッチは６０〜２００μｍ 、アウターリ
ードピッチは３００〜５００μｍ 程度のものが多い。 さらなる多ピン化をはかるためには、開口部２の１辺の
長さと、中間リードの長さＬｍ ＋Ｌ１ をさらに長く
することが必要となり、これは配線長さをより長くさせ
ることになる。
【００１０】このように多ピン化をはかろうとすると配
線長さが長くなるが、これは電気的特性から考えると、
配線のインダクタンスの増加を引き起こすことになる。
線長さが長くなるが、これは電気的特性から考えると、
配線のインダクタンスの増加を引き起こすことになる。
【００１１】従って、動作速度がさらに速くなってくる
と、新たな問題が生じてくる。
と、新たな問題が生じてくる。
【００１２】例えば、ガリウム砒素（ＧａＡｓ）基板を
用いた電界効果トランジスタ（ＦＥＴ）を集積化して形
成され、１００ピコ秒程度のスイッチング速度で高速論
理動作をおこなうような半導体集積回路においては、ス
イッチングにより電源には高周波電流が流れることにな
る。 このため、多ピン化に対応するために長くなったリード
配線に高周波電流が流れることになり、リード配線のイ
ンダクタンスが大きいために、リードに十分な電流が流
れなくなる。従って集積回路に十分な電流を供給するこ
とができなくなり、集積回路の誤動作の原因となること
があった。
用いた電界効果トランジスタ（ＦＥＴ）を集積化して形
成され、１００ピコ秒程度のスイッチング速度で高速論
理動作をおこなうような半導体集積回路においては、ス
イッチングにより電源には高周波電流が流れることにな
る。 このため、多ピン化に対応するために長くなったリード
配線に高周波電流が流れることになり、リード配線のイ
ンダクタンスが大きいために、リードに十分な電流が流
れなくなる。従って集積回路に十分な電流を供給するこ
とができなくなり、集積回路の誤動作の原因となること
があった。
【００１３】例えば、インナーリード配線ピッチＰｉ
が０．２ｍｍ，インナーリードの幅Ｗｉが０．１ｍｍ，
アウターリードの配線ピッチＰ０ が０．４ｍｍ，配線
幅Ｗ０ が０．２ｍｍ、中間リードの配線幅Ｗｍ が０
．１５ｍｍの、Ｌｍ が４．２９ｍｍ，Ｌ１ が０．３
ｍｍである場合、リード配線群の一番橋にあるリード配
線の配線長さは約５．９ｍｍとなる。またリード群の真
ん中のリード配線の配線長さは約４．７ｍｍである。
が０．２ｍｍ，インナーリードの幅Ｗｉが０．１ｍｍ，
アウターリードの配線ピッチＰ０ が０．４ｍｍ，配線
幅Ｗ０ が０．２ｍｍ、中間リードの配線幅Ｗｍ が０
．１５ｍｍの、Ｌｍ が４．２９ｍｍ，Ｌ１ が０．３
ｍｍである場合、リード配線群の一番橋にあるリード配
線の配線長さは約５．９ｍｍとなる。またリード群の真
ん中のリード配線の配線長さは約４．７ｍｍである。
【００１４】一般にインダクタンスは次の式で与えられ
る。
る。
【００１５】
Ｌ＝μ０ （ｌ／２π）｛ｌｎ（２ｌ／（ａ＋ｂ）
＋１／２｝μ０ ＝４π・１０−７ ｌ：配線長さ ａ：配線膜厚 ｂ：配線幅 この各寸法を用いるとリード群の真ん中のインダクタン
スは約４．５ｎＨ、リード群の端の配線のインダクタン
スは約５．５ｎＨである。このときのリードの膜厚は３
５μｍ とした。
＋１／２｝μ０ ＝４π・１０−７ ｌ：配線長さ ａ：配線膜厚 ｂ：配線幅 この各寸法を用いるとリード群の真ん中のインダクタン
スは約４．５ｎＨ、リード群の端の配線のインダクタン
スは約５．５ｎＨである。このときのリードの膜厚は３
５μｍ とした。
【００１６】このようにリードの本数が増大するに従い
リード配線長さは、さらに長くなり、インダクタンスの
さらなる増大を招く。
リード配線長さは、さらに長くなり、インダクタンスの
さらなる増大を招く。
【００１７】従ってこのようなリードが集積回路の電源
端子に接続されると集積回路を高速動作させる際に高周
波の電源電流が流れにくくなり、リード数増大に伴うリ
ード長さの増大はさらにその傾向を助長することになる
。
端子に接続されると集積回路を高速動作させる際に高周
波の電源電流が流れにくくなり、リード数増大に伴うリ
ード長さの増大はさらにその傾向を助長することになる
。
【００１８】
【発明が解決しようとする課題】このように、フィルム
キャリア上に伝送線路を形成しかつ狭いパッドピッチに
対応しようとすると、特に集積回路の電源端子に接続さ
れるリードは集積回路を高速動作させる際に高周波の電
源電流が流れにくくなり、リード数増大に伴うリード長
さの増大はさらにその傾向を助長することになる。
キャリア上に伝送線路を形成しかつ狭いパッドピッチに
対応しようとすると、特に集積回路の電源端子に接続さ
れるリードは集積回路を高速動作させる際に高周波の電
源電流が流れにくくなり、リード数増大に伴うリード長
さの増大はさらにその傾向を助長することになる。
【００１９】本発明は前記実情に鑑みてなされたもので
、パッドピッチを小さくすることができ、高速動作特性
を有する半導体集積回路を実装することのできるフィル
ムキャリアを提供することを目的とする。
、パッドピッチを小さくすることができ、高速動作特性
を有する半導体集積回路を実装することのできるフィル
ムキャリアを提供することを目的とする。
【００２０】〔発明の構成〕
【００２１】
【課題を解決するための手段】本発明では、表面に信号
線路の形成された樹脂フィルムと、集積回路チップ載置
部に配設された孔に突出する舌片を備え、該信号線路パ
ターンの一端にそれぞれ接続される複数の内部リ−ドと
、該信号線路パターンの他端にそれぞれ接続され、外方
に突出する舌片からなる外部リ−ドとを備えた半導体集
積回路実装装置において、集積回路チップ載置部の角部
に、他のリードよりも広い幅を有し、前記孔に先端が突
出するように配設された幅広リードを配設するようにし
ている。また、本発明の第２では、集積回路チップの少
なくとも１つの電極パッドが、前記フィルムキャリアの
角部に、他のリードよりも広い幅を有するように配設さ
れた幅広リードに電気的に接続されるようにしている。
線路の形成された樹脂フィルムと、集積回路チップ載置
部に配設された孔に突出する舌片を備え、該信号線路パ
ターンの一端にそれぞれ接続される複数の内部リ−ドと
、該信号線路パターンの他端にそれぞれ接続され、外方
に突出する舌片からなる外部リ−ドとを備えた半導体集
積回路実装装置において、集積回路チップ載置部の角部
に、他のリードよりも広い幅を有し、前記孔に先端が突
出するように配設された幅広リードを配設するようにし
ている。また、本発明の第２では、集積回路チップの少
なくとも１つの電極パッドが、前記フィルムキャリアの
角部に、他のリードよりも広い幅を有するように配設さ
れた幅広リードに電気的に接続されるようにしている。
【００２２】望ましくはこの幅広リードは、電源用リー
ドまたは接地用リードとして用いられるようにしている
。
ドまたは接地用リードとして用いられるようにしている
。
【００２３】
【作用】上記構成によれば、電源用のリード線の幅をリ
ード群中のリード配線の幅に比べて十分に広い幅とする
ようにしているため、電源端子に接続されるリード配線
のインダクタンスを小さいものとすることができる。
ード群中のリード配線の幅に比べて十分に広い幅とする
ようにしているため、電源端子に接続されるリード配線
のインダクタンスを小さいものとすることができる。
【００２４】
【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００２５】実施例１
図１は、本発明実施例のフィルムキャリアを用いた集積
回路装置の一例を示す図、図２（ａ） および（ｂ）
は同装置の一部拡大図および一部拡大断面図である。
回路装置の一例を示す図、図２（ａ） および（ｂ）
は同装置の一部拡大図および一部拡大断面図である。
【００２６】このフィルムキャリアは、集積回路チップ
載置部としての開口部２の４隅に、他のリードよりも広
い幅を有し、開口部２に先端が突出するように配設され
た電源用の幅広リード８を配設するようにしたことを特
徴とするものである。この幅広リード８に２つのアウタ
ーリード１０と２つのインナーリード９とが形成されて
いる。この幅広リード８の幅は約２ｍｍ、長さ約５．５
ｍｍ，厚さ約３５μｍ であある。他の部分については
図６乃至図８に示した従来例のフィルムキャリアと同様
に形成される。図２（ｂ） に示すように、インナーリ
ード９はチップ１の電極パッド１３上に配設された突起
電極１２を介して電気的に接続される。
載置部としての開口部２の４隅に、他のリードよりも広
い幅を有し、開口部２に先端が突出するように配設され
た電源用の幅広リード８を配設するようにしたことを特
徴とするものである。この幅広リード８に２つのアウタ
ーリード１０と２つのインナーリード９とが形成されて
いる。この幅広リード８の幅は約２ｍｍ、長さ約５．５
ｍｍ，厚さ約３５μｍ であある。他の部分については
図６乃至図８に示した従来例のフィルムキャリアと同様
に形成される。図２（ｂ） に示すように、インナーリ
ード９はチップ１の電極パッド１３上に配設された突起
電極１２を介して電気的に接続される。
【００２７】この実装基板は、比誘電率３．２、厚さ（
Ｈ）７５μｍ のポリイミドフィルムからなる可撓性基
板２０の表面に、ほぼ正方形状の集積回路チップ載置用
の開口部２に突出し、集積回路チップ１上に配設された
パッド１３と直接電気的に接続されるように先端にバン
プを有した厚さ３５μｍ の舌片状の銅箔からなる内部
リード４と、この内部リード４のそれぞれに対応して該
ポリイミドフィルムの外方に伸長する厚さ３５μｍ の
舌片状の銅箔からなる外部リード６と、これら内部リー
ドと外部リードとをそれぞれ接続する薄膜パターンから
なる伝送線路部としての中間リード７とから構成されて
いる。
Ｈ）７５μｍ のポリイミドフィルムからなる可撓性基
板２０の表面に、ほぼ正方形状の集積回路チップ載置用
の開口部２に突出し、集積回路チップ１上に配設された
パッド１３と直接電気的に接続されるように先端にバン
プを有した厚さ３５μｍ の舌片状の銅箔からなる内部
リード４と、この内部リード４のそれぞれに対応して該
ポリイミドフィルムの外方に伸長する厚さ３５μｍ の
舌片状の銅箔からなる外部リード６と、これら内部リー
ドと外部リードとをそれぞれ接続する薄膜パターンから
なる伝送線路部としての中間リード７とから構成されて
いる。
【００２８】そして、この内部リード，外部リード，中
間リード７は、可撓性基板２０の表面に貼着された厚さ
（Ｍ）３５μｍ の圧延銅をフォトエッチングによって
パターニングして形成されたもので、銅箔の上層にＮｉ
−ＳｎもしくはＮｉ−Ａｕめっきを施して形成されたも
のである。
間リード７は、可撓性基板２０の表面に貼着された厚さ
（Ｍ）３５μｍ の圧延銅をフォトエッチングによって
パターニングして形成されたもので、銅箔の上層にＮｉ
−ＳｎもしくはＮｉ−Ａｕめっきを施して形成されたも
のである。
【００２９】また、各配線の寸法は、従来例と同様、イ
ンナーリード配線ピッチＰｉ が０．２ｍｍ，インナー
リードの幅Ｗｉ が０．１ｍｍ，アウターリードの配線
ピッチＰ０ が０．４ｍｍ，配線幅Ｗ０ が０．２ｍｍ
、中間リードの配線幅Ｗｍ が０．１５ｍｍの、Ｌｍ
が４．２９ｍｍ，Ｌ１ が０．３ｍｍ、リード配線数は
１４４である。
ンナーリード配線ピッチＰｉ が０．２ｍｍ，インナー
リードの幅Ｗｉ が０．１ｍｍ，アウターリードの配線
ピッチＰ０ が０．４ｍｍ，配線幅Ｗ０ が０．２ｍｍ
、中間リードの配線幅Ｗｍ が０．１５ｍｍの、Ｌｍ
が４．２９ｍｍ，Ｌ１ が０．３ｍｍ、リード配線数は
１４４である。
【００３０】そしてこの幅広リード８のインダクタンス
は約２．４ｎＨであり、リード群のリードのインダクタ
ンスの３．６〜５ｎＨに比べて十分に低いインダクタン
スを得ることができる。またこの幅広リード８の両端に
インナーリードおよびアウターリードの幅も十分に広く
また２本となっているためこの部分で発生するインダク
タンスを小さく形成することができる。
は約２．４ｎＨであり、リード群のリードのインダクタ
ンスの３．６〜５ｎＨに比べて十分に低いインダクタン
スを得ることができる。またこの幅広リード８の両端に
インナーリードおよびアウターリードの幅も十分に広く
また２本となっているためこの部分で発生するインダク
タンスを小さく形成することができる。
【００３１】なお、前記実施例では、フィルムキャリア
に集積回路チップ載置部としての開口部２を配設し、こ
の開口部に舌片が突出するようにしたものについて説明
したが、開口部を形成しない構造についても適用可能で
あることはいうまでもない。実施例２次に、本発明の第
２の実施例について説明する。
に集積回路チップ載置部としての開口部２を配設し、こ
の開口部に舌片が突出するようにしたものについて説明
したが、開口部を形成しない構造についても適用可能で
あることはいうまでもない。実施例２次に、本発明の第
２の実施例について説明する。
【００３２】この集積回路装置は、図３に示すように、
幅広リード８のインナーリード１９が対角線方向に形成
されていることを特徴とするもので、他の部分について
は実施例１とまったく同様に形成されている。この構造
では入出力信号用のリード配線を十分に広くとることが
でき、この部分のインダクタンスを小さくすることがで
きる。
幅広リード８のインナーリード１９が対角線方向に形成
されていることを特徴とするもので、他の部分について
は実施例１とまったく同様に形成されている。この構造
では入出力信号用のリード配線を十分に広くとることが
でき、この部分のインダクタンスを小さくすることがで
きる。
【００３３】実施例３
次に、本発明の第３の実施例について説明する。
【００３４】この集積回路装置は、図４に示すように、
幅広リード８のインナーリード２９の周縁が隣接リード
に沿って形成されていることを特徴とするもので、他の
部分については実施例１とまったく同様に形成されてい
る。この構造では入出力信号用のリード配線を十分に広
くとることができ集積回路チップの電極パッドをこれに
合わせて大きくとることができるため、この部分のイン
ダクタンスや接続抵抗を小さくすることができる。
幅広リード８のインナーリード２９の周縁が隣接リード
に沿って形成されていることを特徴とするもので、他の
部分については実施例１とまったく同様に形成されてい
る。この構造では入出力信号用のリード配線を十分に広
くとることができ集積回路チップの電極パッドをこれに
合わせて大きくとることができるため、この部分のイン
ダクタンスや接続抵抗を小さくすることができる。
【００３５】実施例４
次に、本発明の第４の実施例について説明する。
【００３６】この集積回路装置は、図５に示すように、
実施例２と同様幅広リード８のインナーリード１９を対
角線方向に形成するとともに、アウターリード３０をも
対角線方向に形成されていることを特徴とするもので、
他の部分については実施例１とまったく同様に形成され
ている。この構造では入出力信号用のリード配線を十分
に広くとることができ、この部分のインダクタンスを小
さくすることができるとともに外部接続の際してインダ
クタンスを小さくすることができる。
実施例２と同様幅広リード８のインナーリード１９を対
角線方向に形成するとともに、アウターリード３０をも
対角線方向に形成されていることを特徴とするもので、
他の部分については実施例１とまったく同様に形成され
ている。この構造では入出力信号用のリード配線を十分
に広くとることができ、この部分のインダクタンスを小
さくすることができるとともに外部接続の際してインダ
クタンスを小さくすることができる。
【００３７】なおこの例では、信号線のパターンは、薄
い銅箔を直接圧着したものを用いたが、スパッタリング
および電解めっきによって形成された銅薄膜をフォトリ
ソ法によりパターニングして形成したもの、樹脂フィル
ム表面に表面処理を行った後、接着剤を介して薄い銅箔
を固着したりして銅薄膜を形成した後パターニングした
りまた、薄い銅箔の表面にポリイミド樹脂等の絶縁性樹
脂を塗布しこれを硬化することによって銅薄膜を形成し
た後、同様にフォトリソ法によりパターニングするなど
の方法をとることも可能である。
い銅箔を直接圧着したものを用いたが、スパッタリング
および電解めっきによって形成された銅薄膜をフォトリ
ソ法によりパターニングして形成したもの、樹脂フィル
ム表面に表面処理を行った後、接着剤を介して薄い銅箔
を固着したりして銅薄膜を形成した後パターニングした
りまた、薄い銅箔の表面にポリイミド樹脂等の絶縁性樹
脂を塗布しこれを硬化することによって銅薄膜を形成し
た後、同様にフォトリソ法によりパターニングするなど
の方法をとることも可能である。
【００３８】なお、上記実施例で説明したそれぞれ伝送
回路の構造は、限定されることなく、相互にマイクロス
トリップ構造やコプレナ構造、グランド付きコプレナ構
造などにも適用可能であることはいうまでもない。
回路の構造は、限定されることなく、相互にマイクロス
トリップ構造やコプレナ構造、グランド付きコプレナ構
造などにも適用可能であることはいうまでもない。
【００３９】また、基板や、薄膜パターンについては実
施例に限定されるものではない。
施例に限定されるものではない。
【００４０】さらにまた、中間リードのみを幅広に形成
し、インナーリードおよびアウターリードについては他
のリード群と同様に形成しても良い。
し、インナーリードおよびアウターリードについては他
のリード群と同様に形成しても良い。
【００４１】
【発明の効果】以上説明してきたように、本発明によれ
ば、ＴＡＢ技術を用いたフィルムキャリアにおいて、内
部リードと外部リードを接続する伝送線路部を対角線部
で幅広に形成するようにしているため、多ピン化に際し
ても高速動作を行うことが可能となる。
ば、ＴＡＢ技術を用いたフィルムキャリアにおいて、内
部リードと外部リードを接続する伝送線路部を対角線部
で幅広に形成するようにしているため、多ピン化に際し
ても高速動作を行うことが可能となる。
【図１】本発明の第１の実施例のフィルムキャリアを用
いた半導体集積回路装置を示す図。
いた半導体集積回路装置を示す図。
【図２】本発明の第１の実施例のフィルムキャリアを用
いた半導体集積回路装置を示す部分拡大図。
いた半導体集積回路装置を示す部分拡大図。
【図３】本発明の第２の実施例のフィルムキャリアを用
いた半導体集積回路装置を示す部分拡大図。
いた半導体集積回路装置を示す部分拡大図。
【図４】本発明の第３の実施例のフィルムキャリアを用
いた半導体集積回路装置を示す部分拡大図。
いた半導体集積回路装置を示す部分拡大図。
【図５】本発明の第４の実施例のフィルムキャリアを用
いた半導体集積回路装置を示す部分拡大図。
いた半導体集積回路装置を示す部分拡大図。
【図６】従来例のフィルムキャリアを示す図。
【図７】従来例のフィルムキャリアを示す図。
【図８】従来例のフィルムキャリアを示す図。
１ 集積回路チップ
２ 集積回路チップ載置用開口部
３ フィルム領域
４ インナーリード
５ 中間リード
６ アウターリード
７ 開口部
８ 幅広リード
９ インナーリード
１０ アウターリード
１９ インナーリード
２９ インナーリード
３０ アウターリード
Claims (4)
- 【請求項１】 集積回路チップ載置部に配設された孔
に突出する舌片を備え、これらの舌片の先端が前記集積
回路チップ載置部の各辺に沿って配列された複数の内部
リ−ドと、これら複数の内部リ−ドのそれぞれに対応し
て外方に突出する舌片からなる外部リ−ドとを配設して
なる樹脂フィルムからなり、該舌片を集積回路チップの
ボンディングパッドに直接接続するように構成されたい
わゆるＴＡＢ技術を用いたフィルムキャリアからなる半
導体集積回路実装装置において、前記集積回路チップ載
置部の角部に、他のリードよりも広い幅を有し、前記孔
に先端が突出するように配設された幅広リードを具備し
たことを特徴とする半導体集積回路実装装置。 - 【請求項２】 前記幅広リードは、電源用リードまた
は接地用リードであることを特徴とする請求項（１）
に記載の半導体集積回路実装装置。 - 【請求項３】 集積回路チップ載置部の各辺に沿って
先端が配列されるリ−ドを配設した樹脂フィルムからな
り、前記リードの先端を集積回路チップのボンディング
パッドに直接接続するいわゆるＴＡＢ技術を用いたフィ
ルムキャリアと、集積回路チップ載置部上に接続された
集積回路チップとからなる半導体装置において、前記集
積回路チップの少なくとも１つの電極パッドが、前記フ
ィルムキャリアの角部に、他のリードよりも広い幅を有
するように配設された幅広リードに接続されるようにし
たことを特徴とする半導体装置。 - 【請求項４】 前記幅広リードは、電源用リードまた
は接地用リードであることを特徴とする請求項（３）
に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048394A JPH04284637A (ja) | 1991-03-13 | 1991-03-13 | 半導体集積回路実装装置およびこれを用いた半導体装置 |
| KR1019920003970A KR950008412B1 (ko) | 1991-03-13 | 1992-03-11 | 반도체 집적회로 실장장치 및 이를 이용한 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048394A JPH04284637A (ja) | 1991-03-13 | 1991-03-13 | 半導体集積回路実装装置およびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284637A true JPH04284637A (ja) | 1992-10-09 |
Family
ID=12802083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048394A Pending JPH04284637A (ja) | 1991-03-13 | 1991-03-13 | 半導体集積回路実装装置およびこれを用いた半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04284637A (ja) |
| KR (1) | KR950008412B1 (ja) |
-
1991
- 1991-03-13 JP JP3048394A patent/JPH04284637A/ja active Pending
-
1992
- 1992-03-11 KR KR1019920003970A patent/KR950008412B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950008412B1 (ko) | 1995-07-28 |
| KR920018905A (ko) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3536023B2 (ja) | Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置 | |
| US5343074A (en) | Semiconductor device having voltage distribution ring(s) and method for making the same | |
| US4991001A (en) | IC packing device with impedance adjusting insulative layer | |
| JP2988075B2 (ja) | 半導体装置 | |
| US5237201A (en) | TAB type semiconductor device and method of manufacturing the same | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| JPH04196555A (ja) | Ｔａｂパッケージ | |
| JPH04284637A (ja) | 半導体集積回路実装装置およびこれを用いた半導体装置 | |
| JP4939795B2 (ja) | 半導体パッケージと共に使用するための基板層及びその形成方法 | |
| JP2000223799A (ja) | 配線基板及びその製造方法 | |
| JP2971624B2 (ja) | 半導体集積回路装置およびこれを用いた半導体装置 | |
| JPS6225907Y2 (ja) | ||
| JP2507447B2 (ja) | 半導体集積回路装置 | |
| JPH0555305A (ja) | 半導体集積回路実装パツケージ | |
| JP2777664B2 (ja) | 電子部品搭載用基板 | |
| JPH04359464A (ja) | 半導体装置 | |
| JP2661280B2 (ja) | テープキャリヤの構造 | |
| JPH02306642A (ja) | 半導体集積回路実装装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JPH0828392B2 (ja) | 半導体集積回路装置 | |
| JP2755028B2 (ja) | グラウンド金属プレーン付きコプレナー型テープキャリアの製造方法 | |
| JPH07114217B2 (ja) | テープキャリア方式の半導体装置 | |
| JPH04352463A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH1131755A (ja) | 半導体パッケージ |