JPH04284757A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH04284757A JPH04284757A JP3269614A JP26961491A JPH04284757A JP H04284757 A JPH04284757 A JP H04284757A JP 3269614 A JP3269614 A JP 3269614A JP 26961491 A JP26961491 A JP 26961491A JP H04284757 A JPH04284757 A JP H04284757A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- response
- data input
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K12/00—Producing pulses by distorting or combining sinusoidal waveforms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、波形整形回路に関する
。
。
【０００２】
【従来の技術】論理信号の前および後のエッジの実質的
に瞬間的な立ち上がりおよび立ち下がり時と関連する高
周波ノイズ成分を除去しながら、論理入力信号に含まれ
るデータを歪めることなく直列データ・バスを駆動する
目的のため、多数の回路が開発されてきた。１つのこの
ような回路は、米国特許第４，５９３，２０６号に開示
され、予め定めたスロープを持つ対称的な立ち上がりお
よび立ち下がりエッジを提供する。しかし、この回路は
、予測される自動車の通信バスのノイズ低減、グラウン
ド・オフセットおよび伝播遅れの厳しい要件を満たすも
のではない。
に瞬間的な立ち上がりおよび立ち下がり時と関連する高
周波ノイズ成分を除去しながら、論理入力信号に含まれ
るデータを歪めることなく直列データ・バスを駆動する
目的のため、多数の回路が開発されてきた。１つのこの
ような回路は、米国特許第４，５９３，２０６号に開示
され、予め定めたスロープを持つ対称的な立ち上がりお
よび立ち下がりエッジを提供する。しかし、この回路は
、予測される自動車の通信バスのノイズ低減、グラウン
ド・オフセットおよび伝播遅れの厳しい要件を満たすも
のではない。
【０００３】
【発明の概要】上記のことを念頭において、本発明の目
的は、改善された波形整形回路の提供にある。本発明の
特質によれば、特許請求の範囲の請求項１に記載される
如きバス出力を生じるための波形整形回路が提供される
。
的は、改善された波形整形回路の提供にある。本発明の
特質によれば、特許請求の範囲の請求項１に記載される
如きバス出力を生じるための波形整形回路が提供される
。
【０００４】本発明は、ＡＭ放送帯域における比較的少
量のノイズしか生じない回路を提供することができる。 本発明はまた、入力がハイの状態になる時間からバスが
認識されたハイの状態に達する時間までの２０マイクロ
秒より小さな遅れで動作する波形整形回路を提供するこ
とができる。
量のノイズしか生じない回路を提供することができる。 本発明はまた、入力がハイの状態になる時間からバスが
認識されたハイの状態に達する時間までの２０マイクロ
秒より小さな遅れで動作する波形整形回路を提供するこ
とができる。
【０００５】本発明の別の特質によれば、特許請求の範
囲の請求項６に記載される如き指数的に増加しあるいは
減少する電流を生じるための電流ソースが提供される。 本発明の別の特質によれば、請求項８に記載される如き
バス・ドライバが提供される。本発明の別の特質によれ
ば、請求項９に記載される如き実質的にグラウンド・オ
フセットに感応しないバス出力電圧を生じる波形整形回
路が提供される。
囲の請求項６に記載される如き指数的に増加しあるいは
減少する電流を生じるための電流ソースが提供される。 本発明の別の特質によれば、請求項８に記載される如き
バス・ドライバが提供される。本発明の別の特質によれ
ば、請求項９に記載される如き実質的にグラウンド・オ
フセットに感応しないバス出力電圧を生じる波形整形回
路が提供される。
【０００６】本発明の一実施態様について、例示として
のみ添付図面に関して以下に説明する。
のみ添付図面に関して以下に説明する。
【０００７】
【実施例】図１において、ＤＡＴＡＩＮと示した論理レ
ベル駆動信号が１つの入力としてＮＭＯＳトランジスタ
１２のゲート電極を制御する排他的ＯＲゲート１０に加
えられる。ゲート１０に対する他の入力は、ＬＯＡＤで
示され、コンパレータ１４の出力から得られる。このコ
ンパレータ１４は、バス１６上の出力電圧がその所定の
最大値の半分に達する時に切換わる。この切換え点は、
電圧分割抵抗１８および２０により確立される。トラン
ジスタ１２は、９５マイクロアンペアの電流を生じる電
流ソース２２と直列に接続されてこれを制御する。５マ
イクロアンペアの電流を提供する電流ソース２４は、直
列接続されたトランジスタ１２およびソース２と並列に
接続されている。
ベル駆動信号が１つの入力としてＮＭＯＳトランジスタ
１２のゲート電極を制御する排他的ＯＲゲート１０に加
えられる。ゲート１０に対する他の入力は、ＬＯＡＤで
示され、コンパレータ１４の出力から得られる。このコ
ンパレータ１４は、バス１６上の出力電圧がその所定の
最大値の半分に達する時に切換わる。この切換え点は、
電圧分割抵抗１８および２０により確立される。トラン
ジスタ１２は、９５マイクロアンペアの電流を生じる電
流ソース２２と直列に接続されてこれを制御する。５マ
イクロアンペアの電流を提供する電流ソース２４は、直
列接続されたトランジスタ１２およびソース２と並列に
接続されている。
【０００８】指数電流ソース２６は、ソース２２および
２４を含む並列分岐と直列に接続され、このため、トラ
ンジスタ１２がオフとなる時５マイクロアンペアを受取
り、トランジスタ１２がオンである時は１００マイクロ
アンペアを受取る。指数電流ソース２６は、これもＤＡ
ＴＡＩＮ（データ入力）に応答する調整器／バス・ドラ
イバ・ブロック２８へ電流を供給する。このドライバ・
ブロック２８は、ソース２６からの電流をコンデンサ３
０を介して積分し、バス１６上に出力電圧波形を与える
。ＢＵＳで示される出力は、図２に示されるようにＤＡ
ＴＡＩＮ論理駆動信号の実質的に瞬時の立ち上がりおよ
び立ち下がりエッジに応答して、略々正弦波の前および
後のエッジを有する。
２４を含む並列分岐と直列に接続され、このため、トラ
ンジスタ１２がオフとなる時５マイクロアンペアを受取
り、トランジスタ１２がオンである時は１００マイクロ
アンペアを受取る。指数電流ソース２６は、これもＤＡ
ＴＡＩＮ（データ入力）に応答する調整器／バス・ドラ
イバ・ブロック２８へ電流を供給する。このドライバ・
ブロック２８は、ソース２６からの電流をコンデンサ３
０を介して積分し、バス１６上に出力電圧波形を与える
。ＢＵＳで示される出力は、図２に示されるようにＤＡ
ＴＡＩＮ論理駆動信号の実質的に瞬時の立ち上がりおよ
び立ち下がりエッジに応答して、略々正弦波の前および
後のエッジを有する。
【０００９】図２において、ＬＯＡＤ（ロード）がロー
である間ＤＡＴＡＩＮがハイに切換る時、ゲート１０の
出力はハイとなってトランジスタ１２をオンにする。こ
のため、指数電流ソース２６に対する入力は、５マイク
ロアンペアから１００マイクロアンペアへ切換えられ、
電流ソース２６の出力は指数的に立ち上がり始める。ソ
ース２６の電流は、コンデンサ３０により積分されて電
圧波形ＢＵＳの立ち上がりエッジを生じる（図２ｅ）。 ドライバ２８の出力が本例では３．５ボルトで示される
中間供給電圧に達すると、コンパレータ１４の出力はハ
イに切換わる。ゲート１０に対する両方の入力がハイに
なると、出力はローになってトランジスタ１２をオフに
する。ソース２６に対する入力は５マイクロアンペアに
落ち、ソース２６の出力は指数的に５マイクロアンペア
に向かって減少し始める。ソース２６の出力の積分は継
続するが速度は低下して、正弦波状に整形される電圧波
形をＢＵＳ上に生じる。同じ整形がＤＡＴＡＩＮの立ち
下がりエッジに生じて、正弦波状に整形された立ち下が
りエッジを生じる。これらの正弦波の立ち上がりおよび
立ち下がりエッジは比較的小さな量の高調波ノイズを生
じる。
である間ＤＡＴＡＩＮがハイに切換る時、ゲート１０の
出力はハイとなってトランジスタ１２をオンにする。こ
のため、指数電流ソース２６に対する入力は、５マイク
ロアンペアから１００マイクロアンペアへ切換えられ、
電流ソース２６の出力は指数的に立ち上がり始める。ソ
ース２６の電流は、コンデンサ３０により積分されて電
圧波形ＢＵＳの立ち上がりエッジを生じる（図２ｅ）。 ドライバ２８の出力が本例では３．５ボルトで示される
中間供給電圧に達すると、コンパレータ１４の出力はハ
イに切換わる。ゲート１０に対する両方の入力がハイに
なると、出力はローになってトランジスタ１２をオフに
する。ソース２６に対する入力は５マイクロアンペアに
落ち、ソース２６の出力は指数的に５マイクロアンペア
に向かって減少し始める。ソース２６の出力の積分は継
続するが速度は低下して、正弦波状に整形される電圧波
形をＢＵＳ上に生じる。同じ整形がＤＡＴＡＩＮの立ち
下がりエッジに生じて、正弦波状に整形された立ち下が
りエッジを生じる。これらの正弦波の立ち上がりおよび
立ち下がりエッジは比較的小さな量の高調波ノイズを生
じる。
【００１０】次に図３においては、指数電流ソース２６
は、図１の電流ソース２２および２４として機能するＮ
ＭＯＳトランジスタ２２および２４を含むように示され
る。ＰＭＯＳトランジスタ４２および４４は、電流ミラ
ーとして機能する。ＮＭＯＳトランジスタ１２は、先に
述べたようにスイッチとして働く。ダイオード・ストリ
ング３１は、トランジスタ４２およびグラウンド間に接
続されたダイオード接続ＮＰＮトランジスタ３２〜３８
を含む。
は、図１の電流ソース２２および２４として機能するＮ
ＭＯＳトランジスタ２２および２４を含むように示され
る。ＰＭＯＳトランジスタ４２および４４は、電流ミラ
ーとして機能する。ＮＭＯＳトランジスタ１２は、先に
述べたようにスイッチとして働く。ダイオード・ストリ
ング３１は、トランジスタ４２およびグラウンド間に接
続されたダイオード接続ＮＰＮトランジスタ３２〜３８
を含む。
【００１１】２段の演算増幅器４６は、ＮＰＮ入力トラ
ンジスタ４８、５０、ＰＭＯＳロード・トランジスタ５
６、５８および電流ソース５２を含む第１段を含む。第
２段は、ＰＭＯＳ駆動トランジスタ６６および電流ソー
ス・ロードトランジスタ６４を含む。積分コンデンサ６
０は、トランジスタ５０のコレクタとトランジスタ４８
のベース間に接続されている。
ンジスタ４８、５０、ＰＭＯＳロード・トランジスタ５
６、５８および電流ソース５２を含む第１段を含む。第
２段は、ＰＭＯＳ駆動トランジスタ６６および電流ソー
ス・ロードトランジスタ６４を含む。積分コンデンサ６
０は、トランジスタ５０のコレクタとトランジスタ４８
のベース間に接続されている。
【００１２】全体的に６７で示される線形／指数コンバ
ータは、トランジスタ６８と、ダイオード接続ＮＰＮト
ランジスタ７２〜７６を含むダイオード・ストリング７
０とを含む。トランジスタ６８は、そのベースにおける
線形に変化する電圧ＶＢをそのコレクタにおける指数的
に変化する電流へ変換する。ＰＭＯＳトランジスタ８０
、８２を含む電流ミラーはトランジスタ６８と接続され
ている。ＮＭＯＳトランジスタ８４を含むバイアス・ス
トリング基準は、ＰＭＯＳトランジスタ８２からの電流
を導体８６に接続されたバス・ドライバ２８における他
のＮＭＯＳトランジスタをバイアスするための基準電圧
へ変換する。電流ソース８８は、ダイオード接続ＮＭＯ
Ｓトランジスタ９０と接続され、電流ソース２２、２４
，５２および６４に対するバイアス電圧をセットアップ
する。
ータは、トランジスタ６８と、ダイオード接続ＮＰＮト
ランジスタ７２〜７６を含むダイオード・ストリング７
０とを含む。トランジスタ６８は、そのベースにおける
線形に変化する電圧ＶＢをそのコレクタにおける指数的
に変化する電流へ変換する。ＰＭＯＳトランジスタ８０
、８２を含む電流ミラーはトランジスタ６８と接続され
ている。ＮＭＯＳトランジスタ８４を含むバイアス・ス
トリング基準は、ＰＭＯＳトランジスタ８２からの電流
を導体８６に接続されたバス・ドライバ２８における他
のＮＭＯＳトランジスタをバイアスするための基準電圧
へ変換する。電流ソース８８は、ダイオード接続ＮＭＯ
Ｓトランジスタ９０と接続され、電流ソース２２、２４
，５２および６４に対するバイアス電圧をセットアップ
する。
【００１３】当業者には理解されるように、必要に応じ
て他のバイアス手段を設けられることは明らかであろう
。
て他のバイアス手段を設けられることは明らかであろう
。
【００１４】指数電流ソース２６は、図３の回路および
図４の波形に従って下記のように動作する。ＩＮＰＵＴ
がローである時、トランジスタ１２はオフになる。従っ
て、トランジスタ４４をソースとする電流は、本例では
５マイクロアンペアであるトランジスタ２４により吸収
される電流に制限される。トランジスタ４４における電
流は、トランジスタ４２で反射され、ダイオード・スト
リング３１に流れてノードＶＡに基準電圧を生じる。安
定状態では、ノードＶＡにおける電圧は、２段演算増幅
器４６によりノードＶＢに再び生成される。
図４の波形に従って下記のように動作する。ＩＮＰＵＴ
がローである時、トランジスタ１２はオフになる。従っ
て、トランジスタ４４をソースとする電流は、本例では
５マイクロアンペアであるトランジスタ２４により吸収
される電流に制限される。トランジスタ４４における電
流は、トランジスタ４２で反射され、ダイオード・スト
リング３１に流れてノードＶＡに基準電圧を生じる。安
定状態では、ノードＶＡにおける電圧は、２段演算増幅
器４６によりノードＶＢに再び生成される。
【００１５】ノードＶＢにおける電圧は、線形／指数コ
ンバータ６７により電流へ再び変換される。線形／指数
コンバータ６７からの電流はトランジスタ８２をソース
とし、これは更にトランジスタ８０において反射される
。トランジスタ８０からの電流は、トランジスタ８４に
よりＥＸＰＢＩＡＳで示されるバイアス基準電圧へ変換
されて、導体８６を介して調整器／バス・ドライバに与
えられる。
ンバータ６７により電流へ再び変換される。線形／指数
コンバータ６７からの電流はトランジスタ８２をソース
とし、これは更にトランジスタ８０において反射される
。トランジスタ８０からの電流は、トランジスタ８４に
よりＥＸＰＢＩＡＳで示されるバイアス基準電圧へ変換
されて、導体８６を介して調整器／バス・ドライバに与
えられる。
【００１６】ＩＮＰＵＴがハイになる（図４ａ）と、ト
ランジスタ１２はオンになり、トランジスタ４４をソー
スとする電流はトランジスタ２２および２４により吸収
される電流であり、合計１００マイクロアンペアとなる
。この電流は、トランジスタ４２によりダイオード・ス
トリング３１へ反射され、これはノードＮＡにおける電
圧をより高い値に即時変化させる（図４ｂおよび図４ｃ
）。増幅器４６は、ノードＶＢにおける電圧をノードＶ
Ａにおける電圧と一致するように変化する。しかし、ノ
ードＶＢにおける電圧の変化は、コンデンサ６０の放電
によって制御される。
ランジスタ１２はオンになり、トランジスタ４４をソー
スとする電流はトランジスタ２２および２４により吸収
される電流であり、合計１００マイクロアンペアとなる
。この電流は、トランジスタ４２によりダイオード・ス
トリング３１へ反射され、これはノードＮＡにおける電
圧をより高い値に即時変化させる（図４ｂおよび図４ｃ
）。増幅器４６は、ノードＶＢにおける電圧をノードＶ
Ａにおける電圧と一致するように変化する。しかし、ノ
ードＶＢにおける電圧の変化は、コンデンサ６０の放電
によって制御される。
【００１７】ノード電圧ＶＢがノード電圧ＶＡより低い
ため、トランジスタ５０はトランジスタ５２により吸収
される全ての電流を導通する。トランジスタ５０からの
電流は、コンデンサ６０を放電させるため使用される。 この放電の早さは、コンデンサ６０の大きさおよび電流
ソース・トランジスタ５２の大きさによって制御される
。この線形に放電するコンデンサは、ノードＶＢに線形
に増加する電圧を生じる（図４ｄ）。ノードＶＢにおけ
る線形に増加する電圧は、線形／指数コンバータ６７に
与えられる時、指数的に増加する電流を生じる（図４ｅ
）。
ため、トランジスタ５０はトランジスタ５２により吸収
される全ての電流を導通する。トランジスタ５０からの
電流は、コンデンサ６０を放電させるため使用される。 この放電の早さは、コンデンサ６０の大きさおよび電流
ソース・トランジスタ５２の大きさによって制御される
。この線形に放電するコンデンサは、ノードＶＢに線形
に増加する電圧を生じる（図４ｄ）。ノードＶＢにおけ
る線形に増加する電圧は、線形／指数コンバータ６７に
与えられる時、指数的に増加する電流を生じる（図４ｅ
）。
【００１８】線形／指数コンバータ６７は、下記のよう
に動作する。ノードＶＢにおける電圧は、Ｉ＝Ｉｓ＊ｅ
ｘｐＶＢ／４＊Ｖｔにより与えられるトランジスタ６８
に電流を誘起する。但し、Ｉはトランジスタ６８におけ
る電流であり、Ｉｓは与えられたプロセスに対する定数
であるトランジスタ６８の飽和電流であり、ＶＢはノー
ド電圧ＶＢであり、Ｖｔは与えられた温度における定数
である熱電圧である。この電流は、トランジスタ６８の
コレクタをソースとする。ノードＶＢにおける線形に増
加する電圧は、トランジスタ６８のコレクタに指数的に
増加する電流を生じる。トランジスタ６８のコレクタか
らの電流は、電流ミラー７８によりトランジスタ８４に
反射されて、バイアス基準電圧ＥＸＰＢＩＡＳを生じる
。
に動作する。ノードＶＢにおける電圧は、Ｉ＝Ｉｓ＊ｅ
ｘｐＶＢ／４＊Ｖｔにより与えられるトランジスタ６８
に電流を誘起する。但し、Ｉはトランジスタ６８におけ
る電流であり、Ｉｓは与えられたプロセスに対する定数
であるトランジスタ６８の飽和電流であり、ＶＢはノー
ド電圧ＶＢであり、Ｖｔは与えられた温度における定数
である熱電圧である。この電流は、トランジスタ６８の
コレクタをソースとする。ノードＶＢにおける線形に増
加する電圧は、トランジスタ６８のコレクタに指数的に
増加する電流を生じる。トランジスタ６８のコレクタか
らの電流は、電流ミラー７８によりトランジスタ８４に
反射されて、バイアス基準電圧ＥＸＰＢＩＡＳを生じる
。
【００１９】ＩＮＰＵＴがローになると、トランジスタ
１２はオフになり、トランジスタ４４をソースとする電
流は、ノードＶＡにおける電圧を即時により低い値に変
化させるダイオード・ストリングに対して反射される。 増幅器４６は、ノードＶＢにおける電圧をノードＶＡに
おける電圧と一致するように変化させようとする。しか
し、ノードＶＢにおける電圧は、コンデンサ６０を充電
することにより制御される。
１２はオフになり、トランジスタ４４をソースとする電
流は、ノードＶＡにおける電圧を即時により低い値に変
化させるダイオード・ストリングに対して反射される。 増幅器４６は、ノードＶＢにおける電圧をノードＶＡに
おける電圧と一致するように変化させようとする。しか
し、ノードＶＢにおける電圧は、コンデンサ６０を充電
することにより制御される。
【００２０】ノード電圧ＶＢがノード電圧ＶＡよりも高
いため、トランジスタ４８は、トランジスタ５２により
吸収される全ての電流を通す。トランジスタ４８からの
電流は、ロード・トランジスタ５６をソースとする。ロ
ード・トランジスタ５８をソースとする電流は、ロード
・トランジスタ５６において反射される。ロード・トラ
ンジスタ５６からの電流は、コンデンサ６０を充電する
ため使用される。この充電の早さは、コンデンサ６０の
大きさおよび電流ソース・トランジスタ５２の大きさに
よって制御される。このような線形に変化するコンデン
サは、ノードＶＢにおける線形に減少する電圧を生じる
。ノードＶＢにおけるこの線形に減少する電圧は、線形
／指数コンバータ６７に対して与えられる時、トランジ
スタ６８のコレクタに指数的に減少する電流を生じる。
いため、トランジスタ４８は、トランジスタ５２により
吸収される全ての電流を通す。トランジスタ４８からの
電流は、ロード・トランジスタ５６をソースとする。ロ
ード・トランジスタ５８をソースとする電流は、ロード
・トランジスタ５６において反射される。ロード・トラ
ンジスタ５６からの電流は、コンデンサ６０を充電する
ため使用される。この充電の早さは、コンデンサ６０の
大きさおよび電流ソース・トランジスタ５２の大きさに
よって制御される。このような線形に変化するコンデン
サは、ノードＶＢにおける線形に減少する電圧を生じる
。ノードＶＢにおけるこの線形に減少する電圧は、線形
／指数コンバータ６７に対して与えられる時、トランジ
スタ６８のコレクタに指数的に減少する電流を生じる。
【００２１】トランジスタ６８のコレクタからの電流は
、電流ミラーによりトランジスタ８４に対して反射され
て導体８６に加えられるバイアス基準電圧ＥＸＰＢＩＡ
Ｓを生じる。
、電流ミラーによりトランジスタ８４に対して反射され
て導体８６に加えられるバイアス基準電圧ＥＸＰＢＩＡ
Ｓを生じる。
【００２２】次に図５には、調整器バス・ドライバ２８
の概略図が示される。この調整器バス・ドライバは、Ｂ
ＡＴＴＥＲＹ（バッテリ）で示される供給線１００とグ
ラウンドとの間に接続され、導体８６を介して指数電流
ソース２６におり制御されるＮＭＯＳトランジスタ電流
ソース１０３と接続される全体的に１０２で示される２
段差動増幅器１０２を含む第１のサブセクションを含む
。この増幅器１０２は、ＮＭＯＳ入力トランジスタ１０
４、１０６と、ＰＭＯＳロード・トランジスタ１０８、
１１０を含む第１段を含む。第２段は、第２段の出力と
ノード１１２において接続され、ＰＭＯＳ駆動トランジ
スタ１１４と調整された電圧で均衡された状態に増幅器
１０２を保持する電流ソース・ロード・トランジスタ１
１６とを含む。
の概略図が示される。この調整器バス・ドライバは、Ｂ
ＡＴＴＥＲＹ（バッテリ）で示される供給線１００とグ
ラウンドとの間に接続され、導体８６を介して指数電流
ソース２６におり制御されるＮＭＯＳトランジスタ電流
ソース１０３と接続される全体的に１０２で示される２
段差動増幅器１０２を含む第１のサブセクションを含む
。この増幅器１０２は、ＮＭＯＳ入力トランジスタ１０
４、１０６と、ＰＭＯＳロード・トランジスタ１０８、
１１０を含む第１段を含む。第２段は、第２段の出力と
ノード１１２において接続され、ＰＭＯＳ駆動トランジ
スタ１１４と調整された電圧で均衡された状態に増幅器
１０２を保持する電流ソース・ロード・トランジスタ１
１６とを含む。
【００２３】電流ソース１１８およびＰＭＯＳトランジ
スタ１２０は、ＢＡＴＴＥＲＹとノード１２２間に接続
され、ターン・オフが不要な電圧スパイクなしに円滑に
生じることを保証する。トランジスタ１２０のゲートは
、入力信号ＤＡＴＡＩＮと接続されてこれにより制御さ
れる。
スタ１２０は、ＢＡＴＴＥＲＹとノード１２２間に接続
され、ターン・オフが不要な電圧スパイクなしに円滑に
生じることを保証する。トランジスタ１２０のゲートは
、入力信号ＤＡＴＡＩＮと接続されてこれにより制御さ
れる。
【００２４】ＤＡＴＡＩＮはまた、インバータ１２４を
介してＰＭＯＳトランジスタ１２６とも接続される。Ｎ
ＰＮトランジスタ１３０、ＰＭＯＳトランジスタ１３２
および電流ソース１３４を含む電圧ソース１２８は、以
下において更に詳細に説明するように、ＤＡＴＡＩＮが
ハイになる時トランジスタ１２６により短絡される。
介してＰＭＯＳトランジスタ１２６とも接続される。Ｎ
ＰＮトランジスタ１３０、ＰＭＯＳトランジスタ１３２
および電流ソース１３４を含む電圧ソース１２８は、以
下において更に詳細に説明するように、ＤＡＴＡＩＮが
ハイになる時トランジスタ１２６により短絡される。
【００２５】フィードバック電圧は、ノード１４２から
、トランジスタ１３６のエミッタと接続された抵抗１３
８、１４０の接合点からのノード１２２における増幅器
１０２の入力へ加えられる。積分コンデンサ３０は、ノ
ード１４２と１４４間に接続されている。ＮＰＮトラン
ジスタ１４６および抵抗１４８を含むエミッタ・フォロ
ワ出力段もまた、接合点１４２に接続される。グラウン
ド保護の喪失は、ゲートがグラウンドと接続されたＰＭ
ＯＳトランジスタ１５０により行われる。
、トランジスタ１３６のエミッタと接続された抵抗１３
８、１４０の接合点からのノード１２２における増幅器
１０２の入力へ加えられる。積分コンデンサ３０は、ノ
ード１４２と１４４間に接続されている。ＮＰＮトラン
ジスタ１４６および抵抗１４８を含むエミッタ・フォロ
ワ出力段もまた、接合点１４２に接続される。グラウン
ド保護の喪失は、ゲートがグラウンドと接続されたＰＭ
ＯＳトランジスタ１５０により行われる。
【００２６】ノードＢＵＳとノードＢＵＳ ＧＲＯＵ
ＮＤ間に接続された抵抗１５２およびコンデンサ１５４
は、通信バスにより調整器バス・ドライバ２８に与えら
れるロードを表わす。ＢＵＳ ＧＲＯＵＮＤの電圧レ
ベルは、調整器バス・ドライバ２８に対するグラウンド
基準とは＋／−２ボルト異なり、依然としてバス上の正
確な通信を可能にする。このグラウンド・オフセットの
不変性は、ソース２６からの指数電流がコンデンサ３０
により電圧に変換されてノードＢＵＳに対して加えられ
る故に存在する。コンデンサ３０により確立される電流
／電圧変換が電圧変化の早さを制御するのみで初期電圧
の値には感応しないため、電圧の整形はＢＵＳ ＧＲ
ＯＵＮＤにおける初期電圧の如何に拘わらず生じ得る。
ＮＤ間に接続された抵抗１５２およびコンデンサ１５４
は、通信バスにより調整器バス・ドライバ２８に与えら
れるロードを表わす。ＢＵＳ ＧＲＯＵＮＤの電圧レ
ベルは、調整器バス・ドライバ２８に対するグラウンド
基準とは＋／−２ボルト異なり、依然としてバス上の正
確な通信を可能にする。このグラウンド・オフセットの
不変性は、ソース２６からの指数電流がコンデンサ３０
により電圧に変換されてノードＢＵＳに対して加えられ
る故に存在する。コンデンサ３０により確立される電流
／電圧変換が電圧変化の早さを制御するのみで初期電圧
の値には感応しないため、電圧の整形はＢＵＳ ＧＲ
ＯＵＮＤにおける初期電圧の如何に拘わらず生じ得る。
【００２７】調整器バス・ドライバ２８は、図５の回路
および図６の波形に関して下記のように動作する。ＤＡ
ＴＡＩＮが高いレベルに変化する時（図６ａ）、トラン
ジスタ１２０はオフとなり、電流ソース１１８はもはや
電流をノード１２２へ供給しない。これは、ドライバ１
３８および１４０により定義される如く、ノード１２２
における電圧（図６ｂ）を１０ボルトからノードＢＵＳ
における電圧の７分の５に降下させる。ＤＡＴＡＩＮが
低いレベルから変化したばかりであるため、ノードＢＵ
Ｓはグラウンドとなり、従って、ノード１２２における
電圧は１０ボルトから０ボルトへ降下することになる。 ノード１２２における電圧は０ボルトであるため、トラ
ンジスタ１０４はオフとなり、電流ソース１０３からの
電流はトランジスタ１０６を介して流れる（図６ｃおよ
び図６ｄ）。トランジスタ１０４からの電流はトランジ
スタ１０８を介して引込まれ、これがトランジスタ１１
０のゲートにおける電圧を確立し、このトランジスタが
更にトランジスタ１１０から出てくる電流量を決定する
。このため、トランジスタ１１０に流れる電流は、トラ
ンジスタ１０４の電流に等しく、またこの時ゼロである
。
および図６の波形に関して下記のように動作する。ＤＡ
ＴＡＩＮが高いレベルに変化する時（図６ａ）、トラン
ジスタ１２０はオフとなり、電流ソース１１８はもはや
電流をノード１２２へ供給しない。これは、ドライバ１
３８および１４０により定義される如く、ノード１２２
における電圧（図６ｂ）を１０ボルトからノードＢＵＳ
における電圧の７分の５に降下させる。ＤＡＴＡＩＮが
低いレベルから変化したばかりであるため、ノードＢＵ
Ｓはグラウンドとなり、従って、ノード１２２における
電圧は１０ボルトから０ボルトへ降下することになる。 ノード１２２における電圧は０ボルトであるため、トラ
ンジスタ１０４はオフとなり、電流ソース１０３からの
電流はトランジスタ１０６を介して流れる（図６ｃおよ
び図６ｄ）。トランジスタ１０４からの電流はトランジ
スタ１０８を介して引込まれ、これがトランジスタ１１
０のゲートにおける電圧を確立し、このトランジスタが
更にトランジスタ１１０から出てくる電流量を決定する
。このため、トランジスタ１１０に流れる電流は、トラ
ンジスタ１０４の電流に等しく、またこの時ゼロである
。
【００２８】ＤＡＴＡＩＮがハイになると、トランジス
タ１２６のゲートはローとなり、このトランジスタは導
通して経路をトランジスタ１３０、１３２を経由するよ
うに分路する。トランジスタ１１０からは電流が流れな
いため、電流ソース１０３からの全ての電流は、図６ｆ
に示されるように、トランジスタ１１４および１５０、
コンデンサ３０、トランジスタ１２６およびトランジス
タ１０６を流れて、コンデンサ３０の両端の電圧を増加
させる。
タ１２６のゲートはローとなり、このトランジスタは導
通して経路をトランジスタ１３０、１３２を経由するよ
うに分路する。トランジスタ１１０からは電流が流れな
いため、電流ソース１０３からの全ての電流は、図６ｆ
に示されるように、トランジスタ１１４および１５０、
コンデンサ３０、トランジスタ１２６およびトランジス
タ１０６を流れて、コンデンサ３０の両端の電圧を増加
させる。
【００２９】ノード１１２は高利得のノードであるため
、ノード１１２における電圧の小さな変化が、ノード１
４２に対する電流の大きな増加を生じ、ノード１４２は
ノードＢＵＳに対する高い電流利得を有する。コンデン
サ３０に跨がる電圧が変化すると、ノード１４２に電圧
の変化が生じ、またエミッタ・フォロワ構成の故に、図
６ｇに示されるように、ノードＢＵＳにも生じる。ノー
ドＢＵＳにおける電圧の変化の比（ｄＶ／ｄｔ）は、電
流ソース１０３ノコンデンサ３０に対する比率によって
決定される。
、ノード１１２における電圧の小さな変化が、ノード１
４２に対する電流の大きな増加を生じ、ノード１４２は
ノードＢＵＳに対する高い電流利得を有する。コンデン
サ３０に跨がる電圧が変化すると、ノード１４２に電圧
の変化が生じ、またエミッタ・フォロワ構成の故に、図
６ｇに示されるように、ノードＢＵＳにも生じる。ノー
ドＢＵＳにおける電圧の変化の比（ｄＶ／ｄｔ）は、電
流ソース１０３ノコンデンサ３０に対する比率によって
決定される。
【００３０】ノードＢＵＳにおける電圧は、これが７ボ
ルトの値に達するまで図６ｇに示されるように増加し続
ける。ノードＢＵＳにおける電圧が７ボルトに達すると
、ノード１２２における電圧は５ボルトに達し、これは
ノードＲＥＦにおける電圧の値と等しい。このような条
件下では、入力トランジスタ１０４および１０６は均衡
状態におかれ、回路２８は電圧調整器として働き、ノー
ドＢＵＳにおける電圧を７ボルトの一定値に保持する。 このため、コンデンサ３０は、立ち上がりおよび立ち下
がりエッジの積分および調整された電圧の安定化の両機
能を実施する。
ルトの値に達するまで図６ｇに示されるように増加し続
ける。ノードＢＵＳにおける電圧が７ボルトに達すると
、ノード１２２における電圧は５ボルトに達し、これは
ノードＲＥＦにおける電圧の値と等しい。このような条
件下では、入力トランジスタ１０４および１０６は均衡
状態におかれ、回路２８は電圧調整器として働き、ノー
ドＢＵＳにおける電圧を７ボルトの一定値に保持する。 このため、コンデンサ３０は、立ち上がりおよび立ち下
がりエッジの積分および調整された電圧の安定化の両機
能を実施する。
【００３１】ＤＡＴＡＩＮが低いレベルに変化すると、
トランジスタ１２０はオンとなり電流ソース１１８をし
て１０ボルトの電圧を生じるノード１２２に電流を流さ
せる。ノード１２２におけるこの高い電圧値は、トラン
ジスタ１０４に電流ソース１０３からの全ての電流を通
電させる（図６ｅ）。ＤＡＴＡＩＮがローであると、ト
ランジスタ１２６はオフとなり、これにより電流をトラ
ンジスタ１３０および１３２に流す。
トランジスタ１２０はオンとなり電流ソース１１８をし
て１０ボルトの電圧を生じるノード１２２に電流を流さ
せる。ノード１２２におけるこの高い電圧値は、トラン
ジスタ１０４に電流ソース１０３からの全ての電流を通
電させる（図６ｅ）。ＤＡＴＡＩＮがローであると、ト
ランジスタ１２６はオフとなり、これにより電流をトラ
ンジスタ１３０および１３２に流す。
【００３２】トランジスタ１０４からの電流は、トラン
ジスタ１０８によりトランジスタ１１０において反射さ
れる。トランジスタ１０６は、ノード１２２における電
圧がノードＲＥＦにおける電圧よりはるかに高いため、
電流を導通しない。トランジスタ１０６には電流がない
ため、電流ソース１０３からの電流はトランジスタ１１
０をソースとする。このように、電流はトランジスタ１
１０からトランジスタ１３０、１３２を経てコンデンサ
３０にソースされる（図６ｆ）。このため、ノードＢＵ
Ｓにおける電圧はコンデンサ３０に対する電流ソース１
０３の比率により定まる早さで減少させられる。
ジスタ１０８によりトランジスタ１１０において反射さ
れる。トランジスタ１０６は、ノード１２２における電
圧がノードＲＥＦにおける電圧よりはるかに高いため、
電流を導通しない。トランジスタ１０６には電流がない
ため、電流ソース１０３からの電流はトランジスタ１１
０をソースとする。このように、電流はトランジスタ１
１０からトランジスタ１３０、１３２を経てコンデンサ
３０にソースされる（図６ｆ）。このため、ノードＢＵ
Ｓにおける電圧はコンデンサ３０に対する電流ソース１
０３の比率により定まる早さで減少させられる。
【００３３】先に述べたように、出力トランジスタ１４
６のターン・オンの遅れは、ＤＡＴＡＩＮがローの状態
になる時積分コンデンサ３０と直列に電圧ソース１２８
を置き、ＤＡＴＡＩＮがハイの状態になる時はこの電圧
ソースを短絡させることにより最小限に抑えられる。電
圧ソース１２８の値は、電流ソース１３４からダイオー
ド接続トランジスタ１３０、１３２を経て電流をプルす
ることによって生成される。電圧ソース１２８の値は、
出力トランジスタ１４６のターン・オンに必要な電圧と
等しい。この出力は、トランジスタ１４６のベースがＢ
ＵＳより高いＶＢＥである時オンになることができ、ト
ランジスタ１１４のゲートはＢＡＴＴＥＲＹより低い閾
値電圧（ＶＴＨ）である。ＤＡＴＡＩＮがローである間
、トランジスタ１２６はオフとなり、コンデンサ３０の
両端における電圧は、ノード１１２における電圧からノ
ード１４２における電圧および電圧ソース１２８の両端
における電圧を差し引いたものに等しい。ノード１１２
における電圧は、供給電圧ＢＡＴＴＥＲＹと等しく、ノ
ード１４２における電圧はＢＵＳと等しく、電圧ソース
１２８の両端の電圧はＶＢＥにＶＴＨを加えたものに等
しい。
６のターン・オンの遅れは、ＤＡＴＡＩＮがローの状態
になる時積分コンデンサ３０と直列に電圧ソース１２８
を置き、ＤＡＴＡＩＮがハイの状態になる時はこの電圧
ソースを短絡させることにより最小限に抑えられる。電
圧ソース１２８の値は、電流ソース１３４からダイオー
ド接続トランジスタ１３０、１３２を経て電流をプルす
ることによって生成される。電圧ソース１２８の値は、
出力トランジスタ１４６のターン・オンに必要な電圧と
等しい。この出力は、トランジスタ１４６のベースがＢ
ＵＳより高いＶＢＥである時オンになることができ、ト
ランジスタ１１４のゲートはＢＡＴＴＥＲＹより低い閾
値電圧（ＶＴＨ）である。ＤＡＴＡＩＮがローである間
、トランジスタ１２６はオフとなり、コンデンサ３０の
両端における電圧は、ノード１１２における電圧からノ
ード１４２における電圧および電圧ソース１２８の両端
における電圧を差し引いたものに等しい。ノード１１２
における電圧は、供給電圧ＢＡＴＴＥＲＹと等しく、ノ
ード１４２における電圧はＢＵＳと等しく、電圧ソース
１２８の両端の電圧はＶＢＥにＶＴＨを加えたものに等
しい。
【００３４】ＤＡＴＡＩＮがハイになると、トランジス
タ１２６はオンとなり、電圧ソース１２８は短絡遮断さ
れる。コンデンサ３０の両端の電圧は瞬時に変化し得ず
、従ってノード１１２とノード１４２間の電圧はＢＡＴ
ＴＥＲＹからＢＵＳおよびＶＢＥおよびＶＴＨを差し引
いたものに等しい。これは、ノード１１２における電圧
をＢＡＴＴＥＲＹからＶＴＨを差し引いたものに等しく
し、ノード１４２における電圧はＢＵＳにＶＢＥを加え
たものに等しくする。ノード１１２における電圧は、ト
ランジスタ１１４をオンにさせる。このため、ノードＢ
ＵＳにおける電圧は最小限の遅れで変化し始めることを
許容する。
タ１２６はオンとなり、電圧ソース１２８は短絡遮断さ
れる。コンデンサ３０の両端の電圧は瞬時に変化し得ず
、従ってノード１１２とノード１４２間の電圧はＢＡＴ
ＴＥＲＹからＢＵＳおよびＶＢＥおよびＶＴＨを差し引
いたものに等しい。これは、ノード１１２における電圧
をＢＡＴＴＥＲＹからＶＴＨを差し引いたものに等しく
し、ノード１４２における電圧はＢＵＳにＶＢＥを加え
たものに等しくする。ノード１１２における電圧は、ト
ランジスタ１１４をオンにさせる。このため、ノードＢ
ＵＳにおける電圧は最小限の遅れで変化し始めることを
許容する。
【００３５】先に述べたように、ノードＢＵＳにおける
電圧は調整されており、従って、回路はターン・オフ遅
れがない。この調整の結果として、トランジスタ１１４
は負荷要件を満たすに必要なベース駆動をトランジスタ
１４６に与えるにちょうど充分なだけオンにされる。Ｄ
ＡＴＡＩＮがローになると、電流ソース１１８はノード
１２２に対してダンプされてノード１２２における電圧
を上昇させる。このため、トランジスタ１０４をしてト
ランジスタ１０６よりも多くの電流を通させる。トラン
ジスタ１０４における電流がトランジスタ１０８により
トランジスタ１１０における反射されるため、トランジ
スタ１０４における増加した電流の流れは、ノード１１
２における電圧を増加させる。トランジスタ１１４はノ
ードＢＵＳを所要の電圧に保持するにちょうど充分なだ
けオンであったため、ノード１１２における電圧が増加
すると、トランジスタ１１４はトランジスタ１４６に対
してノードＢＵＳにおける電圧を調整値に保持するのに
充分なベース駆動をもはや提供し得ない。従って、ノー
ドＢＵＳにおける電圧は、ＤＡＴＡＩＮがローになる時
直ちに立ち下がり始める。
電圧は調整されており、従って、回路はターン・オフ遅
れがない。この調整の結果として、トランジスタ１１４
は負荷要件を満たすに必要なベース駆動をトランジスタ
１４６に与えるにちょうど充分なだけオンにされる。Ｄ
ＡＴＡＩＮがローになると、電流ソース１１８はノード
１２２に対してダンプされてノード１２２における電圧
を上昇させる。このため、トランジスタ１０４をしてト
ランジスタ１０６よりも多くの電流を通させる。トラン
ジスタ１０４における電流がトランジスタ１０８により
トランジスタ１１０における反射されるため、トランジ
スタ１０４における増加した電流の流れは、ノード１１
２における電圧を増加させる。トランジスタ１１４はノ
ードＢＵＳを所要の電圧に保持するにちょうど充分なだ
けオンであったため、ノード１１２における電圧が増加
すると、トランジスタ１１４はトランジスタ１４６に対
してノードＢＵＳにおける電圧を調整値に保持するのに
充分なベース駆動をもはや提供し得ない。従って、ノー
ドＢＵＳにおける電圧は、ＤＡＴＡＩＮがローになる時
直ちに立ち下がり始める。
【図１】波形整形回路の一実施例を示すブロック図であ
る。
る。
【図２】図１の波形整形回路に生じる種々の波形を示す
図である。
図である。
【図３】図１に示した実施例の指数電流ソースを示す詳
細図である。
細図である。
【図４】図３の電流ソースと関連する種々の波形を示す
図である。
図である。
【図５】図１の実施例の調整器バス・ドライバを示す詳
細図である。
細図である。
【図６】図５の調整器バス・ドライバと関連する種々の
波形を示す図である。
波形を示す図である。
１０ 排他的ＯＲゲート
１２ ＮＭＯＳトランジスタ
１４ コンパレータ
１６ バス
２２ 電流ソース
２４ 電流ソース
２６ 指数電流ソース
２８ 調整器／バス・ドライバ・ブロック３０ 積
分コンデンサ ３１ ダイオード・ストリング ３２〜３８ ダイオード接続ＮＰＮトランジスタ４２
ＰＭＯＳトランジスタ ４４ ＰＭＯＳトランジスタ ４６ 演算増幅器 ４８ ＮＰＮ入力トランジスタ ５０ ＮＰＮ入力トランジスタ ５２ 電流ソース ５６ ＰＭＯＳロード・トランジスタ５８ ＰＭＯ
Ｓロード・トランジスタ６０ 積分コンデンサ ６４ 電流ソース・ロードトランジスタ６６ ＰＭ
ＯＳ駆動トランジスタ ６７ 線形／指数コンバータ ６８ トランジスタ ７０ ダイオード・ストリング ７８ 電流ミラー ８０ ＰＭＯＳトランジスタ ８２ ＰＭＯＳトランジスタ ８４ ＮＭＯＳトランジスタ ８８ 電流ソース ９０ ダイオード接続ＮＭＯＳトランジスタ１０２
２段差動増幅器 １０３ ＮＭＯＳトランジスタ電流ソース１０４
ＮＭＯＳ入力トランジスタ １０６ ＮＭＯＳ入力トランジスタ １０８ ＰＭＯＳロード・トランジスタ１１０ Ｐ
ＭＯＳロード・トランジスタ１１２ ノード １１４ ＰＭＯＳ駆動トランジスタ １１６ 電流ソース・ロード・トランジスタ１１８
電流ソース １２０ ＰＭＯＳトランジスタ １２２ ノード １２４ インバータ １２６ ＰＭＯＳトランジスタ １２８ 電圧ソース １３０ ＮＰＮトランジスタ １３２ ＰＭＯＳトランジスタ １３４ 電流ソース １３８ 抵抗 １４０ 抵抗 １４２ ノード １４４ ノード １４６ ＮＰＮトランジスタ １４８ 抵抗 １５０ ＰＭＯＳトランジスタ １５２ 抵抗 １５４ コンデンサ
分コンデンサ ３１ ダイオード・ストリング ３２〜３８ ダイオード接続ＮＰＮトランジスタ４２
ＰＭＯＳトランジスタ ４４ ＰＭＯＳトランジスタ ４６ 演算増幅器 ４８ ＮＰＮ入力トランジスタ ５０ ＮＰＮ入力トランジスタ ５２ 電流ソース ５６ ＰＭＯＳロード・トランジスタ５８ ＰＭＯ
Ｓロード・トランジスタ６０ 積分コンデンサ ６４ 電流ソース・ロードトランジスタ６６ ＰＭ
ＯＳ駆動トランジスタ ６７ 線形／指数コンバータ ６８ トランジスタ ７０ ダイオード・ストリング ７８ 電流ミラー ８０ ＰＭＯＳトランジスタ ８２ ＰＭＯＳトランジスタ ８４ ＮＭＯＳトランジスタ ８８ 電流ソース ９０ ダイオード接続ＮＭＯＳトランジスタ１０２
２段差動増幅器 １０３ ＮＭＯＳトランジスタ電流ソース１０４
ＮＭＯＳ入力トランジスタ １０６ ＮＭＯＳ入力トランジスタ １０８ ＰＭＯＳロード・トランジスタ１１０ Ｐ
ＭＯＳロード・トランジスタ１１２ ノード １１４ ＰＭＯＳ駆動トランジスタ １１６ 電流ソース・ロード・トランジスタ１１８
電流ソース １２０ ＰＭＯＳトランジスタ １２２ ノード １２４ インバータ １２６ ＰＭＯＳトランジスタ １２８ 電圧ソース １３０ ＮＰＮトランジスタ １３２ ＰＭＯＳトランジスタ １３４ 電流ソース １３８ 抵抗 １４０ 抵抗 １４２ ノード １４４ ノード １４６ ＮＰＮトランジスタ １４８ 抵抗 １５０ ＰＭＯＳトランジスタ １５２ 抵抗 １５４ コンデンサ
Claims (10)
- 【請求項１】 データ入力信号の立ち上がりエッジに
応答して低電圧レベルから高電圧レベルまでの実質的に
正弦波の立ち上がり遷移と、データ入力信号の立ち下が
りエッジに応答して高電圧レベルから低電圧レベルまで
の実質的に正弦波の立ち下がり遷移とを持つバス出力を
生じる波形整形回路において、データ入力信号の立ち上
がりあるいは立ち下がりエッジに応答して指数的に増加
する出力電流を生じ、かつデータ入力信号がハイである
間バス出力電圧が所定値を越える時、あるいはデータ入
力がローである間所定値より低下するバス出力電圧に応
答して指数的に減少する出力電流を生じる電流ソース（
２６）と、該電流ソース（２６）と接続されてバス出力
電圧を生じる積分器（３０）とを設けてなることを特徴
とする波形整形回路。 - 【請求項２】 電流ソースの出力電流を積分器に供給
するためのバス・ドライバ（２８）を設けることを特徴
とする請求項１記載の波形整形回路。 - 【請求項３】 データの入力信号およびバス出力信号
に応答して、該データ入力信号の立ち上がりおよび立ち
下がりエッジに第１の論理レベル入力信号を、また前記
データ入力信号が高電圧レベルにある間バス出力信号が
所定値を越える時、あるいは前記データ入力信号が低電
圧レベルにある間前記バス出力信号が所定値より降下す
る時に第２の論理レベル信号を生じる論理手段（１０、
１４）と、前記データ入力信号の立ち上がりおよび立ち
下がりエッジに応答して、第１の比較的高い電流レベル
を、また前記データ入力がハイである間前記バス出力電
圧が所定値を越える時、あるいは前記データ入力信号が
ローである間前記バス出力電圧が所定値より降下する時
に第２の比較的低い電流レベルを生じる電流供給手段（
２２、２４）とを設け、前記電流ソース（２６）は、前
記第１および第２の電流レベルに応答して第１および第
２の電圧レベルを生じる電圧生成段（３０、４４）と、
前記第１の電圧レベルの印加に応答して実質的に線形に
増加する電圧を、また前記第２の電圧レベルの印加に応
答して実質的に線形に減少する電圧を生じる増幅器（４
６）と、実質的に線形に増加する電圧に応答して指数的
に増加する電流を、そして実質的に線形に減少する電圧
に応答して指数的に減少する電流を生じる線形／指数コ
ンバータ（６７）とを含み、前記バス・ドライバ（２８
）は、基準電圧に接続される基準ノード（ＲＥＦ）、お
よび前記出力バス電圧およびデータ入力信号に応答する
フィードバック・ノード（１２２）とを含む差動増幅器
（１０２）を含み、該差動増幅器は前記電流ソースの出
力に応答して、前記データ入力信号の立ち上がりエッジ
に応答して積分器に対して充電電流を提供し、かつ前記
データ入力信号の立ち下がりエッジに応答して前記積分
器に放電電流を提供し、該積分器の両端における電圧を
出力ノードに加える出力段（１４６）を設け、前記差動
増幅器は、前記出力ノードにおける電圧を基準電圧と関
連する値に調整することを特徴とする請求項２記載の波
形整形回路。 - 【請求項４】 前記バス・ドライバ（２８）は、出力
段を作動させるため必要な電圧と実質的に等しい電圧ソ
ース（１２８）と、該電圧ソースと並列に接続され、前
記データ入力信号がローの状態に変化する時該データ入
力信号に応答して電圧ソースを前記積分器と直列に接続
し、かつ前記データ入力信号がハイの状態に変化する時
前記電圧ソースを分路するスイッチ（１２６）とを含む
ことを特徴とする請求項３記載の波形整形回路。 - 【請求項５】 前記所定電圧がハイとローの電圧レベ
ル間の実質的に中間にあることを特徴とする請求項１乃
至４のいずれかに記載の波形整形回路。 - 【請求項６】 第１の比較的高い入力電流レベルに応
答して指数的に増加する電流と、第２の比較的低い入力
電流レベルに応答して指数的に減少する電流とを生じる
電流ソースにおいて、入力ノードおよび出力ノードを含
む制御スルーレート増幅器（４６）と、前記入力ノード
において入力電流レベルを電圧レベルに変換する電圧生
成段（３１）とを設け、該増幅器は前記第１の電流レベ
ルに応答して実質的に線形に増加する出力電圧と前記第
２の電流レベルに応答して実質的に線形に減少する出力
電圧とを生じ、前記実質的に線形に増加する出力電圧を
指数的に増加する電流へ、また前記実質的に線形に減少
する出力電圧を指数的に減少する電流へ変換する線形／
指数コンバータ（６７）を設けてなることを特徴とする
電流ソース。 - 【請求項７】 前記増幅器（４６）が、第１および第
２の入力トランジスタ（４８、５０）と、第１および第
２のロード・トランジスタ（５６、５８）と、電流ソー
ス（５２）とを含む第１段と、駆動トランジスタ（６６
）と電流ソース・ロード（６４）とを含む第２段と、コ
ンデンサ（６０）と、前記第１の入力トランジスタ（５
０）のコレクタと前記第２の入力トランジスタ（４８）
のベースとの間に接続されたゼロ打消し抵抗（６２）と
を含むことを特徴とする請求項６記載の電流ソース。 - 【請求項８】 データ入力信号の立ち上がりエッジに
応答して低い電圧レベルから高い電圧レベルへの実質的
に正弦波の立ち上がり遷移と、データ入力信号の立ち下
がりエッジに応答して高い電圧レベルから低い電圧レベ
ルへの実質的に正弦波の立ち下がり遷移とを有するバス
出力信号を生じる際に使用されるバス・ドライバにおい
て、積分器（３０）と、基準電圧と接続される基準ノー
ド（ＲＥＦ）とバス出力信号およびデータ入力信号に応
答するフィードバック・ノード（１２２）とを含む差動
増幅器（１０２）とを設け、該差動増幅器は、前記バス
出力信号が低い電圧レベルと高い電圧レベルとの間の実
質的に中間の電圧レベルに達するまでデータ入力信号の
立ち上がりエッジに応答して前記積分器に対して指数的
に増加する充電電流を与え、そして前記中間の電圧レベ
ルと高い電圧レベルとの間で指数的に減少する充電電流
を前記積分器に対して与え、その後前記バス出力信号を
高い電圧レベルに調整し、該差動増幅器は、前記バス出
力信号が実質的に中間の電圧レベルに降下するまでデー
タ入力信号の立ち下がりエッジに応答して指数的に増加
する放電電流を前記積分器に与え、かつ前記バス出力信
号が実質的に低い電圧レベルに達するまで指数的に減少
する放電電流を前記積分器に与えることを特徴とするバ
ス・ドライバ。 - 【請求項９】 通信バスの複数のノード間のグラウン
ド・オフセットに実質的に感応するバス出力信号を生じ
る波形整形回路において、指数的に増加あるいは減少す
る電流を生じる電流ソース（２６）と、積分器（３０）
と、該積分器を通信バスに結合する結合器（１６）と、
データ入力信号に応答して前記電流ソースから積分器へ
電流を供給するバス・ドライバ（２８）とを設けてなり
、該電流は前記通信バスにおいて電圧に変換されること
を特徴とする波形整形回路。 - 【請求項１０】 前記バス・ドライバ（２８）は、前
記データ入力信号に応答し、前記データ入力信号の第１
のレベルから第２のレベルへの遷移に応答して前記電流
ソースからの充電電流を積分器へ供給し、かつデータ入
力信号の第２のレベルから第１のレベルへの遷移に応答
して前記電流ソースからの放電電流を前記積分器へ供給
し、該バス・ドライバ（２８）は、出力段を作動させる
に必要な電圧と実質的に等しい電圧ソース（１２８）と
、該電圧ソース（１２８）と並列に接続され、前記デー
タ入力信号に応答して、該データ入力信号が前記第１お
よび第２の状態の１つに変化する時前記電圧ソースを前
記積分器と直列に接続し、かつ前記データ入力信号が前
記第１および第２の状態の他方へ変化する時前記電圧ソ
ースを分路するスイッチ（１２６）とを含むことを特徴
とする請求項９記載の波形整形回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US599532 | 1990-10-18 | ||
| US07/599,532 US5164611A (en) | 1990-10-18 | 1990-10-18 | Low noise communication bus driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04284757A true JPH04284757A (ja) | 1992-10-09 |
| JP2643688B2 JP2643688B2 (ja) | 1997-08-20 |
Family
ID=24400005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3269614A Expired - Fee Related JP2643688B2 (ja) | 1990-10-18 | 1991-10-17 | 波形整形回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5164611A (ja) |
| EP (1) | EP0481544B1 (ja) |
| JP (1) | JP2643688B2 (ja) |
| KR (1) | KR920009075A (ja) |
| DE (1) | DE69119350T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006505164A (ja) * | 2002-10-31 | 2006-02-09 | フリースケール セミコンダクター インコーポレイテッド | 通信線上の制御された形状の被切換信号のための送信機 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334882A (en) * | 1992-12-14 | 1994-08-02 | National Semiconductor | Driver for backplane transceiver logic bus |
| US5420499A (en) * | 1994-03-02 | 1995-05-30 | Deshazo; Thomas R. | Current rise and fall time limited voltage follower |
| GB2292856B (en) * | 1994-08-31 | 1999-04-28 | Texas Instruments Ltd | Bus driver |
| US5530388A (en) * | 1995-03-24 | 1996-06-25 | Delco Electronics Corporation | Parabolic current generator for use with a low noise communication bus driver |
| JP2882316B2 (ja) * | 1995-08-29 | 1999-04-12 | 株式会社デンソー | データ通信装置 |
| US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
| DE19822259C2 (de) * | 1998-05-18 | 2000-07-06 | Siemens Ag | Sendeeinrichtung und Bussystem zur Datenübertragung |
| JP3152204B2 (ja) | 1998-06-02 | 2001-04-03 | 日本電気株式会社 | スルーレート出力回路 |
| US6462604B1 (en) * | 2001-05-02 | 2002-10-08 | Sun Microsystems, Inc. | Clock noise reduction apparatus |
| US6429722B1 (en) * | 2001-05-01 | 2002-08-06 | Sun Microsystems, Inc. | Clock noise reduction method |
| EP2047641A1 (en) * | 2006-07-19 | 2009-04-15 | Nxp B.V. | Distributed communication system and corresponding communication method |
| RU2373638C1 (ru) * | 2008-05-28 | 2009-11-20 | Александр Александрович Подолян | Способ формирования колоколообразных импульсов зондирования для эма преобразователя и устройство для его осуществления |
| DE102016202834A1 (de) * | 2016-02-24 | 2017-08-24 | Robert Bosch Gmbh | Kommunikationsschnittstelle und Verfahren zum Betrieb einer Kommunikationsschnittstelle |
| JP6852719B2 (ja) | 2018-07-12 | 2021-03-31 | 株式会社デンソー | 信号出力回路 |
| CZ310705B6 (cs) * | 2023-08-11 | 2026-05-20 | Josef Justa | Způsob změny logických stavů na vodiči datové sběrnice nebo v paměťovém elementu dynamické paměti s náhodným přístupem |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310628A (ja) * | 1986-06-24 | 1988-01-18 | Bridgestone Corp | ポリアニリンの製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4216393A (en) * | 1978-09-25 | 1980-08-05 | Rca Corporation | Drive circuit for controlling current output rise and fall times |
| NL181896C (nl) * | 1979-06-05 | 1987-11-16 | Philips Nv | Elektronische zender voor gelijkstroomtelegrafietransmissie. |
| JPS5922414B2 (ja) * | 1980-10-08 | 1984-05-26 | 富士通株式会社 | ラインドライバ回路 |
| US4593206A (en) * | 1984-01-16 | 1986-06-03 | Motorola, Inc. | Fixed slew rate bus driver circuit |
| US4567378A (en) * | 1984-06-13 | 1986-01-28 | International Business Machines Corporation | Driver circuit for controlling signal rise and fall in field effect transistor processors |
| KR920006438B1 (ko) * | 1985-04-22 | 1992-08-06 | 엘 에스 아이 로직 코포레이션 | 슬루 레이트(slew rate)가 제어되는 고속 CMOS 버퍼 |
| US4622482A (en) * | 1985-08-30 | 1986-11-11 | Motorola, Inc. | Slew rate limited driver circuit which minimizes crossover distortion |
| NL8601558A (nl) * | 1986-06-17 | 1988-01-18 | Philips Nv | Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom. |
| US4896333A (en) * | 1987-08-04 | 1990-01-23 | Signetics Corporation | Circuit for generating a trapezoidal current waveform with matched rise and fall times |
| US4947058A (en) * | 1988-06-03 | 1990-08-07 | Fairchild Semiconductor Corporation | TTL current sinking circuit with transient performance enhancement during output transition from high to low |
| US5028818A (en) * | 1990-02-28 | 1991-07-02 | Integrated Device Technology, Inc. | Ground bounce limiting driver using non-linear capacitor |
-
1990
- 1990-10-18 US US07/599,532 patent/US5164611A/en not_active Expired - Lifetime
-
1991
- 1991-09-28 DE DE69119350T patent/DE69119350T2/de not_active Expired - Fee Related
- 1991-09-28 EP EP91202522A patent/EP0481544B1/en not_active Expired - Lifetime
- 1991-10-17 JP JP3269614A patent/JP2643688B2/ja not_active Expired - Fee Related
- 1991-10-18 KR KR1019910018430A patent/KR920009075A/ko not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310628A (ja) * | 1986-06-24 | 1988-01-18 | Bridgestone Corp | ポリアニリンの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006505164A (ja) * | 2002-10-31 | 2006-02-09 | フリースケール セミコンダクター インコーポレイテッド | 通信線上の制御された形状の被切換信号のための送信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5164611A (en) | 1992-11-17 |
| JP2643688B2 (ja) | 1997-08-20 |
| EP0481544A2 (en) | 1992-04-22 |
| DE69119350T2 (de) | 1996-09-05 |
| EP0481544A3 (en) | 1992-05-27 |
| KR920009075A (ko) | 1992-05-28 |
| DE69119350D1 (de) | 1996-06-13 |
| EP0481544B1 (en) | 1996-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100403637B1 (ko) | 출력 일그러짐을 최소화하는 파워 앰프 클리핑 회로 | |
| JP2643688B2 (ja) | 波形整形回路 | |
| JP3562773B2 (ja) | ピーク検出回路 | |
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US4862015A (en) | Constant propagation delay current reference | |
| EP0379955A1 (en) | ECL circuitry and its use in connection with a voltage controlled oscillator | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| JP2837215B2 (ja) | 温度補償電圧増倍装置 | |
| EP0670633B1 (en) | Current rise and fall time limited voltage follower | |
| US8542031B2 (en) | Method and apparatus for regulating a power supply of an integrated circuit | |
| US6822884B1 (en) | Pulse width modulated charge pump | |
| KR960701506A (ko) | 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit) | |
| JP3647474B2 (ja) | 制御型スルーレート出力バッファ | |
| JP3414802B2 (ja) | ディジタル電流スイッチ | |
| EP0611113B1 (en) | Differential bus drivers | |
| US10852758B2 (en) | Reference voltage generator | |
| US5530388A (en) | Parabolic current generator for use with a low noise communication bus driver | |
| US6194936B1 (en) | Pulse generator provided with a duty-factor limiting function | |
| JP3323998B2 (ja) | 電源装置 | |
| US6249161B1 (en) | Method and device for generating a pulse signal with modulable-width pulses | |
| US5362992A (en) | Electronic control of peak detector response time | |
| US5646517A (en) | Voltage regulator for coupled-mode logic circuits | |
| US5218249A (en) | High speed, low forward voltage drop, SCR | |
| JPH0326565B2 (ja) | ||
| JPH0722880A (ja) | 放電回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |