JPH04286160A - 光検知器及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光を検知して光電変換
を行うハイブリッド型の光検知器に関する。近年、光検
知器（イメージセンサ）は高画質化、多画素化が進んで
おり、受光部の画素の高集積化が要求される。そのため
、各画素及び各信号処理部のピッチを小さくする必要が
ある。

【０００２】

【従来の技術】図６に、従来の光検知器の側部断面図を
示す。図６において、光検知器５０は、受光部５１と信
号処理部５２から構成される。受光部５１は、Ｐ型の半
導体基板（例えば、ＨｇＣｄＴｅ水銀カドミウムテルル
）５３にイオン注入、熱拡散によりｎ＋　型の画素領域
５４が近接して所定数形成される。また、この表面には
例えば硫化亜鉛（ＺｎＳ）の絶縁膜５５が形成され、該
画素領域５４上で開口部５６が形成される。

【０００３】一方、信号処理部５２は、Ｐ型のシリコン
基板５７に、前記画素領域５４に対応したｎ＋　領域５
８をイオン注入、熱拡散により形成し、ＰＮ接合の入力
ダイオードを構成する。この表面には、絶縁膜（ＳｉＯ
２）５９が形成され、ｎ＋　領域５８上で開口部６０が
形成される。また、ｎ＋　領域５８間の絶縁膜５９上に
は、入力ゲート（ＩＧ）、蓄積ゲート（ＳＧ）、転送ゲ
ート（ＴＧ）及び移送ゲート（φ）の電極がそれぞれ形
成される。そして、開口部５６，６０で表出された画素
領域５４及びｎ＋　領域（入力ダイオード）５８間を結
合電極６１により電気的に接続する。

【０００４】このような光検知器５０は、受光部５１に
赤外線が照射されると、電子−正孔対が発生し、このう
ちの電子が画素領域５４に集まり、結合電極６１を介し
て信号処理部５２のｎ＋　領域５８に集合する。ｎ＋　
領域５８に集合した電荷を、入力ゲート（ＩＧ）及び蓄
積ゲート（ＳＧ）に信号を与えることにより蓄積部６２
に蓄積する。そして、転送ゲート（ＴＧ）及び移送ゲー
ト（φ）に信号を与えて該蓄積部６２に蓄積された電荷
を移送部６３に移送させ、電気信号（撮像信号）として
出力するものである。

【０００５】

【発明が解決しようとする課題】ところで、光検知器の
ハイブリッド化により、画素ピッチを小さくすると、信
号処理部５２におけるｎ＋　領域（入力ダイオード）、
入力ゲート（ＩＧ）、蓄積部６２を小さくしなければな
らない。従って、電荷の蓄積時間を小さくしたり、水平
、垂直のアドレス線で一つの画素を選択するラインアド
レス型の信号処理を行っている。このラインアドレス型
の場合は、ラインアドレス用のゲート（図示せず）が信
号処理部５２の絶縁膜５９に形成される。しかし、蓄積
部６２等を小さくすると、蓄積される電荷量が減少して
光信号の利用効率が悪くなり、ひいてはＳＮ比の低下を
生じるという問題がある。

【０００６】そこで、本発明は上記課題に鑑みなされた
もので、信号電荷の蓄積量を相対的に減少させずに高集
積化を図る光検知器を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題は、光の照射に
より光電変換を行う受光部と、該受光部で発生した電荷
を蓄積領域に蓄積し、移送領域に転送して信号を出力す
る信号処理部と、からなる光検知器において、前記受光
部は、所定の半導体基板の一方面から反対面にかけて、
光電変換により所定極性の前記電荷が集合される所定数
の画素領域が形成されると共に、該反対面の該画素領域
間に、該電荷を前記信号処理部の蓄積領域に蓄積させる
ための所定数のＰＮ接合領域が形成されると共に、前記
画素領域と該ＰＮ接合領域との間に入力ゲートが形成さ
れ、また、前記受光部は、前記反対面におけるエネルギ
帯の禁止帯幅を、前記一方面の禁止帯幅より大に形成さ
れることにより解決される。

【０００８】そこで、図１に、本発明方法の原理説明図
を示す。図１の光検知器の製造方法において、前記受光
部を、第１の工程では、所定の基板上に、該基板との界
面で禁止帯幅が大となる所定材料の受光層を形成する。 第２の工程では、該受光層の一方面に、該受光層と異種
導伝型の画素領域を形成する。第３の工程では、該電荷
分離領域より該受光層の反対面にかけて、周囲を該電荷
分離領域と同種導伝型の領域を形成しつつ穿孔して、該
領域を該画素領域と一体化する。第４の工程では、該反
対面に、該画素領域との間で構成するＰＮ接合領域を形
成し、該ＰＮ接合領域上に前記信号処理部と結合するた
めの結合電極を形成する。そして、第５の工程では前記
画素領域と該ＰＮ接合領域との間に入力ゲートを形成す
るものである。

【０００９】

【作用】上述のように、受光部は、一方面から反対面に
かけて画素領域が形成され、反対面に信号処理部の蓄積
領域に電荷を入力させるための入力ゲートの役割をなす
ＰＮ接合領域が形成される。すなわち、従来信号処理部
に形成されていた入力ゲートを、受光部の画素領域の間
でＰＮ接合領域として形成し、その間に入力ゲートを形
成している。これにより、画素領域のピッチを狭くする
に際して各信号処理系を狭くする場合、入力ゲート分の
スペースを蓄積領域に充てることが可能となる。従って
、信号電荷の蓄積を相対的に減少させることなく高集積
化を図ることが可能となる。

【００１０】また、受光部の反射面におけるエネルギ帯
の禁止帯幅を、一方面の禁止帯幅より大に形成している
。これにより、所定波長の光は、受光部の反対面には到
達せず、光の影響が及ぶのを防止することが可能となる
。

【００１１】次に、このような光検知器において、所定
の基板上に受光層（半導体基板）を形成する際に、該基
板と受光層の材料を選択することにより、受光層の界面
側の禁止帯幅を大としている。これにより、前述のよう
に後に形成されるＰＮ接合領域への照射光の影響を防止
することが可能となる。また、受光部を構成する受光層
の一方面から反対面に画素領域を形成するにあたり、一
方面に形成した異種導伝型の領域よりイオンミリング等
で穿孔する。この場合、受光層の穿孔部の周囲は穿孔時
のダメージにより、該画素領域と同種導伝型となって、
一方面から反対面に、容易に画素領域を形成することが
可能となるものである。

【００１２】

【実施例】図２に、本発明の一実施例の側部断面図を示
す。図２の光検知器は、いわゆるインタライン型のもの
を示している。ここで、インタライン型とは、電荷を全
画素同時に垂直ＣＣＤ（電荷結合素子）に転送した後に
水平１ライン毎に水平ＣＣＤに転送することにより、各
画素を直列に読み出すものである。

【００１３】図２において、光検知器１は、受光部２と
信号処理部３が複数の結合電極４により接続されたもの
である。受光部にはＰ型のＨｇＣｄＴｅの半導体基板５
における一方面５ａより反対面５ｂにかけて、ｎ＋　型
の画素領域６が形成される。この画素領域６は反対面５
ｂより一方面５ａの面積が広く形成され、一方面５ａの
画素領域６の下方であって、反対面５ａｂの画素領域６
に近折してｎ＋　型のドレイン領域７が形成される。す
なわち、ｎ＋　型の画素領域６、Ｐ型の半導体基板５及
びｎ＋　型のドレイン領域７によりＭＯＳトランジスタ
のＰＮ接合領域を形成する。また、受光部２の反対面５
ｂには、例えばＺｎＳ（硫化亜鉛）の絶縁膜８が形成さ
れ、前記ドレイン領域７部分に開口部９が形成される。 そして、絶縁膜８上の画素領域６とドレイン領域７との
間のＰＮ接合領域部分に、例えばアルミニウムの入力ゲ
ート（ＩＧ）が設けられる。

【００１４】一方、Ｐ型のシリコン（Ｓｉ）の半導体基
板１０にはｎ＋　型のドレイン領域１１が形成される。 このドレイン領域１１間に蓄積部１２及び移送部１３が
位置する。また、半導体基板１０上には、例えばＳｉＯ
２（酸化シリコン）の絶縁膜１４が形成され、ドレイン
領域１１上に開口部１５が形成される。この絶縁膜１４
上の、蓄積部１２部分に蓄積ゲート（ＳＧ）が形成され
、移送部１３部分に移送ゲート（φ）が形成され、蓄積
部１２と移送部１３間部分に転送ゲート（ＴＧ）が形成
される。この蓄積ゲート（ＳＧ）、移送ゲート（φ）及
び転送ゲート（ＴＧ）は、例えばポリシリコン電極によ
り形成される。そして、ドレイン領域７，１１間が結合
電極４により接続される。

【００１５】ここで、図３に、図２の受光部を説明する
ための図を示す。受光部２の半導体基板５は、反対面５
ｂにおけるエネルギ帯の禁止帯幅が一方面５ａの禁止帯
幅より大に形成される。すなわち、反対面５ｂがエネル
ギギャップ電圧ＥＣ　が高く形成されるものである。こ
の場合、半導体基板５は、一方面５ａ側の禁止帯幅を所
定の感光波長に合わせた値に予め設定される。

【００１６】このような光検知器１は、受光部２に赤外
線が照射されると、一方面５ａの画素領域６を透過し、
半導体基板５のＰ−ＨｇＣｄＴｅ部分で光電変換されて
電子−正孔対の電荷が発生する。この電荷のうち電子が
画素領域６に集合する。そこで、入力ゲート（ＩＧ）に
信号を与えると、ＭＯＳトランジスタの働きにより画素
領域６の電子が増幅されてドレイン領域７に移動し、結
合電極４を介して信号処理部３のドレイン領域１１に集
合する。この時、蓄積ゲート（ＳＧ）に信号を与えると
、該電荷が蓄積部１２に蓄積される。そして、転送ゲー
ト（ＴＧ）及び転送ゲート（φ）に信号を与えることに
より、蓄積部１２内の電荷が移送部１３に転送され、読
み出しが行われて撮像信号として出力される。

【００１７】このように、上記光検知器１は、入力ゲー
ト（ＩＧ）及び従来の入力ダイオードとしての役割をな
すＰＮ接合領域を受光部２に形成することにより、画素
領域６のピッチを小さくしても信号処理部３における蓄
積部１２を大きく形成することができる。従って、蓄積
ゲート（ＳＧ）を大きくして電荷の蓄積時間を増大する
ことができ、光の利用効率が向上するとともに、ＳＮ比
を向上させることができる。

【００１８】また、受光部２の反対面５ｂにおけるエネ
ルギ帯の禁止帯幅を一方面の禁止帯幅より大きくするこ
とにより、所定の感光波長の光は一方面５ａのみで吸収
され、反対面５ｂのＰＮ接合領域に悪影響を及ぼすのを
防止することができるものである。

【００１９】なお、半導体基板５は、上記Ｈｇ１−ｘ　
Ｃｄｘ　Ｔｅの他に、Ｇａｘ　Ａｌｘ−１　Ａｓ（ガリ
ウム・アルミニウム・ヒ素）、Ｐｂ１−ｘ　Ｓｎｘ　Ｔ
ｅ（鉛・錫・テルル）等を用いてもよい。すなわち、Ｉ
ＩＩ　−Ｖ族、ＩＩ−ＶＩ族、ＩＶ−ＶＩ族の化合物又
は混晶半導体であればよい。

【００２０】次に、図４に、本発明方法の製造工程図の
一例を示す。図４において、まず、ＣｄＴｅ（カドミウ
ム・テルル）又はＣｄＺｎＴｅ（カドミウム・亜鉛・テ
ルル）の基板２０上に、Ｐ型のＨｇＣｄＴｅの受光層（
半導体基板５）を、エピタキシャル成長により例えば２
０μｍの厚さで形成する（図４（Ａ））。この時、基板
２０のＣｄＴｅからＣｄ（カドミウム）がＨｇＣｄＴｅ
エピタキシャル層側に供給され、ＨｇＣｄＴｅの組成が
一方面５ａ側で禁止帯幅が狭く、界面で大となる。

【００２１】続いて、受光層５の表面（一方面５ａ）の
所定のピッチの部分にボロンのイオン注入を行いｎ＋　
領域の画素領域６を一方面５ａ側に形成する（図４（Ｂ
））。そして、イオンミリング、プラズマエッチング又
はスパッタリングにより界面（反対面５ｂ）まで該ｎ＋
　領域６より孔２１を形成する（図４（Ｃ））。この時
、穿孔時のダメージにより該孔２１の周囲がイオン化に
よりｎ型化して、同種導伝型として一体化する。

【００２２】つぎに、受光層５の表面（一方面５ａ）を
蒸着により、例えばＺｎＳ層２２を形成させて不活性化
し、該ＺｎＳ層２２上に、例えばＧａＡｓ（ガリウム・
ヒ素）のような赤外光に透明な支持基板２３をエポキシ
系接着剤２４に接着する（図４（Ｄ））。そこで、基板
２０をエッチング又は研磨により除去する（図４（Ｅ）
）。そして、ボロンのイオン注入により画素領域６のソ
ース領域６ｂ及びドレイン領域７を形成してＰＮ接合領
域を形成し、表面（反対面５ｂ）を不活性化してＺｎＳ
の絶縁膜８を形成する（図４（Ｆ））。この絶縁膜８の
ドレイン領域７上をエッチング等により開口部９を形成
し、該開口部９上にインジウム等の結合電極４の一部４
ａを形成する（図４（Ｆ））。また、絶縁膜８上のドレ
イン領域７と画素領域６の中間部分にアルミニウムを蒸
着等により形成して入力ゲート（ＩＧ）を形成する（図
４（Ｆ））。そして、図示しないが、基板２３、接着剤
２４を研磨等で除去する。

【００２３】一方、信号処理部３は、図示しないが通常
の方法により入力ゲートを除いて形成され、ドレイン領
域１１上にインジウムの結合電極４の他部４ｂが形成さ
れる。そして、受光部２側の電極４ａと信号処理部３側
の電極４ｂとを圧着、熱溶着により結合させるものであ
る。

【００２４】このように、容易に受光部２におけるエネ
ルギ帯の禁止帯幅に変化を設けることができ、画素領域
６を形成することができる。

【００２５】次に、図５に、本発明の他の実施例の側部
断面図を示す。なお、図２と同一の構成部分には同一の
符号を付して説明を省略すると共に、製造方法も図４と
同様であり説明を省略する。図５において、光検知器１
ａはラインアドレス型のもので、図２における入力ゲー
ト（ＩＧ）の部分をスイッチングゲート（Ｇ）としてシ
フトレジスタ接続し、入力ゲート（ＩＧ）を信号処理部
３側に形成したものである。

【００２６】従来のラインアドレス型の光検知装置の図
示されてはいないが、スイッチングゲート（Ｇ）は信号
処理部３側に形成されていたもので、本発明では該スイ
ッチングゲート（Ｇ）を受光部２側に形成して、高集積
化した場合の蓄積部１２における信号電荷の蓄積を相対
的に維持したものである。

【００２７】

【発明の効果】以上のように本発明によれば、受光部側
の反対面に入力ゲートとして作用するＰＮ接合領域を形
成し、また、材料の選定により受光部の反対面における
エネルギ帯の禁止帯幅を一方面より大にすることにより
、受光部に形成したＰＮ接合領域に影響を与えずに信号
処理部の蓄積領域を大きくすることができ、信号電荷の
蓄積を相対的に減少させずに、また、ＳＮ比を劣化させ
ずに高集積化を図ることができる。

【図面の簡単な説明】

【図１】本発明方法の原理説明図である。

【図２】本発明の一実施例の側部断面図である。

【図３】図２の受光部を説明するための図である。

【図４】本発明方法の製造工程図である。

【図５】本発明の他の実施例の側部断面図である。

【図６】従来の光検知器の側部断面図である。

【符号の説明】

１，１ａ　　光検知器 ２　　受光部 ３　　信号処理部 ４　　結合電極 ５，１０　　半導体基板 ６　　画素領域 ７，１１　　ドレイン領域 １２　　蓄積部 １３　　移相部

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　光の照射により光電変換を行う受光部
   （２）と、該受光部（２）で発生した電荷を蓄積領域（
   １２）に蓄積し、移送領域（１３）に転送して信号を出
   力する信号処理部（３）と、からなる光検知器において
   、前記受光部（２）は、所定の半導体基板（５）の一方
   面（５ａ）から反対面（５ｂ）にかけて、光電変換によ
   り所定極性の前記電荷が集合される所定数の画素領域（
   ６）が形成されると共に、該反対面（５ｂ）の該画素領
   域（６）間に、該電荷を前記信号処理部（３）の蓄積領
   域（１２）に蓄積させるための所定数のＰＮ接合領域（
   ７）が形成されると共に、前記画素領域（６）と該ＰＮ
   接合領域（７）との間に入力ゲード（ＩＧ）が形成され
   ることを特徴とする光検知器。
2. 【請求項２】　　前記受光部（２）は、前記反対面（５
   ｂ）におけるエネルギ帯の禁止帯幅を、前記一方面（５
   ａ）の禁止帯幅より大に形成されることを特徴とする請
   求項１記載の光検知器。
3. 【請求項３】　　光の照射により光電変換を行う受光部
   （２）と、該受光部（２）で発生した電荷を蓄積領域（
   １２）に蓄積し、移送領域（１３）に転送して信号を出
   力する信号処理部（３）と、からなる光検知器の製造方
   法において、前記受光部（２）を、所定の基板（２０）
   上に、該基板（２０）との界面で禁止帯幅が大となる所
   定材料の受光層（５）を形成する工程と、該受光層（５
   ）の一方面（５ａ）に、該受光層（５）と異種導伝型の
   画素領域（６）を形成する工程と、該画素領域（６）よ
   り該受光層（５）の反対面（５ｂ）にかけて、周囲を該
   画素領域（６）と同種導伝型の領域を形成しつつ穿孔し
   て、該領域を該画素領域（６）と一体化する工程と、該
   反射面（５ｂ）に、該画素領域（６）との間で構成する
   ＰＮ接合領域（７）を形成し、該ＰＮ接合領域（７）上
   に前記信号処理部（３）と結合するための結合電極（４
   ａ）を形成する工程と、該画素領域（６）と該ＰＮ接合
   領域（７）との間に入力ゲート（ＩＧ）を形成する工程
   と、を含む工程により形成することを特徴とする光検知
   器の製造方法。