JPH04286170A - 半導体薄膜磁気抵抗素子の製造方法 - Google Patents
半導体薄膜磁気抵抗素子の製造方法Info
- Publication number
- JPH04286170A JPH04286170A JP3049501A JP4950191A JPH04286170A JP H04286170 A JPH04286170 A JP H04286170A JP 3049501 A JP3049501 A JP 3049501A JP 4950191 A JP4950191 A JP 4950191A JP H04286170 A JPH04286170 A JP H04286170A
- Authority
- JP
- Japan
- Prior art keywords
- insb
- thin film
- substrate
- magnetoresistive element
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、回転，変位等の検出に
用いられる半導体薄膜磁気抵抗素子の製造方法に関する
。
用いられる半導体薄膜磁気抵抗素子の製造方法に関する
。
【０００２】
【従来の技術】一般に、回転センサとしては、光学式，
磁気方式を初め、種々の方式がある。この中で、特に汚
れ，塵埃等、雰囲気の影響を受ける用途においては、そ
うした影響を受けにくい磁気方式が最も有利である。一
方、この磁気方式においても、電磁ピックアップ，ホー
ル素子，磁気抵抗素子等、種々の方式がある。
磁気方式を初め、種々の方式がある。この中で、特に汚
れ，塵埃等、雰囲気の影響を受ける用途においては、そ
うした影響を受けにくい磁気方式が最も有利である。一
方、この磁気方式においても、電磁ピックアップ，ホー
ル素子，磁気抵抗素子等、種々の方式がある。
【０００３】近年、自動車の電子化に伴い、このために
各種センサ素子が装着される中で、回転センサ、特にギ
ヤセンサとしてホール素子（ホールＩＣ），強磁性薄膜
磁気抵抗素子，半導体磁気抵抗素子等を用いた回転セン
サが考えられるが、自動車用回転センサとして用いる際
、素子の動作温度範囲が−５０〜＋１５０℃を満足しな
ければならない。
各種センサ素子が装着される中で、回転センサ、特にギ
ヤセンサとしてホール素子（ホールＩＣ），強磁性薄膜
磁気抵抗素子，半導体磁気抵抗素子等を用いた回転セン
サが考えられるが、自動車用回転センサとして用いる際
、素子の動作温度範囲が−５０〜＋１５０℃を満足しな
ければならない。
【０００４】ところが、ホール素子，ホールＩＣ，強磁
性薄膜磁気抵抗素子は、いずれも検出出力が小さく被検
出体とのギャップを小さくする必要があるために、ギヤ
センサとしては、使いにくいという問題点があった。一
方、半導体磁気抵抗素子は、元々検出出力が大きく、ギ
ャップの許容度も大きく、最もギヤセンサに適している
ものと考えられるが、現状で最も特性のすぐれた半導体
磁気抵抗素子としては、ＩｎＳｂが多用されているが、
動作温度範囲は−２０〜＋８０℃程度で、上記の自動車
用の温度範囲を満足するものではない。この現状用いら
れているＩｎＳｂ磁気抵抗素子は、バルク型のものであ
る。このＩｎＳｂバルクでは、その電子移動度は、低温
域では不純物散乱、高温域では極性光学散乱により支配
され、それら各々の存在する領域の境界に移動度のピー
ク値をとる。ピーク値から高温側では、ほぼ電子移動度
は温度の−１．７乗に沿って変化する。また、極低温側
（７０°Ｋ付近）で、急峻なピークを持つ。このように
−２０〜＋８０℃では、常に電子移動度が大きいのだが
、−５０〜＋１５０℃という温度範囲を考えた場合はむ
しろ薄膜型のＩｎＳｂの方が好ましい。すなわち、粒界
散乱等の支配因子も加わるため、電子移動度のピークは
高温側にシフトし、室温付近で比較的ブロードなピーク
を持つ。従って、高温用途に対しては、薄膜型の方が好
ましい。
性薄膜磁気抵抗素子は、いずれも検出出力が小さく被検
出体とのギャップを小さくする必要があるために、ギヤ
センサとしては、使いにくいという問題点があった。一
方、半導体磁気抵抗素子は、元々検出出力が大きく、ギ
ャップの許容度も大きく、最もギヤセンサに適している
ものと考えられるが、現状で最も特性のすぐれた半導体
磁気抵抗素子としては、ＩｎＳｂが多用されているが、
動作温度範囲は−２０〜＋８０℃程度で、上記の自動車
用の温度範囲を満足するものではない。この現状用いら
れているＩｎＳｂ磁気抵抗素子は、バルク型のものであ
る。このＩｎＳｂバルクでは、その電子移動度は、低温
域では不純物散乱、高温域では極性光学散乱により支配
され、それら各々の存在する領域の境界に移動度のピー
ク値をとる。ピーク値から高温側では、ほぼ電子移動度
は温度の−１．７乗に沿って変化する。また、極低温側
（７０°Ｋ付近）で、急峻なピークを持つ。このように
−２０〜＋８０℃では、常に電子移動度が大きいのだが
、−５０〜＋１５０℃という温度範囲を考えた場合はむ
しろ薄膜型のＩｎＳｂの方が好ましい。すなわち、粒界
散乱等の支配因子も加わるため、電子移動度のピークは
高温側にシフトし、室温付近で比較的ブロードなピーク
を持つ。従って、高温用途に対しては、薄膜型の方が好
ましい。
【０００５】これに加えて、薄膜型のＩｎＳｂ磁気抵抗
素子は高抵抗化が容易で素子の駆動電圧を高くでき（出
力は、駆動電圧にも比例する）、低消費電力化，小型化
が可能であるという長所がある。
素子は高抵抗化が容易で素子の駆動電圧を高くでき（出
力は、駆動電圧にも比例する）、低消費電力化，小型化
が可能であるという長所がある。
【０００６】
【発明が解決しようとする課題】このように薄膜型の利
点があるにも関わらず、それ程これが普及しておらず高
温用途で用いられていない原因としては、以下の事柄が
挙げられる。
点があるにも関わらず、それ程これが普及しておらず高
温用途で用いられていない原因としては、以下の事柄が
挙げられる。
【０００７】ＩｎＳｂ薄膜を生長させる基板としてエピ
タキシャルな基板（例えばＣｄＴｅ，ＰｂＴｅ）を用い
れば、電子移動度の十分大きな薄膜が得られるが、これ
らの基板のコストは極めて高い。また、非エピタキシャ
ルな基板（例えばガラス）を用いれば、コストダウンは
できるが、薄膜を形成する結晶の生長方向がそろわず、
結果的に電子移動度の大きな薄膜を得ることは難しい。
タキシャルな基板（例えばＣｄＴｅ，ＰｂＴｅ）を用い
れば、電子移動度の十分大きな薄膜が得られるが、これ
らの基板のコストは極めて高い。また、非エピタキシャ
ルな基板（例えばガラス）を用いれば、コストダウンは
できるが、薄膜を形成する結晶の生長方向がそろわず、
結果的に電子移動度の大きな薄膜を得ることは難しい。
【０００８】これに対しては、東洋通信機技報Ｎｏ．４
０（１９８７）で、福中等が述べている通り、へき開マ
イカ基板を用いれば、単結晶並の電子移動度が得られる
ことが明らかになっている。反面、この方法では、高温
用途で用いるＩｎＳｂ薄膜を得ることは困難である。そ
れは、ＩｎＳｂとマイカ基板の密着性が悪いため、この
ＩｎＳｂを別の支持基板上にエポキシ等の接着層を介し
て転写して用いなければならないためである。したがっ
てでき上がった素子においては、高温時に接着層とＩｎ
Ｓｂ薄膜間の熱膨張係数の相異が大きく、ＩｎＳｂ薄膜
に亀裂が生じる等、特に、前途した−５０〜＋１５０℃
の温度範囲において実用に耐え得る信頼性を有していな
かった。
０（１９８７）で、福中等が述べている通り、へき開マ
イカ基板を用いれば、単結晶並の電子移動度が得られる
ことが明らかになっている。反面、この方法では、高温
用途で用いるＩｎＳｂ薄膜を得ることは困難である。そ
れは、ＩｎＳｂとマイカ基板の密着性が悪いため、この
ＩｎＳｂを別の支持基板上にエポキシ等の接着層を介し
て転写して用いなければならないためである。したがっ
てでき上がった素子においては、高温時に接着層とＩｎ
Ｓｂ薄膜間の熱膨張係数の相異が大きく、ＩｎＳｂ薄膜
に亀裂が生じる等、特に、前途した−５０〜＋１５０℃
の温度範囲において実用に耐え得る信頼性を有していな
かった。
【０００９】本発明は、自動車用ギヤセンサ等の高温用
途においても、十分な信頼性を有する半導体薄膜磁気抵
抗素子の製造方法を提供することを目的とする。
途においても、十分な信頼性を有する半導体薄膜磁気抵
抗素子の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、絶縁物よりなる基板もしくは表面を絶縁
化した基板上に、ＩｎＳｂ薄膜を薄く形成する予備形成
工程と、予備形成工程における基板温度よりも高温に加
熱してさらにＩｎＳｂ薄膜を形成する本形成工程とを順
次通過させることを特徴とするものである。
に、本発明は、絶縁物よりなる基板もしくは表面を絶縁
化した基板上に、ＩｎＳｂ薄膜を薄く形成する予備形成
工程と、予備形成工程における基板温度よりも高温に加
熱してさらにＩｎＳｂ薄膜を形成する本形成工程とを順
次通過させることを特徴とするものである。
【００１１】
【作用】本発明によれば、低温（例えば、室温）で予備
形成されたＩｎＳｂ層は、適切なＳｂとＩｎの蒸発粒子
数比および適切な膜厚で形成すると、この後に加熱昇温
して本形成するＩｎＳｂ層の結晶成長の核となり、得ら
れるＩｎＳｂ薄膜は、極めて鋭く（１１１）画方向に優
先配向（Ｃ軸配向）した結晶性の優れたものとなる。
形成されたＩｎＳｂ層は、適切なＳｂとＩｎの蒸発粒子
数比および適切な膜厚で形成すると、この後に加熱昇温
して本形成するＩｎＳｂ層の結晶成長の核となり、得ら
れるＩｎＳｂ薄膜は、極めて鋭く（１１１）画方向に優
先配向（Ｃ軸配向）した結晶性の優れたものとなる。
【００１２】この作用は、単に低温でＩｎＳｂ薄膜を形
成しこれに熱処理を加えただけでは得られず、また、予
備形成層を設けずに基板加熱し本形成した場合にも得ら
れない本発明特有の作用である。
成しこれに熱処理を加えただけでは得られず、また、予
備形成層を設けずに基板加熱し本形成した場合にも得ら
れない本発明特有の作用である。
【００１３】これにより、膜の表面性が良く、且つ、電
子移動度の大きく、下地への密着性も良好なＩｎＳｂ薄
膜を得ることができる。これを磁気抵抗素子として用い
た場合、特性面でも、微細加工面でも、良好な結果をも
たらすと共に、−５０〜＋１５０℃といった自動車用等
の高温用途においても、十分な信頼性を有する磁気抵抗
素子が実現できる。
子移動度の大きく、下地への密着性も良好なＩｎＳｂ薄
膜を得ることができる。これを磁気抵抗素子として用い
た場合、特性面でも、微細加工面でも、良好な結果をも
たらすと共に、−５０〜＋１５０℃といった自動車用等
の高温用途においても、十分な信頼性を有する磁気抵抗
素子が実現できる。
【００１４】
【実施例】以下、本発明の一実施例の半導体薄膜磁気抵
抗素子の製造方法について説明する。
抗素子の製造方法について説明する。
【００１５】図１は本実施例の半導体薄膜磁気抵抗素子
の断面図を示す。本実施例では、絶縁性基板として、ガ
ラス基板１（ＣＧＷ０５９（コーニング社製））を用い
た。このガラス基板１を有機洗浄した後、直ちに真空蒸
着装置内に導入し、真空度１×１０−５Ｔｏｒｒ．以下
に真空排気した後、図２に示すような温度プロファイル
、即ち、ＩｎＳｂ予備形成層２を室温にて図２の直線３
で示すように、Ｓｂ／Ｉｎ蒸発粒子数比を２以上に保ち
且つＩｎ累積膜厚が基板上で１０ｎｍになるまで形成す
る。この後、基板を加熱昇温し、基板温度を４５０℃に
保持し、ＩｎＳｂ本形成層４を図２の直線５で示すよう
に、Ｓｂ／Ｉｎ蒸発粒子数比２以上で形成し、ＩｎＳｂ
薄膜６とした。
の断面図を示す。本実施例では、絶縁性基板として、ガ
ラス基板１（ＣＧＷ０５９（コーニング社製））を用い
た。このガラス基板１を有機洗浄した後、直ちに真空蒸
着装置内に導入し、真空度１×１０−５Ｔｏｒｒ．以下
に真空排気した後、図２に示すような温度プロファイル
、即ち、ＩｎＳｂ予備形成層２を室温にて図２の直線３
で示すように、Ｓｂ／Ｉｎ蒸発粒子数比を２以上に保ち
且つＩｎ累積膜厚が基板上で１０ｎｍになるまで形成す
る。この後、基板を加熱昇温し、基板温度を４５０℃に
保持し、ＩｎＳｂ本形成層４を図２の直線５で示すよう
に、Ｓｂ／Ｉｎ蒸発粒子数比２以上で形成し、ＩｎＳｂ
薄膜６とした。
【００１６】なお、比較のために、ＩｎＳｂ予備形成層
２を形成せずに、直接ＩｎＳｂ本形成層４のみを形成し
たもの（以降、従来方式と呼ぶ）を作成した。
２を形成せずに、直接ＩｎＳｂ本形成層４のみを形成し
たもの（以降、従来方式と呼ぶ）を作成した。
【００１７】図１３（ａ），（ｂ）にそれぞれ従来方式
および本実施例の作成方式により作成したＩｎＳｂ薄膜
６の結晶性について、薄膜Ｘ線回折で測定した結果を示
す。従来方式の場合には、各結晶面の回折強度は、ラン
ダムであり、特定面の配向を示す結果は得られていない
。即ち、無配向状態である。一方、本実施例の作成方式
で作成したＩｎＳｂ薄膜６では、（１１１）面の回折強
度が極めて強く、この面方向に優先配向していることが
わかる。即ち、結晶性が改善されている。
および本実施例の作成方式により作成したＩｎＳｂ薄膜
６の結晶性について、薄膜Ｘ線回折で測定した結果を示
す。従来方式の場合には、各結晶面の回折強度は、ラン
ダムであり、特定面の配向を示す結果は得られていない
。即ち、無配向状態である。一方、本実施例の作成方式
で作成したＩｎＳｂ薄膜６では、（１１１）面の回折強
度が極めて強く、この面方向に優先配向していることが
わかる。即ち、結晶性が改善されている。
【００１８】また、これら二つの方式で作成したＩｎＳ
ｂ薄膜６の膜の表面状態の金属顕微鏡写真を図４（ａ）
，（ｂ）に示す。図４（ａ）から明らかなように従来方
式で作成したＩｎＳｂ薄膜６では、極めて、膜の表面の
凹凸が大きいのに比して、本実施例の作成方式によるも
のでは図４（ｂ）に示すように比較的膜の表面がスムー
ズであることがわかる。膜の表面のスムーズさは、磁気
抵抗素子にする場合、微細加工をする際に極めて有利で
あり、形成不良（信頼性に関わる）をもたらしたり膜の
均一性（磁気抵抗素子の中点電位の変動に影響を与える
）に難がある等の従来方式の問題点を解決する。更に、
本方式で作成したＩｎＳｂ薄膜は、極めて、ガラス基板
等下地に対する密着性が良好である。
ｂ薄膜６の膜の表面状態の金属顕微鏡写真を図４（ａ）
，（ｂ）に示す。図４（ａ）から明らかなように従来方
式で作成したＩｎＳｂ薄膜６では、極めて、膜の表面の
凹凸が大きいのに比して、本実施例の作成方式によるも
のでは図４（ｂ）に示すように比較的膜の表面がスムー
ズであることがわかる。膜の表面のスムーズさは、磁気
抵抗素子にする場合、微細加工をする際に極めて有利で
あり、形成不良（信頼性に関わる）をもたらしたり膜の
均一性（磁気抵抗素子の中点電位の変動に影響を与える
）に難がある等の従来方式の問題点を解決する。更に、
本方式で作成したＩｎＳｂ薄膜は、極めて、ガラス基板
等下地に対する密着性が良好である。
【００１９】次いで、従来方式、本実施例の作成方式の
各々で作成したＩｎＳｂ薄膜６の電子移動度をファンデ
ル・パウ法で測定した。また、図１に示すようにＩｎＳ
ｂ薄膜６の上に電極７を形成し、多数の短絡電極を有す
る磁気抵抗素子構造となるようパターン形成（素子のＬ
／Ｗ＝１０程度）した後、保護膜８を形成して実際の半
導体薄膜磁気抵抗素子にした後、３ｋＧの磁場での、抵
抗変化を測定した。これらの結果を（表１）に示す。
各々で作成したＩｎＳｂ薄膜６の電子移動度をファンデ
ル・パウ法で測定した。また、図１に示すようにＩｎＳ
ｂ薄膜６の上に電極７を形成し、多数の短絡電極を有す
る磁気抵抗素子構造となるようパターン形成（素子のＬ
／Ｗ＝１０程度）した後、保護膜８を形成して実際の半
導体薄膜磁気抵抗素子にした後、３ｋＧの磁場での、抵
抗変化を測定した。これらの結果を（表１）に示す。
【００２０】
【表１】
【００２１】（表１）に示す通り、従来方式では、３μ
ｍの膜厚においても、電子移動度は１〜１．５ｍ２／Ｖ
・ｓｅｃ程度が得られる最大値で、抵抗変化も１．３〜
１．５倍程度であるのに対して、本実施例の作成方式を
用いることにより、１．５μｍの膜厚においても、電子
移動度は２．５〜３．５ｍ２／Ｖ・ｓｅｃ、抵抗変化も
２．５〜３．０倍と、極めて大きく良好な特性を有して
いると言える。
ｍの膜厚においても、電子移動度は１〜１．５ｍ２／Ｖ
・ｓｅｃ程度が得られる最大値で、抵抗変化も１．３〜
１．５倍程度であるのに対して、本実施例の作成方式を
用いることにより、１．５μｍの膜厚においても、電子
移動度は２．５〜３．５ｍ２／Ｖ・ｓｅｃ、抵抗変化も
２．５〜３．０倍と、極めて大きく良好な特性を有して
いると言える。
【００２２】ところで、本実施例の作成方式において、
重要なのは、図１の室温において、ＩｎＳｂ予備形成層
２を形成する際の膜厚及びＳｂとＩｎの蒸発粒子数比で
ある。従って、この点に着目して、これらを変化させた
際のＩｎＳｂ薄膜６の結晶配向性を求め、図５にその結
果を示した。
重要なのは、図１の室温において、ＩｎＳｂ予備形成層
２を形成する際の膜厚及びＳｂとＩｎの蒸発粒子数比で
ある。従って、この点に着目して、これらを変化させた
際のＩｎＳｂ薄膜６の結晶配向性を求め、図５にその結
果を示した。
【００２３】同図では、基板上でのＩｎ累積膜厚を５ｎ
ｍ，１０ｎｍ可変として、横軸にはＳｂ／Ｉｎ蒸発粒子
数比、縦軸にはＩｎＳｂ（１１１）面の回折線強度に対
する（２２０），（３１１），（４２２）各々の結晶面
での回折線強度の比をとっている。また、従来方式と本
実施例により作成したＩｎＳｂ薄膜６の回折線強度比を
（表２）に示している。
ｍ，１０ｎｍ可変として、横軸にはＳｂ／Ｉｎ蒸発粒子
数比、縦軸にはＩｎＳｂ（１１１）面の回折線強度に対
する（２２０），（３１１），（４２２）各々の結晶面
での回折線強度の比をとっている。また、従来方式と本
実施例により作成したＩｎＳｂ薄膜６の回折線強度比を
（表２）に示している。
【００２４】
【表２】
【００２５】（表２）に示す通り、従来方式では、前述
したように回折線強度は、ランダムであるが、本発明の
作成方式では、鋭く（１１１）面が配向していることが
わかる。これをベースにして、図５を見ると、基板上Ｉ
ｎ累積膜厚が５ｎｍの場合を、点線で示すが、Ｓｂ／Ｉ
ｎ蒸発粒子数比が大きい程、ＩｎＳｂ薄膜６の配向性は
、良好になることがわかる。すなわちＳｂ／Ｉｎ蒸発粒
子数比が８以上必要であることがわかる。一方、基板上
のＩｎ累積膜厚１０ｎｍの場合には、Ｓｂ／Ｉｎ蒸発粒
子数比２以上で鋭く配向する。即ち、基板上Ｉｎ累積膜
厚が増加する（膜厚が厚くなる）のに伴い、Ｓｂ／Ｉｎ
蒸発粒子数比を小さくとっても良好に配向し得る。即ち
、ある基板上Ｉｎ累積膜厚下で、Ｓｂ／Ｉｎ蒸発粒子数
をある限界値以上に設定すれば、良好に配向する。これ
は、ある限界値以上では、もはや、予備形成後の基板加
熱過程においてＳｂが蒸発し、本形成時にＩｎＳｂ予備
形成層２に残るＳｂの量がほぼ一定になるためである。 ここで、基板上Ｉｎ累積膜厚を５ｎｍより小さくした場
合には、もはやＩｎＳｂ薄膜６は、（１１１）面方向に
優先配向しなくなる。これは、あまり膜厚が薄い場合に
は、下地基板の影響を大きく受けるためである。従って
、再現性よく配向させるためには、基板上Ｉｎ累積膜厚
は１０ｎｍ以上にすることが好ましい。一方、基板上の
Ｉｎ累積膜厚を１μｍ以上にすると、予備形成後の加熱
昇温過程で、膜に亀裂が入ると共に、本形成後も予備形
成層が特性の阻害要因となる。これらの点を考慮すると
、予備形成時の基板上Ｉｎ累積膜厚は、１０ｎｍ〜１μ
ｍ程度の範囲とすることが好ましい。
したように回折線強度は、ランダムであるが、本発明の
作成方式では、鋭く（１１１）面が配向していることが
わかる。これをベースにして、図５を見ると、基板上Ｉ
ｎ累積膜厚が５ｎｍの場合を、点線で示すが、Ｓｂ／Ｉ
ｎ蒸発粒子数比が大きい程、ＩｎＳｂ薄膜６の配向性は
、良好になることがわかる。すなわちＳｂ／Ｉｎ蒸発粒
子数比が８以上必要であることがわかる。一方、基板上
のＩｎ累積膜厚１０ｎｍの場合には、Ｓｂ／Ｉｎ蒸発粒
子数比２以上で鋭く配向する。即ち、基板上Ｉｎ累積膜
厚が増加する（膜厚が厚くなる）のに伴い、Ｓｂ／Ｉｎ
蒸発粒子数比を小さくとっても良好に配向し得る。即ち
、ある基板上Ｉｎ累積膜厚下で、Ｓｂ／Ｉｎ蒸発粒子数
をある限界値以上に設定すれば、良好に配向する。これ
は、ある限界値以上では、もはや、予備形成後の基板加
熱過程においてＳｂが蒸発し、本形成時にＩｎＳｂ予備
形成層２に残るＳｂの量がほぼ一定になるためである。 ここで、基板上Ｉｎ累積膜厚を５ｎｍより小さくした場
合には、もはやＩｎＳｂ薄膜６は、（１１１）面方向に
優先配向しなくなる。これは、あまり膜厚が薄い場合に
は、下地基板の影響を大きく受けるためである。従って
、再現性よく配向させるためには、基板上Ｉｎ累積膜厚
は１０ｎｍ以上にすることが好ましい。一方、基板上の
Ｉｎ累積膜厚を１μｍ以上にすると、予備形成後の加熱
昇温過程で、膜に亀裂が入ると共に、本形成後も予備形
成層が特性の阻害要因となる。これらの点を考慮すると
、予備形成時の基板上Ｉｎ累積膜厚は、１０ｎｍ〜１μ
ｍ程度の範囲とすることが好ましい。
【００２６】更に、本実施例では、ＩｎＳｂ予備形成層
２の形成時基板温度を室温としたが、室温以上に基板温
度を上げても、本形成時基板温度よりも低い温度であれ
ば、適切なＳｂ／Ｉｎ蒸発粒子数比を選べば、同様な結
果を得ることができる。但し、再現性よく優先配向させ
るためには、予備形成時の基板温度を低く保つことが好
ましい。
２の形成時基板温度を室温としたが、室温以上に基板温
度を上げても、本形成時基板温度よりも低い温度であれ
ば、適切なＳｂ／Ｉｎ蒸発粒子数比を選べば、同様な結
果を得ることができる。但し、再現性よく優先配向させ
るためには、予備形成時の基板温度を低く保つことが好
ましい。
【００２７】加えて、本実施例の作成方式は、ＩｎＳｂ
予備形成層２を形成する前に、基板を高温に保持する過
程を経た後、基板を冷却し、その後に予備形成層を形成
するような工程としても構わないことは、言うまでもな
い。
予備形成層２を形成する前に、基板を高温に保持する過
程を経た後、基板を冷却し、その後に予備形成層を形成
するような工程としても構わないことは、言うまでもな
い。
【００２８】最後に、本実施例の作成方式により作成し
た薄膜磁気抵抗素子を−５０〜＋１５０℃の温度サイク
ル下で繰り返し、特性劣化試験を行ったが、従来生じた
ような素子劣化は生じず、極めて高い信頼性を有するこ
とが、確認された。
た薄膜磁気抵抗素子を−５０〜＋１５０℃の温度サイク
ル下で繰り返し、特性劣化試験を行ったが、従来生じた
ような素子劣化は生じず、極めて高い信頼性を有するこ
とが、確認された。
【００２９】
【発明の効果】以上のように、本発明によれば、ＩｎＳ
ｂ薄膜の結晶性が改善され、電子移動度が大きく、且つ
膜の表面性も改善され微細加工性も向上する。従って、
本発明の作成方式を用いて作成したＩｎＳｂ薄膜を用い
ることで、−５０〜＋１５０℃の温度範囲においても十
分信頼性の高い半導体薄膜磁気抵抗素子を提供すること
ができ、産業上の利用価値は、極めて大きい。
ｂ薄膜の結晶性が改善され、電子移動度が大きく、且つ
膜の表面性も改善され微細加工性も向上する。従って、
本発明の作成方式を用いて作成したＩｎＳｂ薄膜を用い
ることで、−５０〜＋１５０℃の温度範囲においても十
分信頼性の高い半導体薄膜磁気抵抗素子を提供すること
ができ、産業上の利用価値は、極めて大きい。
【図１】本発明の一実施例による半導体薄膜磁気抵抗素
子の断面図
子の断面図
【図２】本実施例のＩｎＳｂ薄膜の作成時の基板温度と
時間との関係を示す関係図
時間との関係を示す関係図
【図３】（ａ）は従来方式によるＩｎＳｂ薄膜のＸ線回
折図 （ｂ）は本実施例の作成方式によるＩｎＳｂ薄膜のＸ線
回折図
折図 （ｂ）は本実施例の作成方式によるＩｎＳｂ薄膜のＸ線
回折図
【図４】（ａ）は従来方式によるＩｎＳｂ薄膜の表面状
態を示す平面図 （ｂ）は実施例の作成方式によるＩｎＳｂ薄膜の表面状
態を示す平面図
態を示す平面図 （ｂ）は実施例の作成方式によるＩｎＳｂ薄膜の表面状
態を示す平面図
【図５】本実施例の作成方式におけるＳｂ／Ｉｎ蒸発粒
子数比と得られるＩｎＳｂ薄膜の結晶配向性の関係を示
す関係図
子数比と得られるＩｎＳｂ薄膜の結晶配向性の関係を示
す関係図
１ ガラス基板
２ ＩｎＳｂ予備形成層
４ ＩｎＳｂ本形成層
６ ＩｎＳｂ薄膜
７ 電極
８ 保護膜
Claims (4)
- 【請求項１】絶縁物よりなる基板もしくは表面を絶縁化
した基板上に、ＩｎＳｂ薄膜を薄く形成する予備形成工
程と、予備形成工程における基板温度よりも高温に加熱
してさらにＩｎＳｂ薄膜を形成する本形成工程とを順次
通過させることを特徴とする半導体薄膜磁気抵抗素子の
製造方法。 - 【請求項２】予備形成工程を室温で行うことを特徴とす
る請求項１記載の半導体薄膜磁気抵抗素子の製造方法。 - 【請求項３】予備形成工程においてＳｂとＩｎの蒸発粒
子数の比が２以上であることを特徴とする請求項１記載
の半導体薄膜磁気抵抗素子の製造方法。 - 【請求項４】基板上でのＩｎの堆積膜厚が１０ｎｍ〜１
μｍであることを特徴とする請求項１記載の半導体薄膜
磁気抵抗素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049501A JPH04286170A (ja) | 1991-03-14 | 1991-03-14 | 半導体薄膜磁気抵抗素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049501A JPH04286170A (ja) | 1991-03-14 | 1991-03-14 | 半導体薄膜磁気抵抗素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286170A true JPH04286170A (ja) | 1992-10-12 |
Family
ID=12832891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3049501A Pending JPH04286170A (ja) | 1991-03-14 | 1991-03-14 | 半導体薄膜磁気抵抗素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286170A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996025792A1 (en) * | 1995-02-16 | 1996-08-22 | Asahi Kasei Kogyo Kabushiki Kaisha | Elastic surface wave functional device and electronic circuit using the element |
| US6198197B1 (en) | 1995-02-16 | 2001-03-06 | Asahi Kasei Kogyo Kabushiki Kaisha | Surface acoustic wave element and electronic circuit using the same |
-
1991
- 1991-03-14 JP JP3049501A patent/JPH04286170A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996025792A1 (en) * | 1995-02-16 | 1996-08-22 | Asahi Kasei Kogyo Kabushiki Kaisha | Elastic surface wave functional device and electronic circuit using the element |
| US6198197B1 (en) | 1995-02-16 | 2001-03-06 | Asahi Kasei Kogyo Kabushiki Kaisha | Surface acoustic wave element and electronic circuit using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5605860A (en) | Method of fabricating semiconductor thin film and method of fabrication Hall-effect device | |
| Maaroof et al. | Onset of electrical conduction in Pt and Ni films | |
| JP3502724B2 (ja) | 熱電材料 | |
| JP3063378B2 (ja) | ＩｎＳｂ薄膜の製造方法 | |
| WO1990007789A1 (fr) | Film mince constitue d'un semi-conducteur a base d'un compose intermetallique et procede de production | |
| JP2000159600A (ja) | 単位結晶格子長の階段を有する基板及びその作製方法 | |
| JP3180378B2 (ja) | 半導体薄膜の製造方法および半導体磁気抵抗素子の製造方法 | |
| KR100883228B1 (ko) | 결정성 제어 산화마그네슘 단결정 및 그 제조 방법 및 그단결정을 사용한 기판 | |
| JP2866485B2 (ja) | 半導体薄膜素子の製造方法 | |
| JP2596421B2 (ja) | 金属間化合物半導体薄膜の製造方法 | |
| KR950005968B1 (ko) | 다층 박막형 홀소자 및 그 제조방법 | |
| JPH07169686A (ja) | 半導体薄膜の製造方法および半導体薄膜磁気抵抗素子 | |
| Takano et al. | Annealing in a PbO atmosphere for high T c superconductivity of Bi‐Sr‐Ca‐Cu‐O films | |
| RU2128819C1 (ru) | Магниторезистивный элемент и способ его получения | |
| JPH02159080A (ja) | 磁気抵抗素子の製造方法 | |
| JPS62232182A (ja) | 金属間化合物半導体薄膜及びその製造方法 | |
| JPH06164017A (ja) | 半導体薄膜磁気抵抗素子の製造方法 | |
| KR19980017676A (ko) | 인듐-안티몬계 합금박막의 형성방법 | |
| JPH0210882A (ja) | 半導体薄膜磁気抵抗素子およびその製造方法 | |
| US5008215A (en) | Process for preparing high sensitivity semiconductive magnetoresistance element | |
| KR0149716B1 (ko) | 높은 전자이동도를 갖는 Insb 박막의 제조방법 | |
| JP2730124B2 (ja) | インジウムアンチモン膜の製造方法 | |
| WO2023163167A1 (ja) | 岩塩型構造を持つ化合物の単結晶薄膜及びその製造方法 | |
| Li et al. | The Preparation and Characterization of the PZT Thin Film with (100) Peak Preferred Orientation | |
| EP0062818A1 (en) | Process of producing a Hall element or magnetoresistive element comprising an indium-antimony complex crystal semiconductor |