JPH04286460A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH04286460A JPH04286460A JP3074244A JP7424491A JPH04286460A JP H04286460 A JPH04286460 A JP H04286460A JP 3074244 A JP3074244 A JP 3074244A JP 7424491 A JP7424491 A JP 7424491A JP H04286460 A JPH04286460 A JP H04286460A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- sensor
- output
- signal
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、イメージセンサに関し
、特にイメージセンサの信号読み出し回路に関するもの
である。
、特にイメージセンサの信号読み出し回路に関するもの
である。
【０００２】
【従来の技術】従来ファクシミリ等の情報処理装置の画
像読取装置として、複数のセンサチップを配列したマル
チチップ型イメージセンサが利用されている。図３は、
このようなマルチチップ型イメージセンサの一例のセン
サチップつなぎ目部の概略を示す平面図である。
像読取装置として、複数のセンサチップを配列したマル
チチップ型イメージセンサが利用されている。図３は、
このようなマルチチップ型イメージセンサの一例のセン
サチップつなぎ目部の概略を示す平面図である。
【０００３】図３において、７１，７２はセンサチップ
、７３〜７９は各画素の開口、ａは画素ピッチ、ｄ１
はつなぎ目マージン、ｄ２ はセンサチップのダイシン
グマージンである。マルチチップ型イメージセンサでは
、センサチップ間のつなぎ目においても画素ピッチａを
等しくする必要がある。ところが、センサチップのつな
ぎ目部では、つなぎ目マージンｄ１ とダイシングマー
ジンｄ２ があるため、図３に示すように、端部画素の
開口７５、７６の面積は、他の画素の開口に比べて小さ
くなっている。
、７３〜７９は各画素の開口、ａは画素ピッチ、ｄ１
はつなぎ目マージン、ｄ２ はセンサチップのダイシン
グマージンである。マルチチップ型イメージセンサでは
、センサチップ間のつなぎ目においても画素ピッチａを
等しくする必要がある。ところが、センサチップのつな
ぎ目部では、つなぎ目マージンｄ１ とダイシングマー
ジンｄ２ があるため、図３に示すように、端部画素の
開口７５、７６の面積は、他の画素の開口に比べて小さ
くなっている。
【０００４】従来、このようなイメージセンサの信号読
み出し回路の１つとして、センサとしてバイポーラトラ
ンジスタを用い、ベース領域に光電荷を蓄積する増幅型
センサが知られている。図２はこのような信号読み出し
回路のセンサチップ１個分の各画素に対応した回路を示
した図である。
み出し回路の１つとして、センサとしてバイポーラトラ
ンジスタを用い、ベース領域に光電荷を蓄積する増幅型
センサが知られている。図２はこのような信号読み出し
回路のセンサチップ１個分の各画素に対応した回路を示
した図である。
【０００５】図２において、１１〜１６はベースに光電
荷を蓄積し、エミッタに信号を出力するセンサバイポー
ラトランジスタ、１〜６はセンサバイポーラトランジス
タ１１〜１６のベースをベースリセット電圧ＶＢＢにリ
セットするためのＭＯＳトランジスタ、２１〜２６はセ
ンサバイポーラトランジスタ１１〜１６のエミッタをエ
ミッタリセット電圧ＶＲ にリセットするためのＭＯＳ
トランジスタである。
荷を蓄積し、エミッタに信号を出力するセンサバイポー
ラトランジスタ、１〜６はセンサバイポーラトランジス
タ１１〜１６のベースをベースリセット電圧ＶＢＢにリ
セットするためのＭＯＳトランジスタ、２１〜２６はセ
ンサバイポーラトランジスタ１１〜１６のエミッタをエ
ミッタリセット電圧ＶＲ にリセットするためのＭＯＳ
トランジスタである。
【０００６】また４１〜４６は、センサバイポーラトラ
ンジスタ１１〜１６のエミッタに出力された信号を、一
時保持しておくための転送容量ＣＴ 、３１〜３６はセ
ンサバイポーラトランジスタ１１〜１６のエミッタに出
力された信号を、転送容量ＣＴ４１〜４６へ読み出すた
めのＭＯＳトランジスタである。
ンジスタ１１〜１６のエミッタに出力された信号を、一
時保持しておくための転送容量ＣＴ 、３１〜３６はセ
ンサバイポーラトランジスタ１１〜１６のエミッタに出
力された信号を、転送容量ＣＴ４１〜４６へ読み出すた
めのＭＯＳトランジスタである。
【０００７】また７１，７２はそれぞれ前半、後半部分
の水平出力線、５１〜５６は転送容量ＣＴ ４１〜４６
に一時保持された信号を、水平出力線７１または７２へ
転送するためのＭＯＳトランジスタである。
の水平出力線、５１〜５６は転送容量ＣＴ ４１〜４６
に一時保持された信号を、水平出力線７１または７２へ
転送するためのＭＯＳトランジスタである。
【０００８】また、６１，６２はそれぞれＭＯＳのドレ
イン容量及び配線容量からなる水平出力線容量ＣＨ 、
６６はバッファ・アンプ、６９は出力線、６８は出力線
の配線容量及びアンプ６６の入力容量からなる容量ＣＡ
である。
イン容量及び配線容量からなる水平出力線容量ＣＨ 、
６６はバッファ・アンプ、６９は出力線、６８は出力線
の配線容量及びアンプ６６の入力容量からなる容量ＣＡ
である。
【０００９】また、６３，６４は、出力線６９と水平出
力線７１，７２との接続を切り替えるＭＯＳトランジス
タ、６７はＭＯＳトランジスタ５１〜５６を順次開閉す
るパルスを出力するシフトレジスタ。８０は出力線６９
をリセットするためのＭＯＳトランジスタである。
力線７１，７２との接続を切り替えるＭＯＳトランジス
タ、６７はＭＯＳトランジスタ５１〜５６を順次開閉す
るパルスを出力するシフトレジスタ。８０は出力線６９
をリセットするためのＭＯＳトランジスタである。
【００１０】また７３、７４はそれぞれセンサチップの
両端画素に対応した信号を出力する出力線であり、他の
画素の出力線と同様に水平出力線７１、７２に接続され
、他の画素と同一の水平出力線容量ＣＨ ６１，６２に
転送されている。
両端画素に対応した信号を出力する出力線であり、他の
画素の出力線と同様に水平出力線７１、７２に接続され
、他の画素と同一の水平出力線容量ＣＨ ６１，６２に
転送されている。
【００１１】以下に上記構成における各部の動作を説明
する。
する。
【００１２】まず、センサバイポーラ１１〜１６のベー
ス、転送容量４１〜４６を、ＭＯＳトランジスタ２１〜
２６，３１〜３６を用いてリセットする。
ス、転送容量４１〜４６を、ＭＯＳトランジスタ２１〜
２６，３１〜３６を用いてリセットする。
【００１３】次にセンサバイポーラ１１〜１６のエミッ
タを、ＭＯＳトランジスタ１〜６を用いてリセットする
。
タを、ＭＯＳトランジスタ１〜６を用いてリセットする
。
【００１４】次にセンサバイポーラ１１〜１６は蓄積状
態に入り、光電荷をベースに蓄積する。
態に入り、光電荷をベースに蓄積する。
【００１５】蓄積期間の後、ＭＯＳトランジスタ３１〜
３６を開いて、信号を転送容量４１〜４６へ出力する。
３６を開いて、信号を転送容量４１〜４６へ出力する。
【００１６】次にＭＯＳトランジスタ３１〜３６を閉じ
、シフトレジスタ６７から順次出力されるパルスにより
、ＭＯＳトランジスタ５１〜５６が順次開き、水平出力
線７１，７２に信号が転送される。この時、信号の前半
部分の水平転送が行なわれている時はＭＯＳトランジス
タ６３のφＦ がＨになり、後半部分ではＭＯＳトラン
ジスタ６４のφＢ がＨになり、水平出力線７１，７２
のどちらか一方が出力線６９へ接続される。
、シフトレジスタ６７から順次出力されるパルスにより
、ＭＯＳトランジスタ５１〜５６が順次開き、水平出力
線７１，７２に信号が転送される。この時、信号の前半
部分の水平転送が行なわれている時はＭＯＳトランジス
タ６３のφＦ がＨになり、後半部分ではＭＯＳトラン
ジスタ６４のφＢ がＨになり、水平出力線７１，７２
のどちらか一方が出力線６９へ接続される。
【００１７】またこのように、ＭＯＳトランジスタ５１
〜５６が順次開閉されている時に、次のＭＯＳトランジ
スタが開くまでの、全てのＭＯＳトランジスタ５１〜５
６が閉じている間に、ＭＯＳトランジスタ８０のφＨＲ
Ｓ により出力線６９がリセットされる。
〜５６が順次開閉されている時に、次のＭＯＳトランジ
スタが開くまでの、全てのＭＯＳトランジスタ５１〜５
６が閉じている間に、ＭＯＳトランジスタ８０のφＨＲ
Ｓ により出力線６９がリセットされる。
【００１８】このような動作をするイメージセンサチッ
プをマルチチップ型イメージセンサに使用することによ
り、より高画素数のイメージセンサができる。
プをマルチチップ型イメージセンサに使用することによ
り、より高画素数のイメージセンサができる。
【００１９】
【発明が解決しようとしている課題】上述した従来のマ
ルチチップ型イメージセンサでは、端部画素の開口が他
の画素よりも小さくなるため、他の画素に比べて感度が
低く、出力信号が小さくなるという問題がある。そのた
め従来、画素の感度をイメージセンサ全体で一定にする
ため、端部画素以外の他の画素の開口面積も端部画素に
合わせて小さくしたり、端部画素の出力信号だけを特に
増幅したりすることが行なわれていた。
ルチチップ型イメージセンサでは、端部画素の開口が他
の画素よりも小さくなるため、他の画素に比べて感度が
低く、出力信号が小さくなるという問題がある。そのた
め従来、画素の感度をイメージセンサ全体で一定にする
ため、端部画素以外の他の画素の開口面積も端部画素に
合わせて小さくしたり、端部画素の出力信号だけを特に
増幅したりすることが行なわれていた。
【００２０】しかし、端部画素以外の画素の開口面積も
小さくすることはイメージセンサ全体としての感度を低
下させることになるため、あまり好ましい方法とはいえ
ない。また、両端部の開口が中央と同じ場合でも、両端
部はクロストーク量等の要因により感度が低下する傾向
があり、出力の均一性に悪影響を与えていた。
小さくすることはイメージセンサ全体としての感度を低
下させることになるため、あまり好ましい方法とはいえ
ない。また、両端部の開口が中央と同じ場合でも、両端
部はクロストーク量等の要因により感度が低下する傾向
があり、出力の均一性に悪影響を与えていた。
【００２１】また、端部画素の信号だけを特に増幅する
ためには、専用の増幅回路が必要となったりするため、
工程やコストの点に問題を有している。
ためには、専用の増幅回路が必要となったりするため、
工程やコストの点に問題を有している。
【００２２】
【発明の目的】本発明の目的は、信号増幅手段を特に設
けることなく、また画素開口面積の変更手段によらずに
、各画素の感度を調整することのできるイメージセンサ
を提供することにある。
けることなく、また画素開口面積の変更手段によらずに
、各画素の感度を調整することのできるイメージセンサ
を提供することにある。
【００２３】
【課題を解決するための手段および作用】本発明では、
センサチップ内の一部の画素の出力信号を、他の画素と
異なる水平出力線容量に転送することにより、他の画素
と読み出しゲインを変え、これにより、各画素の感度調
整をするようにしたものである。
センサチップ内の一部の画素の出力信号を、他の画素と
異なる水平出力線容量に転送することにより、他の画素
と読み出しゲインを変え、これにより、各画素の感度調
整をするようにしたものである。
【００２４】従来例の読み出し方法では、各画素の読み
出しゲインＧは、転送容量ＣＴ （４１〜４６）から、
水平出力線容量ＣＨ （６１〜６２）＋アンプ入力容量
ＣＡ （６８）への容量分割と考えて良いので、以下の
ように示すことができる。
出しゲインＧは、転送容量ＣＴ （４１〜４６）から、
水平出力線容量ＣＨ （６１〜６２）＋アンプ入力容量
ＣＡ （６８）への容量分割と考えて良いので、以下の
ように示すことができる。
【００２５】
【数１】
そこで本発明によれば、数１式の分子のＣＨ の値
をかえることにより、読み出しゲインＧを調整すること
ができる。
をかえることにより、読み出しゲインＧを調整すること
ができる。
【００２６】
【実施例】図１は、本発明の特徴を最もよく表わす実施
例の回路図であり、イメージセンサチップの各画素に対
応した出力信号読み出し回路を示す図である。同図にお
いて、図２で説明した従来例の回路図と同様の部分には
、同一の番号を付けることで説明は省略する。
例の回路図であり、イメージセンサチップの各画素に対
応した出力信号読み出し回路を示す図である。同図にお
いて、図２で説明した従来例の回路図と同様の部分には
、同一の番号を付けることで説明は省略する。
【００２７】図１において、６５はアンプ６６の入力容
量及び出力線６９、７３、７４の配線容量の和の容量Ｃ
Ａ ’。７３、７４はそれぞれセンサチップの両端画素
に対応した信号を出力する線である。
量及び出力線６９、７３、７４の配線容量の和の容量Ｃ
Ａ ’。７３、７４はそれぞれセンサチップの両端画素
に対応した信号を出力する線である。
【００２８】上記構成において、従来例と同様にしてセ
ンサバイポーラトランジスタ１１〜１６から信号が順次
読み出されていくが、両端部の画素に対応する信号は、
水平出力線７１，７２を通さず、ＭＯＳトランジスタ５
１、５６の出力線７３、７４により、直接出力線６９に
出力している。従って、端部画素以外の信号は、水平線
出力容量ＣＨ ６１、６２に転送されるが、端部画素の
信号は、異なる水平線出力容量としてのアンプ入力容量
ＣＡ ’６５に転送されることになる。
ンサバイポーラトランジスタ１１〜１６から信号が順次
読み出されていくが、両端部の画素に対応する信号は、
水平出力線７１，７２を通さず、ＭＯＳトランジスタ５
１、５６の出力線７３、７４により、直接出力線６９に
出力している。従って、端部画素以外の信号は、水平線
出力容量ＣＨ ６１、６２に転送されるが、端部画素の
信号は、異なる水平線出力容量としてのアンプ入力容量
ＣＡ ’６５に転送されることになる。
【００２９】このような本実施例の読み出し方法では、
中央画素（センサチップの端部画素以外の画素）の読み
出しゲインＧｃｅｎｔｅｒは、転送容量ＣＴ （４１〜
４６）から、水平出力線容量ＣＨ （６１〜６２）＋ア
ンプ入力容量ＣＡ ’（６５）への容量分割と考えて良
いので、以下のように示すことができる。
中央画素（センサチップの端部画素以外の画素）の読み
出しゲインＧｃｅｎｔｅｒは、転送容量ＣＴ （４１〜
４６）から、水平出力線容量ＣＨ （６１〜６２）＋ア
ンプ入力容量ＣＡ ’（６５）への容量分割と考えて良
いので、以下のように示すことができる。
【００３０】
【数２】
また端部画素の読み出しゲインＧｃｏｒｎｅｒは、
転送容量ＣＴ （４１〜４６）から水平出力線容量とし
てのアンプ入力容量ＣＡ ’（６５）への容量分割であ
ると考えることができるので、以下のように示すことが
できる。
転送容量ＣＴ （４１〜４６）から水平出力線容量とし
てのアンプ入力容量ＣＡ ’（６５）への容量分割であ
ると考えることができるので、以下のように示すことが
できる。
【００３１】
【数３】
従って、数２，３式より、Ｇｃｅｎｔｅｒ＜Ｇｃｏ
ｒｎｅｒとなり、端部画素の感度低下を読み出しゲイン
で補なうことができる。
ｒｎｅｒとなり、端部画素の感度低下を読み出しゲイン
で補なうことができる。
【００３２】（他の実施例）本発明は、他のイメージセ
ンサにも実施可能であり、例えばカラーラインセンサに
実施した例について、以下に説明する。
ンサにも実施可能であり、例えばカラーラインセンサに
実施した例について、以下に説明する。
【００３３】従来、カラーラインセンサのセンサチップ
は複数の画素を有し、これらの画素上にはブルー（Ｂ）
、グリーン（Ｇ）、レッド（Ｒ）のカラーフィルターが
のせられている（図示せず）。そのため、同一光量の光
が入射しても、フィルターによる吸収等の違いにより、
同一の出力信号レベルを得ることが難しく、通常、ブル
ー（Ｇ）の出力信号は、グリーン（Ｇ）、レッド（Ｒ）
の出力信号のレベルより低くなる。
は複数の画素を有し、これらの画素上にはブルー（Ｂ）
、グリーン（Ｇ）、レッド（Ｒ）のカラーフィルターが
のせられている（図示せず）。そのため、同一光量の光
が入射しても、フィルターによる吸収等の違いにより、
同一の出力信号レベルを得ることが難しく、通常、ブル
ー（Ｇ）の出力信号は、グリーン（Ｇ）、レッド（Ｒ）
の出力信号のレベルより低くなる。
【００３４】図４は本発明を、カラーラインセンサのセ
ンサチップ出力信号読み取り回路に実施した回路図を示
したものである。
ンサチップ出力信号読み取り回路に実施した回路図を示
したものである。
【００３５】同図において９１〜１０２は信号を一時保
持しておくための転送容量ＣＴ である。図４に示され
るように、各画素からの出力信号として、転送容量９１
，９４，９７，１００へはＢ信号、転送容量９２，９５
，９８，１０１へはＧ信号、転送容量９３，９６，９９
，１０２へはＲ信号が転送されるようになっている。
持しておくための転送容量ＣＴ である。図４に示され
るように、各画素からの出力信号として、転送容量９１
，９４，９７，１００へはＢ信号、転送容量９２，９５
，９８，１０１へはＧ信号、転送容量９３，９６，９９
，１０２へはＲ信号が転送されるようになっている。
【００３６】また１３１〜１３４は水平出力線、１１１
〜１２２は転送容量９１〜１０２の信号を水平出力線１
３１〜１３４へ転送するためのＭＯＳトランジスタ、１
３６はシフトレジスタ、１３５はＢ信号の出力線、１３
６，１３７はＢ信号の水平出力線１３１，１３２の出力
を交互に切り替えて出力線１３５へ出力するＭＯＳトラ
ンジスタである。
〜１２２は転送容量９１〜１０２の信号を水平出力線１
３１〜１３４へ転送するためのＭＯＳトランジスタ、１
３６はシフトレジスタ、１３５はＢ信号の出力線、１３
６，１３７はＢ信号の水平出力線１３１，１３２の出力
を交互に切り替えて出力線１３５へ出力するＭＯＳトラ
ンジスタである。
【００３７】また１４１〜１４４はそれぞれ水平出力線
１３１〜１３４の水平出力線容量、１５１〜１５５は出
力線１３１〜１３５をリセットするためのＭＯＳトラン
ジスタである。
１３１〜１３４の水平出力線容量、１５１〜１５５は出
力線１３１〜１３５をリセットするためのＭＯＳトラン
ジスタである。
【００３８】上記構成において、転送容量９１〜１０２
に一時保持された信号のうち、Ｇ，Ｒ信号は水平出力線
１３３，１３４に、またＢ信号は、１つずつ交互に水平
出力線１３１，１３２に、シフトレジスタ６７の出力パ
ルスによって順次出力される。
に一時保持された信号のうち、Ｇ，Ｒ信号は水平出力線
１３３，１３４に、またＢ信号は、１つずつ交互に水平
出力線１３１，１３２に、シフトレジスタ６７の出力パ
ルスによって順次出力される。
【００３９】ＭＯＳトランジスタ１３６，１３７は、そ
れぞれφ１ ，φ２ パルスにより交互に開閉し、φ１
１，φ１２がシフトレジスタ６７から出力されるときは
、φ１ が開き、φ２１，φ２２が出力されるときはφ
２ が開く。
れぞれφ１ ，φ２ パルスにより交互に開閉し、φ１
１，φ１２がシフトレジスタ６７から出力されるときは
、φ１ が開き、φ２１，φ２２が出力されるときはφ
２ が開く。
【００４０】またφ１ が立ち下がってからφ２ が立
ち上がるまでの間に、φＨＲＳ のパルスが入り、ＭＯ
Ｓトランジスタ１５１〜１５５が開き、出力線１３１〜
１３５がリセットされる。
ち上がるまでの間に、φＨＲＳ のパルスが入り、ＭＯ
Ｓトランジスタ１５１〜１５５が開き、出力線１３１〜
１３５がリセットされる。
【００４１】このような回路では、Ｂ信号の水平出力線
容量１４１，１４２と、Ｇ信号の水平出力線容量１４３
，Ｒ信号の水平出力線容量１４４では、Ｇ，Ｒ信号の水
平出力線容量１４３，１４４の方が約２倍大きくなるた
め、最初に述べた実施例と同様に、読み出しゲインはＢ
信号がＧ，Ｒ信号に比べて大きくなる。
容量１４１，１４２と、Ｇ信号の水平出力線容量１４３
，Ｒ信号の水平出力線容量１４４では、Ｇ，Ｒ信号の水
平出力線容量１４３，１４４の方が約２倍大きくなるた
め、最初に述べた実施例と同様に、読み出しゲインはＢ
信号がＧ，Ｒ信号に比べて大きくなる。
【００４２】通常、Ｂ信号は信号出力が小さいため、こ
のような読み出し系回路を用いてＢ信号の読み出しゲイ
ンを上げることにより、Ｒ，Ｇ，Ｂの出力差を小さくす
ることができる。
のような読み出し系回路を用いてＢ信号の読み出しゲイ
ンを上げることにより、Ｒ，Ｇ，Ｂの出力差を小さくす
ることができる。
【００４３】
【発明の効果】以上説明したように、センサチップ内の
一部の画素の出力信号を、他の画素と異なる水平出力線
容量に転送することにより、他の画素と読み出しゲイン
を変えることができ、これによって、センサ全体の画素
の感度の違いを補正したり、同一の感度のセンサ出力を
、異なるゲインで読み出したりすることが可能になると
いう効果が得られる。。
一部の画素の出力信号を、他の画素と異なる水平出力線
容量に転送することにより、他の画素と読み出しゲイン
を変えることができ、これによって、センサ全体の画素
の感度の違いを補正したり、同一の感度のセンサ出力を
、異なるゲインで読み出したりすることが可能になると
いう効果が得られる。。
【００４４】すなわち、本発明によれば、特定の画素の
信号増幅手段を特に設けることなく、また画素開口面積
の変更手段によらずに、容易に各画素の感度を調整する
ことができるという効果が得られる。
信号増幅手段を特に設けることなく、また画素開口面積
の変更手段によらずに、容易に各画素の感度を調整する
ことができるという効果が得られる。
【図１】本発明を実施したセンサの等価回路を示した図
。
。
【図２】従来例のセンサの等価回路を示した図。
【図３】マルチチップ型イメージセンサのチップ間つな
ぎ目の開口を示した平面図。
ぎ目の開口を示した平面図。
【図４】本発明を実施したカラーラインセンサの読み出
し回路を示す図。
し回路を示す図。
１１〜１６ センサバイポーラトランジスタ４１〜４
６，９１〜１０２ 転送容量ＣＴ６１，６２ 水平
出力線容量ＣＨ ６５，６８ アンプ入力容量ＣＡ ’，ＣＡ （他の
水平出力線容量） ７１，７２ 水平出力線 ７３，７４ 端部画素の信号出力線 ６７ シフトレジスタ ６９ 出力線 １３１，１３２ Ｂ信号水平出力線 １３３ Ｇ信号水平出力線 １３４ Ｒ信号水平出力線 １４１，１４２ Ｂ信号の水平出力線容量１４３
Ｇ信号の水平出力線容量 １４４ Ｒ信号の水平出力線容量
６，９１〜１０２ 転送容量ＣＴ６１，６２ 水平
出力線容量ＣＨ ６５，６８ アンプ入力容量ＣＡ ’，ＣＡ （他の
水平出力線容量） ７１，７２ 水平出力線 ７３，７４ 端部画素の信号出力線 ６７ シフトレジスタ ６９ 出力線 １３１，１３２ Ｂ信号水平出力線 １３３ Ｇ信号水平出力線 １３４ Ｒ信号水平出力線 １４１，１４２ Ｂ信号の水平出力線容量１４３
Ｇ信号の水平出力線容量 １４４ Ｒ信号の水平出力線容量
Claims (3)
- 【請求項１】 複数の画素を有するセンサチップの一
部の前記画素の出力信号を、他の画素と異なる水平出力
線容量に転送することを特徴とするイメージセンサ。 - 【請求項２】 複数の画素を有するセンサチップを複
数含んで構成されるマルチチップ型イメージセンサにお
いて、前記一部の画素の出力信号を、他の画素と異なる
水平出力線容量に転送することを特徴とするイメージセ
ンサ。 - 【請求項３】 前記一部の画素が前記センサチップの
端部画素であることを特徴とする請求項１又は２に記載
のイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074244A JPH04286460A (ja) | 1991-03-15 | 1991-03-15 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074244A JPH04286460A (ja) | 1991-03-15 | 1991-03-15 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286460A true JPH04286460A (ja) | 1992-10-12 |
Family
ID=13541558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3074244A Pending JPH04286460A (ja) | 1991-03-15 | 1991-03-15 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286460A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054276A (ja) * | 2004-08-11 | 2006-02-23 | Sony Corp | 固体撮像素子 |
-
1991
- 1991-03-15 JP JP3074244A patent/JPH04286460A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054276A (ja) * | 2004-08-11 | 2006-02-23 | Sony Corp | 固体撮像素子 |
| US7812878B2 (en) | 2004-08-11 | 2010-10-12 | Sony Corporation | Solid-state imaging device and imaging apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3120237B2 (ja) | イメージセンサ | |
| US4274113A (en) | Solid-state imaging device | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| JP5004775B2 (ja) | 撮像装置及び撮像システム | |
| US7352400B2 (en) | Solid-state image pickup apparatus having a differential output | |
| EP0400985B1 (en) | Photoelectric converting apparatus | |
| US6867806B1 (en) | Interlace overlap pixel design for high sensitivity CMOS image sensors | |
| US20020100862A1 (en) | Multiplexed and pipelined column buffer for use with an array of photo sensors | |
| EP0626784A1 (en) | Gain-controlled solid-state image pickup device | |
| US7486320B2 (en) | Photoelectric conversion device and image pickup system using the photoelectric conversion device | |
| US6580455B1 (en) | High definition image sensor | |
| JPH04286460A (ja) | イメージセンサ | |
| US12192664B2 (en) | Image sensor and operation method thereof | |
| JPS6337996B2 (ja) | ||
| US7199828B2 (en) | Active pixel sensor cell array | |
| JPH0461573A (ja) | 画素増幅型固体撮像素子 | |
| JPH09246517A (ja) | 増幅型固体撮像素子 | |
| JP3548244B2 (ja) | 光電変換装置 | |
| JP2001257938A (ja) | 固体撮像装置と信号転送方法とその装置 | |
| JP3018721B2 (ja) | イメージセンサ | |
| JPH044682A (ja) | 光電変換装置 | |
| JPH02296470A (ja) | 光電変換装置 | |
| JPS62198257A (ja) | カラ−リニアイメ−ジセンサ | |
| JP2000032349A (ja) | 画像入力装置 | |
| JP2934537B2 (ja) | イメージセンサの出力回路 |