JPH04288703A - 吸収抵抗内蔵型ラットレース及び増幅器 - Google Patents
吸収抵抗内蔵型ラットレース及び増幅器Info
- Publication number
- JPH04288703A JPH04288703A JP3032277A JP3227791A JPH04288703A JP H04288703 A JPH04288703 A JP H04288703A JP 3032277 A JP3032277 A JP 3032277A JP 3227791 A JP3227791 A JP 3227791A JP H04288703 A JPH04288703 A JP H04288703A
- Authority
- JP
- Japan
- Prior art keywords
- rat race
- terminal
- terminals
- amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波入／出力の
分配／合成に用いられるラットレース及びそれを用いた
バランス型増幅器に関する。小型、軽量なマイクロ波伝
送線路としてストリップ線路がよく用いられ、このスト
リップ線路を利用した回路素子にブランチライン型また
はラットレース型ハイブリッド（分配／合成器）がある
。本発明はこのラットレースに係るものである。
分配／合成に用いられるラットレース及びそれを用いた
バランス型増幅器に関する。小型、軽量なマイクロ波伝
送線路としてストリップ線路がよく用いられ、このスト
リップ線路を利用した回路素子にブランチライン型また
はラットレース型ハイブリッド（分配／合成器）がある
。本発明はこのラットレースに係るものである。
【０００２】
【従来の技術】図５（ａ）にラットレースを示す。これ
は１．５波長の線路（図のリング）に４つの入出力端子
Ａ〜Ｄを設けた１８０度位相差のハイブリッドである。 線路の特性インピーダンスは全て√２Ｚ０ 、端子Ａ〜
Ｄの特性インピーダンスは全てＺ０ 、端子ＤとＣ，Ｃ
とＡ，ＡとＢ間の線路長は全てλｇ／４、端子ＤとＢ間
の線路長は３λｇ／４である。このラットレース１０の
アイソレーション（ＩＳＯ）、結合度、ＶＳＷＲ各特性
を図５（ｂ）に示す。この図の横軸は規格化周波数ｆ／
ｆ０ である。図示のように規格化周波数が１．０のと
き、ＢからＣへのアイソレーションは５０ｄＢ以上、Ａ
からＢおよびＡからＣへの結合度は３ｄＢ、端子Ａの電
圧定在波比ＶＳＷＲは１．０である。
は１．５波長の線路（図のリング）に４つの入出力端子
Ａ〜Ｄを設けた１８０度位相差のハイブリッドである。 線路の特性インピーダンスは全て√２Ｚ０ 、端子Ａ〜
Ｄの特性インピーダンスは全てＺ０ 、端子ＤとＣ，Ｃ
とＡ，ＡとＢ間の線路長は全てλｇ／４、端子ＤとＢ間
の線路長は３λｇ／４である。このラットレース１０の
アイソレーション（ＩＳＯ）、結合度、ＶＳＷＲ各特性
を図５（ｂ）に示す。この図の横軸は規格化周波数ｆ／
ｆ０ である。図示のように規格化周波数が１．０のと
き、ＢからＣへのアイソレーションは５０ｄＢ以上、Ａ
からＢおよびＡからＣへの結合度は３ｄＢ、端子Ａの電
圧定在波比ＶＳＷＲは１．０である。
【０００３】このラットレースを入力分配、出力合成に
用いたバランス型増幅器を図６に示す。１２，１４はほ
ヾ同じ特性の増幅回路で、増幅回路１２の入力端は入力
側ラットレースの端子１０に、出力端は出力側ラットレ
ース１０ｂの端子Ａに接続され、増幅回路１４の入力端
は入力側ラットレース１０ａの端子Ａに、出力端は出力
側ラットレース１０ｂの端子Ｄに接続される。マイクロ
波入力はラットレース１０ａの端子Ｂに入り、分配端子
Ａ，Ｄより増幅回路１２，１４へ入る。増幅回路はラッ
トレース１０ｂの端子Ａ，Ｄに入り、合成出力が端子Ｂ
より出力する。ラットレース１０ａ，１０ｂの端子Ｃに
はダミーロード１４，１６が接続される。
用いたバランス型増幅器を図６に示す。１２，１４はほ
ヾ同じ特性の増幅回路で、増幅回路１２の入力端は入力
側ラットレースの端子１０に、出力端は出力側ラットレ
ース１０ｂの端子Ａに接続され、増幅回路１４の入力端
は入力側ラットレース１０ａの端子Ａに、出力端は出力
側ラットレース１０ｂの端子Ｄに接続される。マイクロ
波入力はラットレース１０ａの端子Ｂに入り、分配端子
Ａ，Ｄより増幅回路１２，１４へ入る。増幅回路はラッ
トレース１０ｂの端子Ａ，Ｄに入り、合成出力が端子Ｂ
より出力する。ラットレース１０ａ，１０ｂの端子Ｃに
はダミーロード１４，１６が接続される。
【０００４】
【発明が解決しようとする課題】図６に示すように、ラ
ットレースは電力を分配するとき、分配出力する２ポー
トＡ，Ｄ間にアイソレーション端子Ｃか入力端子Ｂが存
在する。なお入／出力端子はＢに限らず、他の端子でも
よい。例えばＡを入力端子、Ｂ，Ｃを分配端子としても
よく、この場合Ｄがアイソレーション端子になる。
ットレースは電力を分配するとき、分配出力する２ポー
トＡ，Ｄ間にアイソレーション端子Ｃか入力端子Ｂが存
在する。なお入／出力端子はＢに限らず、他の端子でも
よい。例えばＡを入力端子、Ｂ，Ｃを分配端子としても
よく、この場合Ｄがアイソレーション端子になる。
【０００５】分配端子間にアイソレーション端子がある
と、この端子はダミーロードで接地するので（増幅回路
１２，１４の特性インピーダンスが端子インピーダンス
と全く等しいならこの抵抗終端は不要であるが、実際は
そうではなく、反射が生じるので、これを吸収するのに
抵抗終端は必要である）、図６のようにラットレースを
用いてバランス型増幅器を構成した時、増幅回路１２，
１４間にダミーロード１４，１６を配置することになり
、これは回路の小型化の妨げとなる。小型化ができない
と、配線長が長くなり、損失が多くなるという性能面で
の欠点にもつながる。本発明はかゝる点を改善しようと
するもので、アイソレーション端子を設け、これを抵抗
終端することを省略可能にして小型化可能にすることを
目的とするものである。
と、この端子はダミーロードで接地するので（増幅回路
１２，１４の特性インピーダンスが端子インピーダンス
と全く等しいならこの抵抗終端は不要であるが、実際は
そうではなく、反射が生じるので、これを吸収するのに
抵抗終端は必要である）、図６のようにラットレースを
用いてバランス型増幅器を構成した時、増幅回路１２，
１４間にダミーロード１４，１６を配置することになり
、これは回路の小型化の妨げとなる。小型化ができない
と、配線長が長くなり、損失が多くなるという性能面で
の欠点にもつながる。本発明はかゝる点を改善しようと
するもので、アイソレーション端子を設け、これを抵抗
終端することを省略可能にして小型化可能にすることを
目的とするものである。
【０００６】
【課題を解決するための手段】図１に示すように本発明
のラットレースではアイソレーション端子Ｃを除き、代
りに抵抗Ｒを挿入する。図５と同様に端子Ａ，Ｂ，Ｄの
特性インピーダンスは約Ｚ０ Ω、端子Ａ，Ｂ間、Ｂ，
Ｄ間、およびＤ，Ａ間の伝送線路の特性インピーダンス
は共に約√２Ｚ０ Ω、長さはＡ，Ｂ間がλｇ／４，Ｂ
，Ｄ間が３λｇ／４，Ｄ，Ａ間がλｇ／２である。抵抗
Ｒの抵抗値は約２Ｚ０ Ωで、（ａ）ではＡ，Ｄ間伝送
線路のＡ側端、（ｃ）では同Ｄ側端に挿入する。また（
ｂ）では抵抗Ｒを２分して、抵抗値が約Ｚ０ の２つの
抵抗とし、Ａ，Ｄ間伝送線路の両端に挿入する。
のラットレースではアイソレーション端子Ｃを除き、代
りに抵抗Ｒを挿入する。図５と同様に端子Ａ，Ｂ，Ｄの
特性インピーダンスは約Ｚ０ Ω、端子Ａ，Ｂ間、Ｂ，
Ｄ間、およびＤ，Ａ間の伝送線路の特性インピーダンス
は共に約√２Ｚ０ Ω、長さはＡ，Ｂ間がλｇ／４，Ｂ
，Ｄ間が３λｇ／４，Ｄ，Ａ間がλｇ／２である。抵抗
Ｒの抵抗値は約２Ｚ０ Ωで、（ａ）ではＡ，Ｄ間伝送
線路のＡ側端、（ｃ）では同Ｄ側端に挿入する。また（
ｂ）では抵抗Ｒを２分して、抵抗値が約Ｚ０ の２つの
抵抗とし、Ａ，Ｄ間伝送線路の両端に挿入する。
【０００７】このラットレースを用いて構成したバラン
ス型増幅器を図２ 示す。（ａ）では増幅回路１２，１
４の入力側と出力側の両方にラットレース１０ａ，１０
ｂを用いているが、（ｃ）では入力側だけラットレース
を用い、出力側は従来のブランチライン型ハイブリッド
１８を用いている。また（ｂ）でも増幅回路１２，１４
の入力側と出力側にラットレースを用いているが、入力
側ラットレースの端子Ａと増幅回路１４の入力端とを接
続する線路は同端子Ｄと増幅回路１２の入力端とを接続
する線路よりλｇ／４だけ長い。また出力側ラットレー
ス１０ｂの端子Ａと増幅回路１２の出力端とを接続する
線路は、同端子Ｄと増幅回路１４の出力端とを接続する
線路よりλｇ／４だけ長い。
ス型増幅器を図２ 示す。（ａ）では増幅回路１２，１
４の入力側と出力側の両方にラットレース１０ａ，１０
ｂを用いているが、（ｃ）では入力側だけラットレース
を用い、出力側は従来のブランチライン型ハイブリッド
１８を用いている。また（ｂ）でも増幅回路１２，１４
の入力側と出力側にラットレースを用いているが、入力
側ラットレースの端子Ａと増幅回路１４の入力端とを接
続する線路は同端子Ｄと増幅回路１２の入力端とを接続
する線路よりλｇ／４だけ長い。また出力側ラットレー
ス１０ｂの端子Ａと増幅回路１２の出力端とを接続する
線路は、同端子Ｄと増幅回路１４の出力端とを接続する
線路よりλｇ／４だけ長い。
【０００８】
【作用】図１に示すように本発明ではラットレースのア
イソレーション端子Ｃを省略し、該端子Ｃの抵抗終端を
不要にするので、小型化が図れる。抵抗Ｒの挿入で、ア
イソレーション端子を除き、ダミーロードを不要にする
ことができる理由を、次に図３で説明する。
イソレーション端子Ｃを省略し、該端子Ｃの抵抗終端を
不要にするので、小型化が図れる。抵抗Ｒの挿入で、ア
イソレーション端子を除き、ダミーロードを不要にする
ことができる理由を、次に図３で説明する。
【０００９】図３（ａ）は図５のラットレースを示し、
端子ＢＤ，ＤＣ，ＣＡ，ＡＢ間の伝送線路ｌ１ ，ｌ２
ｂ，ｌ２ａ，ｌ３の特性インピーダンスは全て約Ｚ０
、線路長はｌ２ｂ，ｌ２ａ，ｌ３ がλｇ／４、ｌ１
が３λｇ／４である。端子Ｂ，Ａ，Ｃ，Ｄの特性インピ
ーダンスはＺ０ で、本例では端子Ｂより入力し、端子
Ａ，Ｄに分配出力を生じるとしている。このとき端子Ｃ
はアイソレーション端子で、抵抗値Ｚ０ の抵抗で終端
する。
端子ＢＤ，ＤＣ，ＣＡ，ＡＢ間の伝送線路ｌ１ ，ｌ２
ｂ，ｌ２ａ，ｌ３の特性インピーダンスは全て約Ｚ０
、線路長はｌ２ｂ，ｌ２ａ，ｌ３ がλｇ／４、ｌ１
が３λｇ／４である。端子Ｂ，Ａ，Ｃ，Ｄの特性インピ
ーダンスはＺ０ で、本例では端子Ｂより入力し、端子
Ａ，Ｄに分配出力を生じるとしている。このとき端子Ｃ
はアイソレーション端子で、抵抗値Ｚ０ の抵抗で終端
する。
【００１０】この端子Ａ，Ｃ，Ｄ部分を取出したのが図
３（ｂ）である。この図３（ｂ）の回路を、中心周波数
で等価な直列抵抗を用いた回路に置き換える（Ｓパラメ
ータが同じなように等価変換する）と図３（ｃ）〜（ｅ
）になる。線路ｌ２ は線路ｌ２ａとｌ２ｂで、抵抗Ｒ
１ ，Ｒ４ の抵抗値は２Ｚ０ Ω、抵抗Ｒ２ とＲ３
の抵抗値はそれぞれＺ０ Ωである。この図３（ｃ）〜
（ｅ）から明らかなように、等価変換後はアイソレーシ
ョン端子Ｃはなく、抵抗終端は不要である。図２のラッ
トレースは図３（ｅ）に相当する。従って図２のラット
レースに図３（ｃ）または（ｄ）を用いてもよい。図１
（ａ）は図３（ｃ）に、図１（ｂ）は図３（ｄ）に、図
１（ｃ）は図３（ｅ）に相当する。
３（ｂ）である。この図３（ｂ）の回路を、中心周波数
で等価な直列抵抗を用いた回路に置き換える（Ｓパラメ
ータが同じなように等価変換する）と図３（ｃ）〜（ｅ
）になる。線路ｌ２ は線路ｌ２ａとｌ２ｂで、抵抗Ｒ
１ ，Ｒ４ の抵抗値は２Ｚ０ Ω、抵抗Ｒ２ とＲ３
の抵抗値はそれぞれＺ０ Ωである。この図３（ｃ）〜
（ｅ）から明らかなように、等価変換後はアイソレーシ
ョン端子Ｃはなく、抵抗終端は不要である。図２のラッ
トレースは図３（ｅ）に相当する。従って図２のラット
レースに図３（ｃ）または（ｄ）を用いてもよい。図１
（ａ）は図３（ｃ）に、図１（ｂ）は図３（ｄ）に、図
１（ｃ）は図３（ｅ）に相当する。
【００１１】
【実施例】図１のラットレースを、厚さ０．８ｍｍ、比
誘電率２．５のテフロン（商標名）グラス基板上に形成
した。図１のパターンは上記基板の表面側導体をパター
ニングして形成したもので、該基板の裏面側導体（図示
せず）はそのまゝ残し、接地導体としている。即ちこれ
らはマイクロストリップラインを構成する。リング状部
の内径Ｄｉ は７．６ｍｍ、幅Ｗは１．２ｍｍとした。
誘電率２．５のテフロン（商標名）グラス基板上に形成
した。図１のパターンは上記基板の表面側導体をパター
ニングして形成したもので、該基板の裏面側導体（図示
せず）はそのまゝ残し、接地導体としている。即ちこれ
らはマイクロストリップラインを構成する。リング状部
の内径Ｄｉ は７．６ｍｍ、幅Ｗは１．２ｍｍとした。
【００１２】抵抗Ｒにはチップ抵抗を用いた。特性イン
ピーダンスＺ０ は５０Ωであるから図１（ａ）、同（
ｃ）の抵抗Ｒは１００Ω、同（ｂ）のＲは各々５０Ωと
した。このラットレースの特性を図４に示す。図示のよ
うに中心周波数は１１．７ＧＨｚであり、ポートＢから
入力してポートＡ，Ｄに分配する分配特性を図４（ａ）
に、ポートＡ，Ｄ間のアイソレーションおよびポートＡ
，Ｄの反射損失特性を図４（ｂ）に示す。従来例の図５
（ｂ）と比べて特性は殆んど変らない。ひいて言えばＡ
の反射損が従来例よりやゝ悪く、Ｄの反射損がやゝ良い
。
ピーダンスＺ０ は５０Ωであるから図１（ａ）、同（
ｃ）の抵抗Ｒは１００Ω、同（ｂ）のＲは各々５０Ωと
した。このラットレースの特性を図４に示す。図示のよ
うに中心周波数は１１．７ＧＨｚであり、ポートＢから
入力してポートＡ，Ｄに分配する分配特性を図４（ａ）
に、ポートＡ，Ｄ間のアイソレーションおよびポートＡ
，Ｄの反射損失特性を図４（ｂ）に示す。従来例の図５
（ｂ）と比べて特性は殆んど変らない。ひいて言えばＡ
の反射損が従来例よりやゝ悪く、Ｄの反射損がやゝ良い
。
【００１３】図６のダミーロード１４，１６にもチップ
抵抗などを使用すれば、抵抗自体が大型になることはな
いが、これはアイソレーション端子とグランドとの間に
接続されるものであるから、その接続処理が厄介である
。即ち例えば前記基板（ＭＩＣの基板）の表面導体をパ
ターニングしてパッドを形成し、これをスルーホールで
基板裏面の接地導体と接続し、抵抗をこのパッドと端子
Ｃ間に接続する、等の処理になり所要面積の増加、製造
工程の複雑化を招く。この点、図１の構成では抵抗Ｒを
同じ表面パターン間にブリッジさせて搭載し、固定する
だけであるから、場所をとらず、取付て作業は簡単、容
易である。
抵抗などを使用すれば、抵抗自体が大型になることはな
いが、これはアイソレーション端子とグランドとの間に
接続されるものであるから、その接続処理が厄介である
。即ち例えば前記基板（ＭＩＣの基板）の表面導体をパ
ターニングしてパッドを形成し、これをスルーホールで
基板裏面の接地導体と接続し、抵抗をこのパッドと端子
Ｃ間に接続する、等の処理になり所要面積の増加、製造
工程の複雑化を招く。この点、図１の構成では抵抗Ｒを
同じ表面パターン間にブリッジさせて搭載し、固定する
だけであるから、場所をとらず、取付て作業は簡単、容
易である。
【００１４】図２（ａ）で、ラットレース１０ａの端子
Ｄ，Ａと増幅回路１２，１４の入力端との間の線路、お
よびラットレース１０ｂの端子Ａ，Ｄと増幅器１２，１
４の出力端との間の線路の特性インピーダンスはＺ０
とする。また、ラットレース型ハイブリッドの分配端子
間位相差は１８０°、ブランチライン型ハイブリッドの
それは９０°である。ラットレースをブランチラインの
それに近付けるには線路長を変えるとよい。図２（ｂ）
では増幅回路１４の入力線路長を増幅回路１２のそれよ
りλｇ／４だけ長く、また増幅回路１２の出力線路長を
増幅回路１４のそれよりλｇ／４だけ長くしている。こ
の図２（ｂ）では入力インピーダンスの改善が図れる。
Ｄ，Ａと増幅回路１２，１４の入力端との間の線路、お
よびラットレース１０ｂの端子Ａ，Ｄと増幅器１２，１
４の出力端との間の線路の特性インピーダンスはＺ０
とする。また、ラットレース型ハイブリッドの分配端子
間位相差は１８０°、ブランチライン型ハイブリッドの
それは９０°である。ラットレースをブランチラインの
それに近付けるには線路長を変えるとよい。図２（ｂ）
では増幅回路１４の入力線路長を増幅回路１２のそれよ
りλｇ／４だけ長く、また増幅回路１２の出力線路長を
増幅回路１４のそれよりλｇ／４だけ長くしている。こ
の図２（ｂ）では入力インピーダンスの改善が図れる。
【００１５】ラットレースに挿入する抵抗は小型である
から、電力容量は大きくない。そこで出力側のハイブリ
ッドとしては図２（ｃ）のように通常のブランチライン
型ハイブリッドとし、端子Ｇの終端抵抗をいわば外付け
とすると、大出力の場合にも適合できる。
から、電力容量は大きくない。そこで出力側のハイブリ
ッドとしては図２（ｃ）のように通常のブランチライン
型ハイブリッドとし、端子Ｇの終端抵抗をいわば外付け
とすると、大出力の場合にも適合できる。
【００１６】
【発明の効果】以上説明したように本発明によれば、ア
イソレーション端子を設けてこれを抵抗終端する必要の
ないラットレースを実現することができる。このラット
レースを使用したバランス型増幅器は小型で回路損失が
小さく、小型高性能な無線装置の実現に寄与することが
できる。
イソレーション端子を設けてこれを抵抗終端する必要の
ないラットレースを実現することができる。このラット
レースを使用したバランス型増幅器は小型で回路損失が
小さく、小型高性能な無線装置の実現に寄与することが
できる。
【図１】本発明のラットレースを示す平面図である。
【図２】本発明のバランス型増幅器を示す説明図である
。
。
【図３】終端抵抗の置換原理の説明図である。図４】本
発明のラットレースの特性を示す図である。
発明のラットレースの特性を示す図である。
【図５】従来のラットレースの説明図である。
【図６】従来のバランス型増幅器の説明図である。
Ａ，Ｂ，Ｄ 端子
Ｒ 抵抗
ｌ１，ｌ２，ｌ３ 線路
１２，１４ 増幅回路
Claims (4)
- 【請求項１】 特性インピーダンスが約Ｚ０ Ωの第
１，第２，第３の端子と、特性インピーダンスが共に約
√２Ｚ０ Ωで長さがそれぞれ約、３λｇ／４，λｇ／
２，λｇ／４の第１，第２，第３の伝送線路と（λｇ；
伝送線路の置かれた媒質によって決まる実効波長）、抵
抗を有し、第１の端子（Ｂ）と第２の端子（Ｄ）の間に
第１の伝送線路（ｌ１ ）が接続され、第１の端子（Ｂ
）と第３の端子（Ａ）の間に第３の伝送線路（ｌ３ ）
が接続され、第２の端子（Ｄ）と第３の端子（Ａ）の間
に第２の伝送線路（ｌ２ ）と抵抗（Ｒ）の直列回路が
接続されたことを特徴とする吸収抵抗内蔵型ラットレー
ス。 - 【請求項２】 抵抗値の合計値が約２Ｚ０ であり、
単一の抵抗として又は２分割されて第２の伝送線路と直
列に、第２、第３の端子間に接続されることを特徴とす
る請求項１記載の吸収抵抗内蔵型ラットレース。 - 【請求項３】 第１，第２の増幅回路（１２，１４）
と、入力をこれらの増幅回路へ分配する分配器（１０ａ
）と、これらの増幅回路の出力を合成する合成器（１０
ｂ）とを備え、これらの分配器及び又は合成器として、
請求項１又は２のラットレースを用いたことを特徴とす
るバランス型増幅器。 - 【請求項４】 第１，第２の増幅回路がほヾ同じ特性
を持ち、ラットレースの第２，第３の端子（Ｄ，Ａ）と
第１，第２の増幅回路とを結ぶ線路は共に特性インピー
ダンスがＺ０ で、線路長は後者の方が約λｇ／４だけ
長いことを特徴とす請求項３記載のバランス型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032277A JPH04288703A (ja) | 1991-02-01 | 1991-02-01 | 吸収抵抗内蔵型ラットレース及び増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032277A JPH04288703A (ja) | 1991-02-01 | 1991-02-01 | 吸収抵抗内蔵型ラットレース及び増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04288703A true JPH04288703A (ja) | 1992-10-13 |
Family
ID=12354486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3032277A Withdrawn JPH04288703A (ja) | 1991-02-01 | 1991-02-01 | 吸収抵抗内蔵型ラットレース及び増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04288703A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015514360A (ja) * | 2012-03-19 | 2015-05-18 | クアルコム，インコーポレイテッド | 効率が改善された再構成可能な入力電力分配ドハティ増幅器 |
| NL1044741B1 (en) * | 2023-11-27 | 2025-06-04 | Selcuk Gokhun | Low Component Count, Configurable Rat Race Coupler for FMCW Radar TX to RX Isolation |
-
1991
- 1991-02-01 JP JP3032277A patent/JPH04288703A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015514360A (ja) * | 2012-03-19 | 2015-05-18 | クアルコム，インコーポレイテッド | 効率が改善された再構成可能な入力電力分配ドハティ増幅器 |
| NL1044741B1 (en) * | 2023-11-27 | 2025-06-04 | Selcuk Gokhun | Low Component Count, Configurable Rat Race Coupler for FMCW Radar TX to RX Isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5697088A (en) | Balun transformer | |
| US5424694A (en) | Miniature directional coupler | |
| US5455545A (en) | Compact low-loss microwave balun | |
| US4129839A (en) | Radio frequency energy combiner or divider | |
| US7528676B2 (en) | Balun circuit suitable for integration with chip antenna | |
| US20010001548A1 (en) | Power splitter/combiner circuit, high power amplifier and balun circuit | |
| US4851795A (en) | Miniature wide-band microwave power divider | |
| US6636126B1 (en) | Four port hybrid | |
| US6794953B2 (en) | Radio frequency amplifying circuit | |
| JP3136058B2 (ja) | 平衡不平衡変換回路 | |
| US4809356A (en) | Three-way power splitter using directional couplers | |
| CN1938898A (zh) | 低噪声放大器对的输入布置 | |
| US20040217817A1 (en) | Low noise balanced amplifier | |
| US6121853A (en) | Broadband coupled-line power combiner/divider | |
| JP3811551B2 (ja) | 高出力電力増幅器 | |
| KR20070089579A (ko) | 스터브 소자를 이용한 다단 마이크로스트립 브랜치 라인결합기 | |
| JP2000216606A (ja) | 電力分配合成器 | |
| JPH04288703A (ja) | 吸収抵抗内蔵型ラットレース及び増幅器 | |
| JP2005101946A (ja) | 電力分配合成器 | |
| US7142836B2 (en) | Microwave filter distributed on circuit board of wireless communication product | |
| JP2000106501A (ja) | 電力分配回路、電力合成回路 | |
| JPH11136011A (ja) | マイクロストリップバランおよび高周波電力増幅器 | |
| US20040041649A1 (en) | Compact balun with rejection filter for 802.11a and 802.11b simultaneous operation | |
| KR100533907B1 (ko) | λ/4 전송선로를 소형화 시킨 전송선로 | |
| JPS6345901A (ja) | 方向性結合器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |