JPH04288736A - データ書込み、読出し装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ書込み、読出し装
置に関し、特に、ディジタル多重データを受信する際の
データ分離に用いられるデータ書込み、読出し装置に関
する。

【０００２】送信装置から送られてくるディジタル多重
データを受信装置で受信する際、バッファメモリにデー
タを書込み、ここから読出しを行なう。この場合、書込
みデータを、送信側から送られてくるマスクパルスを書
込みアドレスカウンタに供給することにより、バッファ
メモリに書込まないようにする（マスキング）ことがあ
る。このとき、送信側基準クロックと書込みデータタイ
ミングとにずれを生じると、このずれを吸収するために
マスクパルス期間も通常のフレームの１２ビット分から
大きくなったり（ポジティブフレーム＝例えば１６ビッ
ト分）、又は、小さくなったり（ネガティブフレーム＝
例えば８ビット分）する。一般に、ポジティブフレーム
及びネガティブフレームのマスクパルス期間は通常フレ
ーム（１２ビット分）の±４ビットになる。

【０００３】そこで、このようにマスクパルスがポジテ
ィブフレーム又はネガティブフレームになっても書込み
アドレスカウンタを正常に動作させる必要がある。

【０００４】

【従来の技術】図７は従来の一例のブロック図を示す。 端子１に入来した書込みデータ（ＷＤＡＴＡ）（図８（
Ａ））は書込みアドレスカウンタ（アドレス発生器）２
からの書込みアドレスによってバッファメモリ３に書込
まれ、バッファメモリ３に書込まれたデータは読出しア
ドレスカウンタ（アドレス発生器）４からの読出しアド
レスによって読出され、読出しデータ（ＲＤＡＴＡ）と
して端子５より出力される。この場合、書込みアドレス
カウンタ２は端子６からの書込みクロックにより、又、
読出しアドレスカウンタ４は端子７からの読出しクロッ
クにより夫々カウント動作され、夫々のカウンタ２，４
からの書込みタイミング信号と読出しタイミング信号と
は位相比較器８にて位相比較され、得られた位相比較誤
差信号によってＰＬＬ（位相ロック・ループ）９にて書
込み位相と読出し位相とが一致しないようにある一定の
位相差をもつように読出しクロックを位相ロックする。

【０００５】ここで、端子１０に入来したマスクパルス
（通常フレームでは１２ビット分、図８（Ａ））は書込
みアドレスカウンタ２に供給され、これにより、カウン
タ２からのアドレスをバッファメモリ３に供給しないよ
うにして書込みデータ（図８（Ａ））をバッファメモリ
３に書込まないようにする。これは、送信側基準クロッ
クと書込みデータタイミングとにずれを生じていない通
常フレーム状態であり、マスクパルス期間は書込みデー
タの１２ビット分の長さをもつ。

【０００６】

【発明が解決しようとする課題】ところが、マスクパル
ス期間が通常フレーム期間（１２ビット分）よりも長く
なって図８（Ｂ）に示すように１６ビット分になった場
合（ポジティブフレーム）、書込みアドレスカウンタ２
は瞬時にカウント動作を停止され、一方、マスクパルス
期間が通常フレーム期間（１２ビット分）よりも短くな
って図８（Ｃ）に示すように８ビット分になった場合（
ネガティブフレーム）、書込みアドレスカウンタ２は瞬
時にカウントアップされる。このように、書込みアドレ
スカウンタ２が瞬時にカウント動作停止又は瞬時にカウ
ントアップされると、ＰＬＬ９による位相ロック動作が
その変化に追従できず、これにより、読出しクロックの
周波数が急変し、従って、ジッタが急激に増大し、書込
み動作及び読出し動作が一定の位相差を以て正確に行な
われなくなる問題点があった。

【０００７】本発明は、マスクパルス期間が通常フレー
ムの場合よりも長く（又は短く）なった場合でもジッタ
を低減させて書込み動作及び読出し動作を一定の位相差
を以て正確に行なうようにすることができるデータ書込
み、読出し装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】図１は本発明の原理説明
図を示す。同図中、２は書込みアドレスカウンタ、３は
メモリで、書込みデータをメモリ３に書込みを行なう際
、入力されるマスクパルスの期間のみ書込みを行なわな
いようにする機能をもつ。このようなデータ書込み、読
出し装置において、本発明は次の各手段をもつ。１５は
データ遅延回路で、書込みデータを所定ビットずつ順次
遅延させて複数の遅延データ（Ａ〜Ｄ）を得る。１６は
マスクパルス遅延回路で、マスクパルスを上記遅延量と
同じ遅延量順次遅延させて複数の遅延マスクパルス（ａ
〜ｄ）を得る。１７は選択制御回路で、ポジティブフレ
ーム及びネガティブフレームになった時に夫々得られる
連続マスク検出信号に応じて各フレーム毎に複数の遅延
データ及び複数の遅延マスクパルスを一つずつ順次選択
するための選択制御信号を得る。２１はデータセレクタ
で、複数の遅延データを選択制御信号に応じて各フレー
ム毎に選択して取出す。２２はマスクパルスセレクタで
、選択制御信号に応じて複数の遅延マスクパルスのタイ
ミングを各フレーム毎に選択して所定期間のマスクパル
スを出力する。本発明では、マスクパルスセレクタ２２
で、ポジティブフレームの場合はポジティブフレームの
マスクパルス期間よりも短くかつ通常フレームのマスク
パルス期間よりも長い期間のマスクパルス（Ｐａ，Ｐｂ
，…）を得、ネガティブフレームの場合はネガティブフ
レームのマスクパルス期間よりも長くかつ通常フレーム
のマスクパルス期間よりも短い期間のマスクパルス（Ｐ
ｇ，Ｐｆ，…）を得る。

【０００９】

【作用】ポジティブフレームの場合、図３，図４に示す
如く１ビットずつ順次遅延された複数のマスクパルス（
ａ〜ｄ）のタイミングを各フレーム毎に順次選択してい
くことによって通常フレーム（１２ビット分）よりも１
ビット長い期間（１３ビット分）のマスクパルスを得る
。これにより、書込みアドレスカウンタ２は高々１ビッ
ト分カウント動作を停止されるだけであり、書込み位相
と読出し位相とを位相比較して読出しタイミングを位相
ロックするＰＬＬの動作はその変化に追従でき、ジッタ
が急激に増大することはない。一方、ネガティブフレー
ムの場合、図５，図６に示す如く、１ビットずつ順次遅
延された複数のマスクパルス（ｇ〜ｄ）のタイミングを
各フレーム毎に順次選択していくことによって通常フレ
ームよりも１ビット短い期間（１１ビット分）のマスク
パルスを得る。これにより、書込みアドレスカウンタ２
は高々１ビット分カウントアップされるだけであり、Ｐ
ＬＬの動作はその変化を追従でき、ジッタが急激に増大
することはない。

【００１０】

【実施例】図２は本発明の一実施例のブロック図を示し
、同図中、図７と同一構成部分には同一番号を付してそ
の説明を省略する。図２中、１５はシフトレジスタ（デ
ータ遅延回路）で、書込みデータを１ビットずつ順次遅
延して例えば７つのデータ（基本書込みデータをＡとす
ると、Ａ〜Ｇ）として出力する。１６はシフトレジスタ
（マスクパルス遅延回路）で、マスクパルスを１ビット
ずつ順次遅延して例えば７つのマスクパルス（基本マス
クパルスをａとすると、ａ〜ｇ）として出力する。 １７は選択制御回路で、端子１８，１９に入来する連続
マスク検出信号■，■（前段の回路（図示せず）でマス
クパルスが１６ビット分（ポジティブフレーム）又は８
ビット分（ネガティブフレーム）になったことを検出し
て出力される）及び端子２０に入来するフレームパルス
を供給されて選択制御信号を夫々出力する。２１はセレ
クタ（データセレクタ）で、選択制御信号により、ポジ
ティブフレームの場合には書込みデータＡ〜Ｄを順次繰
返し選択する一方、ネガティブフレームの場合には書込
みデータＧ〜Ｄを順次繰返し選択する。２２はセレクタ
（マスクパルスセレクタ）で、選択制御信号により、ポ
ジティブフレームの場合にはマスクパルスａ〜ｄを順次
繰返し選択する一方、ネガティブフレームの場合にはマ
スクパルスｇ〜ｄを順次繰返し選択する。その他の構成
は図７に示す従来例と同様である。

【００１１】次に、本発明の動作について図３〜図６に
示すタイムチャートと併せて説明する。

【００１２】先ず、ポジティブフレーム時について説明
する。端子１に入来した書込みデータはシフトレジスタ
１５にて１ビットずつ順次遅延されてデータＡ〜Ｇ（図
３）とされ、セレクタ２１に供給される。一方、端子１
０に入来したマスクパルスはシフトレジスタ１６にて１
ビットずつ順次遅延されてマスクパルスａ〜ｇ（図３）
とされ、セレクタ２２に供給される。更に、ポジティブ
フレームになったことが前段の回路（図示せず）で検出
され、連続マスク検出信号■，■（図３に示す如く、信
号■がＨ，信号■がＬ）が夫々端子１８，１９に入来し
、選択制御回路１７からはフレームパルスに同期してＡ
（ａ）選択制御信号が出力されてセレクタ２１，２２に
供給される。これにより、セレクタ２１はデータＡを選
択して出力（図３の時刻ｔａ）する一方、セレクタ２２
はマスクパルスａを選択してそれまでのマスクパルスｄ
の立上りからマスクパルスａの立下りまでの期間（１３
ビット分）のマスクパルスＰａ（図３）を出力する。 このようにして、１６ビット分のマスクパルスが１３ビ
ット分（通常フレームのマスクパルス期間より１ビット
多い）に短縮される。

【００１３】次のフレームは通常フレームになるので、
端子１０に入来するマスクパルスは１２ビット分になる
。選択制御回路１７からはフレームパルスに同期してＢ
（ｂ）選択制御信号が出力され、これにより、セレクタ
２１はデータＢを選択して出力（図３の時刻ｔｂ）する
一方、セレクタ２２はマスクパルスｂを選択してそれま
でのマスクパルスａの立上りからマスクパルスｂの立下
りまでの期間（１３ビット分）のマスクパルスＰｂ（図
３）を出力する。同様にして、図４の時刻ｔｃではデー
タＣが選択出力される一方、マスクパルスＰｃが出力さ
れ、時刻ｔｄではデータＤが選択出力される一方、マス
クパルスＰｄが出力される。

【００１４】このように、本発明では、ポジティブフレ
ームとなった場合、これを検出してマスクパルスを強制
的に１３ビット分にする。マスクパルスは通常フレーム
の１２ビット分から高々１ビット増加しただけであるの
で、書込みアドレスカウンタ２は高々１ビット分カウン
ト動作を停止されるだけであり、従って、ＰＬＬ９によ
る位相ロック動作はその変化に追従でき、これにより、
従来例のようにジッタが急激に増大することはなく、書
込み動作及び読出し動作を一定の位相差を以て正確に行
なうことができる。

【００１５】この場合、本発明では一旦ポジティブフレ
ーム（後述のネガティブフレームの場合も同様）になっ
た場合、ここから４フレーム期間はマスクパルスが１３
ビット（ネガティブフレームの場合は８ビット）になら
ざるを得ない。即ち、ポジティブフレーム又はネガティ
ブフレームが４フレーム期間に２回発生すると対処でき
ないことになる。そこで、本発明では、ポジティブフレ
ーム又はネガティブフレームの発生頻度を４フレーム期
間に１回以下であるものと仮定する必要がある。

【００１６】又、本発明では、ポジティブフレームにな
った場合、次のフレームが通常フレームであるにも拘わ
らずマスクパルスが１３ビット分になる。然るに、本発
明では、マスクパルス期間の途中で次のデータを選択す
るように切換えているので、本来マスクされてはならな
いデータ１ビット分（図３及び図４のセレクタ２２出力
中、破線で示すタイミングのデータ）がマスクされるよ
うな不都合を生じることはない。つまり、例えばマスク
パルスＰｂ期間では破線のタイミングのデータはＡから
既にＢに切換わっており、同様に、マスクパルスＰｃ期
間では破線のタイミングのデータはＢから既にＣに切換
わっている。

【００１７】次に、ネガティブフレーム時について説明
する。端子１に入来した書込みデータはシフトレジスタ
１５にて１ビットずつ順次遅延されてデータＤ〜Ｇ（図
５）とされ、セレクタ２１に供給される。一方、端子１
０に入来したマスクパルスはシフトレジスタ１６にて１
ビットずつ順次遅延されてマスクパルスｄ〜ｇ（図５）
とされ、セレクタ２２に供給される。更に、ネガティブ
フレームになったことが前段の回路で検出され、連続マ
スク検出信号■，■（図５に示す如く、信号■がＬ，信
号■がＨ）が夫々端子１８，１９に入来し、選択制御回
路１７からはフレームパルスに同期してＧ（ｇ）選択制
御信号が出力されてセレクタ２１，２２に供給される。 これにより、セレクタ２１はデータＧを選択して出力（
図５の時刻ｔｇ）する一方、セレクタ２２はマスクパル
スｇを選択してそれまでのマスクパルスｄの立上りから
マスクパルスｇの立下りまでの期間（１１ビット分）の
マスクパルスＰｇ（図５）を出力する。このようにして
、８ビット分のマスクパルスが１１ビット分（通常フレ
ームのマスクパルス期間より１ビット少ない）に増加さ
れる。

【００１８】次のフレームは通常フレームになるので、
端子１０に入来するマスクパルスは１２ビット分になる
。選択制御回路１７からはフレームパルスに同期してＦ
（ｆ）選択制御信号が出力され、これにより、セレクタ
２１はデータＦを選択して出力（図５の時刻ｔｆ）する
一方、セレクタ２２はマスクパルスｆを選択してそれま
でのマスクパルスｇの立上りからマスクパルスｆの立下
りまでの期間（１１ビット分）のマスクパルスＰｆ（図
５）を出力する。同様にして、図６の時刻ｔｅではデー
タＥが選択出力される一方、マスクパルスＰｅが出力さ
れ、時刻ｔｄではデータＤが選択出力される一方、マス
クパルスＰｄが出力される。

【００１９】このように、本発明では、ネガティブフレ
ームとなった場合、これを検出してマスクパルスを強制
的に１１ビット分にする。マスクパルスは通常フレーム
の１２ビット分から高々１ビット短縮しただけであるの
で、書込みアドレスカウンタ２は高々１ビット分カウン
トアップされるだけであり、従って、ＰＬＬ９による位
相ロック動作はその変化に追従でき、これにより、従来
例のようにジッタが急激に増大することはなく、書込み
動作及び読出し動作を一定の位相差を以て正確に行なう
ことができる。

【００２０】本発明では、ネガティブフレームになった
場合、次のフレームが通常フレームであるにも拘わらず
マスクパルスが１１ビット分になる。然るに、本発明で
は、マスクパルス期間の途中で次のデータを選択するよ
うに切換えているので、本来マスクするべきデータ１ビ
ット分（図５及び図６のセレクタ２２出力中、破線で示
すタイミングのデータ）がマスクされないような不都合
を生じることはない。つまり、例えばマスクパルスＰｆ
期間では破線のタイミングのデータはＧから既にＦに切
換わっており、同様に、マスクパルスＰｅ期間では破線
のタイミングのデータはＦから既にＥに切換わっている
。

【００２１】

【発明の効果】本発明によれば、ポジティブフレーム及
びネガティブフレームの場合、書込みアドレスカウンタ
は通常フレーム時に対して高々１ビット分カウント動作
又はカウントアップされるだけであるので、ＰＬＬ動作
はその変化に追従でき、従来例のようにジッタが急激に
増大することはなく、書込み動作及び読出し動作を一定
の位相差を以て正確に行なうことができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例のブロック図である。

【図３】本発明におけるポジティブフレーム時のタイム
チャート（その１）である。

【図４】本発明におけるポジティブフレーム時のタイム
チャート（その２）である。

【図５】本発明におけるネガティブフレーム時のタイム
チャート（その１）である。

【図６】本発明におけるネガティブフレーム時のタイム
チャート（その２）である。

【図７】従来の一例のブロック図である。

【図８】フレームフォーマットの説明図である。

【符号の説明】

１　　データ入力端子 ２　　書込みアドレスカウンタ ３　　バッファメモリ ４　　読出しアドレスカウンタ ５　　データ出力端子 ７　　読出しクロック入力端子 ８　　位相比較器 ９　　ＰＬＬ １０　　マスクパルス入力端子 １５　　シフトレジスタ（データ遅延回路）１６　　シ
フトレジスタ（マスクパルス遅延回路）１７　　選択制
御回路 １８，１９　　連続マスク検出信号入力端子２０　　フ
レームパルス入力端子 ２１　　セレクタ（データセレクタ）

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　書込みデータを書込みアドレスカウン
   タ（２）からの書込みアドレスに応じてメモリ（３）に
   書込みを行なう際、入力されるマスクパルスの期間のみ
   書込みを行なわないようにする機能をもつデータ書込み
   、読出し装置において、上記書込みデータを所定ビット
   ずつ順次遅延させて複数の遅延データ（Ａ〜Ｄ）を得る
   データ遅延回路（１５）と、上記マスクパルスを上記遅
   延量と同じ遅延量順次遅延させて複数の遅延マスクパル
   ス（ａ〜ｄ）を得るマスクパルス遅延回路（１６）と、
   ポジティブフレーム及びネガティブフレームになった時
   に夫々得られる連続マスク検出信号に応じて各フレーム
   毎に上記複数の遅延データ及び上記複数の遅延マスクパ
   ルスを一つずつ順次選択するための選択制御信号を得る
   選択制御回路（１７）と、上記複数の遅延データを上記
   選択制御信号に応じて各フレーム毎に選択して取出すデ
   ータセレクタ（２１）と、上記選択制御信号に応じて上
   記複数の遅延マスクパルスのタイミングを各フレーム毎
   に選択して所定期間のマスクパルスを出力するマスクパ
   ルスセレクタ（２２）とよりなり、上記マスクパルスセ
   レクタ（２２）で、ポジティブフレームの場合はポジテ
   ィブフレームのマスクパルス期間よりも短くかつ通常フ
   レームのマスクパルス期間よりも長い期間のマスクパル
   ス（Ｐａ，Ｐｂ，…）を得、ネガティブフレームの場合
   はネガティブフレームのマスクパルス期間よりも長くか
   つ通常フレームのマスクパルス期間よりも短い期間のマ
   スクパルス（Ｐｇ，Ｐｆ，…）を得る構成としたことを
   特徴とするデータ書込み、読出し装置。