JPH04288837A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04288837A JPH04288837A JP3039961A JP3996191A JPH04288837A JP H04288837 A JPH04288837 A JP H04288837A JP 3039961 A JP3039961 A JP 3039961A JP 3996191 A JP3996191 A JP 3996191A JP H04288837 A JPH04288837 A JP H04288837A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- power supply
- fuse
- common
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はウエハ状態でのエージ
ング方法に関するものである。
ング方法に関するものである。
【０００２】
【従来の技術】図２は例えば特開昭６３−２０４６２１
号公報に示されたウエハ状態でエージング可能な従来の
ウエハチップレイアウトを示したものであり、図におい
て１はウエハ、２は電源供給用共通パッド、３は共通電
源配線、４はチップである。
号公報に示されたウエハ状態でエージング可能な従来の
ウエハチップレイアウトを示したものであり、図におい
て１はウエハ、２は電源供給用共通パッド、３は共通電
源配線、４はチップである。
【０００３】次に動作について説明する。共通電源配線
３は各チップ４の同一機能端子、例えば電源端子やグラ
ンド端子を共通にするもので、それらは電源供給用共通
パッド２に接続されている。チップ４のエージングは初
期故障を検出するために行ない、一般に １２５℃程度
の高温で、電源供給用共通パッド２間の外部電源を最大
動作電圧に設定し数時間エージングを行なっている。そ
の後、ウエハテストを行ない良品を後工程に進める。又
共通電源配線３はウエハ１をダイシングする際に切り、
一コずつのチップ４としていた。
３は各チップ４の同一機能端子、例えば電源端子やグラ
ンド端子を共通にするもので、それらは電源供給用共通
パッド２に接続されている。チップ４のエージングは初
期故障を検出するために行ない、一般に １２５℃程度
の高温で、電源供給用共通パッド２間の外部電源を最大
動作電圧に設定し数時間エージングを行なっている。そ
の後、ウエハテストを行ない良品を後工程に進める。又
共通電源配線３はウエハ１をダイシングする際に切り、
一コずつのチップ４としていた。
【０００４】
【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のように構成されているので、ダイシング時
に共通電源配線がチップサイドのへき面でショートし電
源−グランド間がショートしてしまう問題や、全チップ
の内、一コでも電源−グランド間がショートしている不
良モードがあると電源供給用共通パッド間の電源電流が
過大に流れ電源が破壊する恐れがあるなどの問題点があ
った。
装置は以上のように構成されているので、ダイシング時
に共通電源配線がチップサイドのへき面でショートし電
源−グランド間がショートしてしまう問題や、全チップ
の内、一コでも電源−グランド間がショートしている不
良モードがあると電源供給用共通パッド間の電源電流が
過大に流れ電源が破壊する恐れがあるなどの問題点があ
った。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ダイシング時のチップサイドへ
き面でのショートが起っても問題なく、又、不良のチッ
プがあっても外部電源電流に過大な電流が流れない様な
半導体集積回路装置を得ることを目的とする。
ためになされたもので、ダイシング時のチップサイドへ
き面でのショートが起っても問題なく、又、不良のチッ
プがあっても外部電源電流に過大な電流が流れない様な
半導体集積回路装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体集
積回路装置は各チップの電源配線と共通電源配線間にヒ
ューズを入れたもので、かつヒューズを各チップ内に形
成したものである。
積回路装置は各チップの電源配線と共通電源配線間にヒ
ューズを入れたもので、かつヒューズを各チップ内に形
成したものである。
【０００７】
【作用】この発明におけるヒューズは不良のチップの電
源からの切り離し、及びダイシング前に各チップの電源
配線と共通電源配線間の切り離しがチップ内で可能とな
る。
源からの切り離し、及びダイシング前に各チップの電源
配線と共通電源配線間の切り離しがチップ内で可能とな
る。
【０００８】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１，２，３４は図２の
従来例に示した１，２，３，４と同様であるので説明を
省略する。５はヒューズ、６は各チップ４の電源端子で
ある。
ついて説明する。図１において、１，２，３４は図２の
従来例に示した１，２，３，４と同様であるので説明を
省略する。５はヒューズ、６は各チップ４の電源端子で
ある。
【０００９】共通電源配線３は電源供給用共通パッド２
と各チップ４中の各ヒューズ５と接続し、各ヒューズ５
の他端子は各チップ４の電源端子６に接続されている。 又各ヒューズ５は各チップ４内部に形成されている。
と各チップ４中の各ヒューズ５と接続し、各ヒューズ５
の他端子は各チップ４の電源端子６に接続されている。 又各ヒューズ５は各チップ４内部に形成されている。
【００１０】各ヒューズ５は例えば薄膜金属にて容易に
作成することは可能で、バイポーラ型フィールドプログ
ラマブルＲＯＭなどで実用化されている。
作成することは可能で、バイポーラ型フィールドプログ
ラマブルＲＯＭなどで実用化されている。
【００１１】次に動作を説明する。ウエハ１をウエハテ
ストし、不良のウエハ１についてはヒューズ５を切断で
きる様、チップ４に補助回路等を設けるか、レーザの照
射等により切断できる様にし、不良のチップ４の電源端
子６と電源供給用共通パッド２間を絶縁することができ
る。
ストし、不良のウエハ１についてはヒューズ５を切断で
きる様、チップ４に補助回路等を設けるか、レーザの照
射等により切断できる様にし、不良のチップ４の電源端
子６と電源供給用共通パッド２間を絶縁することができ
る。
【００１２】次にウエハテスト後のウエハ１の電源供給
用共通パッド２に電圧を印加しウエハ１を高温炉に入れ
エージングを行なう。エージングが完了したウエハ１の
全ヒューズ５を大電流によるかレーザー照射等により切
断する。これにより各チップ４の電源端子６と共通電源
配線３間を絶縁することができる。
用共通パッド２に電圧を印加しウエハ１を高温炉に入れ
エージングを行なう。エージングが完了したウエハ１の
全ヒューズ５を大電流によるかレーザー照射等により切
断する。これにより各チップ４の電源端子６と共通電源
配線３間を絶縁することができる。
【００１３】ヒューズ５は各チップ４内に形成されてい
るためダイシング時チップサイドの壁面でショートする
のは共通電源配線３のみであり、チップサイド壁面ショ
ートにより不良のチップ４は発生しなくなる。
るためダイシング時チップサイドの壁面でショートする
のは共通電源配線３のみであり、チップサイド壁面ショ
ートにより不良のチップ４は発生しなくなる。
【００１４】
【発明の効果】以上のように、この発明によればヒュー
ズを設けたことにより、不良のチップのエージング電源
の負担を軽減できる効果がある。
ズを設けたことにより、不良のチップのエージング電源
の負担を軽減できる効果がある。
【００１５】又ダイシング時に共通電源配線がチップサ
イドの壁面でショートし、電源−グランド間がショート
してしまう問題をなくす効果がある。
イドの壁面でショートし、電源−グランド間がショート
してしまう問題をなくす効果がある。
【図１】この発明の一実施例による半導体集積回路装置
のウエハチップレイアウトを示す説明図である。
のウエハチップレイアウトを示す説明図である。
【図２】従来の半導体集積回路装置のウエハチップレイ
アウトを示す説明図である。
アウトを示す説明図である。
１ ウエハ
２ 電源供給用共通パッド
３ 共通電源配線
４ チップ
５ ヒューズ
６ 電源端子
Claims (1)
- 【請求項１】 最終的に個々のチップに分割される各
チップの電源配線と上記各チップの共通電源配線が上記
各チップ上に設けられたヒューズで接続されたことを特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039961A JPH04288837A (ja) | 1991-03-06 | 1991-03-06 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039961A JPH04288837A (ja) | 1991-03-06 | 1991-03-06 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04288837A true JPH04288837A (ja) | 1992-10-13 |
Family
ID=12567557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039961A Pending JPH04288837A (ja) | 1991-03-06 | 1991-03-06 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04288837A (ja) |
-
1991
- 1991-03-06 JP JP3039961A patent/JPH04288837A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142801B2 (ja) | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| JP3226074B2 (ja) | 半導体集積回路装置 | |
| US6236225B1 (en) | Method of testing the gate oxide in integrated DMOS power transistors and integrated device comprising a DMOS power transistor | |
| JP2000124279A (ja) | ウエハバーンインに対応する半導体装置 | |
| JPH04288837A (ja) | 半導体集積回路装置 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH065677A (ja) | 半導体装置 | |
| JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
| JPS61268034A (ja) | 半導体装置 | |
| JP3474669B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JPS62221126A (ja) | 半導体装置の試験方法及びその実施用ウエハ | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| JPH1187614A (ja) | 半導体集積回路装置 | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JPH05145005A (ja) | 半導体装置 | |
| JPH10313028A (ja) | 半導体ウェハ、半導体装置用スクリーニング装置及び半導体装置の製造方法 | |
| JPH05209925A (ja) | バーインボード | |
| JPH03139842A (ja) | 集積回路ウェハ | |
| JPH04346451A (ja) | 半導体装置 | |
| JPS6257260B2 (ja) | ||
| JPS58157154A (ja) | 半導体集積回路装置 | |
| JPS63312648A (ja) | 半導体集積回路チップの製法 | |
| JP2001144152A (ja) | ウエハおよび半導体装置の製造方法 |