JPH04289775A - インバータ - Google Patents
インバータInfo
- Publication number
- JPH04289775A JPH04289775A JP3027075A JP2707591A JPH04289775A JP H04289775 A JPH04289775 A JP H04289775A JP 3027075 A JP3027075 A JP 3027075A JP 2707591 A JP2707591 A JP 2707591A JP H04289775 A JPH04289775 A JP H04289775A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- common bus
- signal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、パルス幅変調式イン
バータ、特に、複数台が並列運転されるインバータに関
するものである。
バータ、特に、複数台が並列運転されるインバータに関
するものである。
【０００２】
【従来の技術】図４は、例えば特開平１−３０３０６０
に示された従来のインバータの構成図であり、２台のパ
ルス幅変調式のインバータが並列運転される場合を示す
。図において、１号インバータ１と、図示を省略した同
じ構成の２号インバータ２とが共通母線３を介して互い
に出力端を並列接続され、直流電源４、５から直流電力
を受けて共通の負荷６へ交流電力を供給している。
に示された従来のインバータの構成図であり、２台のパ
ルス幅変調式のインバータが並列運転される場合を示す
。図において、１号インバータ１と、図示を省略した同
じ構成の２号インバータ２とが共通母線３を介して互い
に出力端を並列接続され、直流電源４、５から直流電力
を受けて共通の負荷６へ交流電力を供給している。
【０００３】インバータ本体１１は例えば高周波スイッ
チングの可能なトランジスタやパワーＭＯＳＦＥＴによ
り構成されたもので、図３（ａ） のような３相ブリッ
ジインバータや同図（ｂ） のような単相ブリッジイン
バータのそれぞれのアームのトランジスタＱ１ 〜Ｑ６
が出力周波数（例えば６０ＨＺ ）の１０倍から数
１００倍程度の高周波でスイッチングするものである。 スイッチングのタイミングはパルス幅変調（以下、ＰＷ
Ｍと称す）回路１２で決まるが、ＰＷＭ回路１２は例え
ば三角波キャリアと出力電圧指令信号の交差でスイッチ
ングする正弦波三角波比較ＰＷＭ回路である。
チングの可能なトランジスタやパワーＭＯＳＦＥＴによ
り構成されたもので、図３（ａ） のような３相ブリッ
ジインバータや同図（ｂ） のような単相ブリッジイン
バータのそれぞれのアームのトランジスタＱ１ 〜Ｑ６
が出力周波数（例えば６０ＨＺ ）の１０倍から数
１００倍程度の高周波でスイッチングするものである。 スイッチングのタイミングはパルス幅変調（以下、ＰＷ
Ｍと称す）回路１２で決まるが、ＰＷＭ回路１２は例え
ば三角波キャリアと出力電圧指令信号の交差でスイッチ
ングする正弦波三角波比較ＰＷＭ回路である。
【０００４】このインバータには電流マイナーループが
設けられており、電流制御回路１３は変流器（以下、Ｃ
Ｔと称す）１４と電流センサ１５によりフィードバック
された出力電流がリミッタ１６を経由して送られてくる
電流指令と一致するようにＰＷＭ回路１２へ制御信号を
送る。出力母線にはフィルタ用のコンデンサ１７及び２
号のインバータ２による逆起電圧があるので、出力電流
を制御するには、インバータ本体１１がこの逆起電圧と
リアクトル１８へ印加すべき電圧の和を発生する必要が
ある。従って出力母線電圧を電圧センサ１９で検出し、
電流制御回路１３の出力に加算している。このようにす
ることによって電流制御回路１３はリアクトル１８への
印加電圧だけを制御すればよいことになり、制御性が向
上する。
設けられており、電流制御回路１３は変流器（以下、Ｃ
Ｔと称す）１４と電流センサ１５によりフィードバック
された出力電流がリミッタ１６を経由して送られてくる
電流指令と一致するようにＰＷＭ回路１２へ制御信号を
送る。出力母線にはフィルタ用のコンデンサ１７及び２
号のインバータ２による逆起電圧があるので、出力電流
を制御するには、インバータ本体１１がこの逆起電圧と
リアクトル１８へ印加すべき電圧の和を発生する必要が
ある。従って出力母線電圧を電圧センサ１９で検出し、
電流制御回路１３の出力に加算している。このようにす
ることによって電流制御回路１３はリアクトル１８への
印加電圧だけを制御すればよいことになり、制御性が向
上する。
【０００５】一方、位相同期ループ（以下、ＰＬＬと称
す）回路２１は共通母線３の電圧に同期した正弦波電圧
基準２２を作る。コンデンサ１７に流れるべき電流とし
て、この正弦波電圧基準２２により９０°進んだ正弦波
のコンデンサ電流基準２３をコンデンサ１７の容量に応
じて作る。分担電流検出回路２４はＣＴ２５で検出した
１号インバータ１の電流とＣＴ２６で検出した２号イン
バータ２の電流から、各々のインバータの分担すべき電
流、即ち負荷電流ＩＬ を並列台数ｎ（この場合ｎ＝２
）で割った値ＩＬ ／ｎの瞬時値を導出する。増幅回路
２７は１号、２号インバータ１、２の電流の差△Ｉの信
号を増幅する。電圧制御回路２８は正弦波電圧基準２２
と出力電圧の偏差を修正するためにインバータが出力す
べき補正電流信号を発生する。
す）回路２１は共通母線３の電圧に同期した正弦波電圧
基準２２を作る。コンデンサ１７に流れるべき電流とし
て、この正弦波電圧基準２２により９０°進んだ正弦波
のコンデンサ電流基準２３をコンデンサ１７の容量に応
じて作る。分担電流検出回路２４はＣＴ２５で検出した
１号インバータ１の電流とＣＴ２６で検出した２号イン
バータ２の電流から、各々のインバータの分担すべき電
流、即ち負荷電流ＩＬ を並列台数ｎ（この場合ｎ＝２
）で割った値ＩＬ ／ｎの瞬時値を導出する。増幅回路
２７は１号、２号インバータ１、２の電流の差△Ｉの信
号を増幅する。電圧制御回路２８は正弦波電圧基準２２
と出力電圧の偏差を修正するためにインバータが出力す
べき補正電流信号を発生する。
【０００６】動作は次の通りである。まず無負荷状態に
おいて、インバータ本体１１がコンデンサ１７に流れる
べき電流を供給することによって無負荷電圧が確立する
。電圧制御回路２８が電流制御の誤差やコンデンサ１７
の実際値とコンデンサ電流基準２３の誤差により生じる
電圧誤差を修正する。このとき１号、２号インバータ１
、２の出力電圧はともにＰＬＬ回路２１により、共通母
線３と同相に制御され、並列運転が行なわれる。
おいて、インバータ本体１１がコンデンサ１７に流れる
べき電流を供給することによって無負荷電圧が確立する
。電圧制御回路２８が電流制御の誤差やコンデンサ１７
の実際値とコンデンサ電流基準２３の誤差により生じる
電圧誤差を修正する。このとき１号、２号インバータ１
、２の出力電圧はともにＰＬＬ回路２１により、共通母
線３と同相に制御され、並列運転が行なわれる。
【０００７】次に負荷６が投入されると、負荷電流ＩＬ
の １／２を分担するように分担電流検出回路２４か
ら電流マイナーループへ指令が与えられ、それぞれのイ
ンバータが負荷電流を １／２づつ分担することになる
。ここでリミッタ２８は負荷の起動時の突入電流などの
過電流を追従しないように制限するものであり、またリ
ミッタ１６は最終的な電流指令値をインバータの許容値
以下に制限するものである。
の １／２を分担するように分担電流検出回路２４か
ら電流マイナーループへ指令が与えられ、それぞれのイ
ンバータが負荷電流を １／２づつ分担することになる
。ここでリミッタ２８は負荷の起動時の突入電流などの
過電流を追従しないように制限するものであり、またリ
ミッタ１６は最終的な電流指令値をインバータの許容値
以下に制限するものである。
【０００８】このように構成することによってインバー
タはそれ自身の電流マイナーループで過電流に対し保護
され、また負荷電流の歪や急変に対して速やかに追従す
ることにより、出力電圧を常に正弦波に保つことができ
る。
タはそれ自身の電流マイナーループで過電流に対し保護
され、また負荷電流の歪や急変に対して速やかに追従す
ることにより、出力電圧を常に正弦波に保つことができ
る。
【０００９】
【発明が解決しようとする課題】従来のインバータは以
上のように構成されているので、並列運転時に各インバ
ータの出力電圧は電圧値も位相も一致するように動作し
、各インバータのＰＷＭ回路へ与えられる制御入力は一
致している。しかし、各インバータのパルス幅変調は互
いに独立して個別に行われるので、スイッチングのタイ
ミングが異なり、そのためインバータ相互間に高調波電
流が流れる。この高調波成分が、各インバータのフィル
タコンデンサと共通母線のインダクタンスとで構成され
る共振回路によって増幅されるという問題がある。
上のように構成されているので、並列運転時に各インバ
ータの出力電圧は電圧値も位相も一致するように動作し
、各インバータのＰＷＭ回路へ与えられる制御入力は一
致している。しかし、各インバータのパルス幅変調は互
いに独立して個別に行われるので、スイッチングのタイ
ミングが異なり、そのためインバータ相互間に高調波電
流が流れる。この高調波成分が、各インバータのフィル
タコンデンサと共通母線のインダクタンスとで構成され
る共振回路によって増幅されるという問題がある。
【００１０】そのためにフィルタコンデンサの値は負荷
に対してＰＷＭの高調波を減衰させるとともに前記の共
振を生じないように選定しなければならないが、共通母
線のインダクタンスは配線の太さや長さによって変化す
るので、その都度決定しなければならず、また場合によ
ってはダンピング抵抗を挿入しなければならないなどの
問題点があった。この発明は上記のような問題点を解消
するためになされたもので、並列運転時に相互間に高調
波電流が流れないインバータを得ることを目的とする。
に対してＰＷＭの高調波を減衰させるとともに前記の共
振を生じないように選定しなければならないが、共通母
線のインダクタンスは配線の太さや長さによって変化す
るので、その都度決定しなければならず、また場合によ
ってはダンピング抵抗を挿入しなければならないなどの
問題点があった。この発明は上記のような問題点を解消
するためになされたもので、並列運転時に相互間に高調
波電流が流れないインバータを得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るインバー
タは、各インバータのＰＷＭキャリアを共通母線電圧に
同期させるＰＬＬ回路を備えたものである。
タは、各インバータのＰＷＭキャリアを共通母線電圧に
同期させるＰＬＬ回路を備えたものである。
【００１２】
【作用】各インバータのＰＷＭキャリアをＰＬＬ回路で
それぞれ共通母線電圧に同期させることによって、ＰＷ
Ｍキャリアは互いに間接的に同期する。その結果各イン
バータのスイッチングタイミングが一致するので、各イ
ンバータの出力電圧波形も一致する。
それぞれ共通母線電圧に同期させることによって、ＰＷ
Ｍキャリアは互いに間接的に同期する。その結果各イン
バータのスイッチングタイミングが一致するので、各イ
ンバータの出力電圧波形も一致する。
【００１３】
【実施例】図１はこの発明の一実施例によるインバータ
を示す構成図であり、特にそのＰＷＭ方式を示す。全体
的な構成は図４と同様になっている。図１において、３
１はＰＷＭキャリアを共通母線に同期させるためのＰＬ
Ｌ回路、３２はＰＬＬ回路３１への基準位相信号入力と
なる共通母線電圧検出信号、３３は共通母線電圧検出信
号３２を波形整形して矩形波に変換する例えばゼロクロ
スコンパレータのような波形整形回路、３４は波形整形
回路３３により矩形波に変換された信号を一方の入力と
し、後述の分周器３８の出力を他方の入力とする位相比
較回路、３５はローパスフィルタ、３６は入力電圧によ
り発振周波数が変化する電圧制御発振器（以下、ＶＣＯ
と称す）、３７はＶＣＯ３６の出力周波数を計数しＰＷ
Ｍキャリア信号をディジタル的に発生するアップダウン
カウンタ、３８はアップダウンカウンタ３７の出力周波
数を１／Ｎ に分周する分周器で、その出力はフィード
バック信号として位相比較回路３３の他方の入力となる
。ただし、Ｎは共通母線電圧１サイクル当たりのＰＷＭ
キャリアのサイクル数である。以上の３３〜３８により
ＰＬＬ回路３１が構成されている。
を示す構成図であり、特にそのＰＷＭ方式を示す。全体
的な構成は図４と同様になっている。図１において、３
１はＰＷＭキャリアを共通母線に同期させるためのＰＬ
Ｌ回路、３２はＰＬＬ回路３１への基準位相信号入力と
なる共通母線電圧検出信号、３３は共通母線電圧検出信
号３２を波形整形して矩形波に変換する例えばゼロクロ
スコンパレータのような波形整形回路、３４は波形整形
回路３３により矩形波に変換された信号を一方の入力と
し、後述の分周器３８の出力を他方の入力とする位相比
較回路、３５はローパスフィルタ、３６は入力電圧によ
り発振周波数が変化する電圧制御発振器（以下、ＶＣＯ
と称す）、３７はＶＣＯ３６の出力周波数を計数しＰＷ
Ｍキャリア信号をディジタル的に発生するアップダウン
カウンタ、３８はアップダウンカウンタ３７の出力周波
数を１／Ｎ に分周する分周器で、その出力はフィード
バック信号として位相比較回路３３の他方の入力となる
。ただし、Ｎは共通母線電圧１サイクル当たりのＰＷＭ
キャリアのサイクル数である。以上の３３〜３８により
ＰＬＬ回路３１が構成されている。
【００１４】４１はアップダウンカウンタ３７の計数値
をアナログ値に変換しＰＷＭキャリアとして出力するＤ
／Ａコンバータ、４２はＤ／Ａコンバータ４１が出力す
るＰＷＭキャリアとインバータ制御回路（図示せず）が
出力する制御信号４３の大きさを比較するコンパレータ
、４４はコンパレータ信号を反転する反転器、４５、４
６はインバータの主回路を構成するトランジスタ４７、
４８をコンパレータ４２の出力によって駆動するドライ
バである。
をアナログ値に変換しＰＷＭキャリアとして出力するＤ
／Ａコンバータ、４２はＤ／Ａコンバータ４１が出力す
るＰＷＭキャリアとインバータ制御回路（図示せず）が
出力する制御信号４３の大きさを比較するコンパレータ
、４４はコンパレータ信号を反転する反転器、４５、４
６はインバータの主回路を構成するトランジスタ４７、
４８をコンパレータ４２の出力によって駆動するドライ
バである。
【００１５】次に動作について図１および図２により説
明する。図２において（ａ） は共通母線電圧検出信号
３２の波形、 （ｂ）は波形整形回路３３の出力信号、
（ｃ）は分周器３８の出力信号、 （ｄ）はアップダ
ウンカウンタ３７の計数値をアナログ的に表現したもの
であり、同時にＰＷＭキャリアであるＤ／Ａコンバータ
４１の出力信号を示す。
明する。図２において（ａ） は共通母線電圧検出信号
３２の波形、 （ｂ）は波形整形回路３３の出力信号、
（ｃ）は分周器３８の出力信号、 （ｄ）はアップダ
ウンカウンタ３７の計数値をアナログ的に表現したもの
であり、同時にＰＷＭキャリアであるＤ／Ａコンバータ
４１の出力信号を示す。
【００１６】共通母線３の交流電圧を検出することによ
つて得られた図２（ａ） に示す共通母線電圧検出信号
３２が波形整形回路に入力されて同図（ｂ） のような
矩形波に変換される。位相比較回路３４には波形整形回
路３３と分周器３８のそれぞれの出力信号が入力され、
その位相差に比例した信号を発生する。ローパスフィル
タ３５は通常比例積分回路で構成され、前記の位相差に
比例した信号をフィルタリングする。ＶＣＯ３６はロー
パスフィルタ３５の出力電圧に対応した周波数で発振す
る。アップダウンカウンタ３７はＶＣＯの発振周波数を
計数し、図２（ｄ） のような計数値を出力する。分周
器３８はアップダウンカウンタ３７の信号を１／Ｎ 分
周し、図２（ｃ） のような信号に変換する。その１サ
イクルは正確にＮ個の三角波キャリア周期に対応する。 ここでＰＬＬ回路３１の一般的な動作によって、位相比
較回路３４の２つの入力が一致するように制御される。 その結果、共通母線電圧検出信号３２の１サイクルには
Ｎ個の三角波キャリアが同期して対応する。
つて得られた図２（ａ） に示す共通母線電圧検出信号
３２が波形整形回路に入力されて同図（ｂ） のような
矩形波に変換される。位相比較回路３４には波形整形回
路３３と分周器３８のそれぞれの出力信号が入力され、
その位相差に比例した信号を発生する。ローパスフィル
タ３５は通常比例積分回路で構成され、前記の位相差に
比例した信号をフィルタリングする。ＶＣＯ３６はロー
パスフィルタ３５の出力電圧に対応した周波数で発振す
る。アップダウンカウンタ３７はＶＣＯの発振周波数を
計数し、図２（ｄ） のような計数値を出力する。分周
器３８はアップダウンカウンタ３７の信号を１／Ｎ 分
周し、図２（ｃ） のような信号に変換する。その１サ
イクルは正確にＮ個の三角波キャリア周期に対応する。 ここでＰＬＬ回路３１の一般的な動作によって、位相比
較回路３４の２つの入力が一致するように制御される。 その結果、共通母線電圧検出信号３２の１サイクルには
Ｎ個の三角波キャリアが同期して対応する。
【００１７】図１に示すＰＬＬ回路３１は各インバータ
に具備されており、各インバータのＰＷＭキャリアはと
もに上述のように共通母線３の電圧にそれぞれ同期する
ので、各ＰＷＭキャリアは相互に同期していることにな
る。一方、コンパレータ４２においてＰＷＭキャリアと
比較する各インバータの制御信号４３も前述の並列運転
動作により同一の位相と電圧になるから、各インバータ
のスイッチングタイミングは互いに一致することになる
。その結果インバータの出力電圧波形がスイッチング歪
も含めて一致する。なお、上記実施例ではインバータの
並列数を２台としたが、３台以上の場合でも同様の効果
がある。
に具備されており、各インバータのＰＷＭキャリアはと
もに上述のように共通母線３の電圧にそれぞれ同期する
ので、各ＰＷＭキャリアは相互に同期していることにな
る。一方、コンパレータ４２においてＰＷＭキャリアと
比較する各インバータの制御信号４３も前述の並列運転
動作により同一の位相と電圧になるから、各インバータ
のスイッチングタイミングは互いに一致することになる
。その結果インバータの出力電圧波形がスイッチング歪
も含めて一致する。なお、上記実施例ではインバータの
並列数を２台としたが、３台以上の場合でも同様の効果
がある。
【００１８】
【発明の効果】以上のように、この発明によれば、互い
に並列接続される複数台のインバータ各々のＰＷＭキャ
リアを共通母線電圧に同期させるＰＬＬ回路を備えるよ
うに構成したので、各インバータのＰＷＭキャリアは互
いに間接的に同期する。その結果、各インバータのＰＷ
Ｍスイッチングタイミングが一致し、インバータ相互間
に高調波電流が流れない。そのため、フィルタコンデン
サと共通母線のインダクタンスで共振が発生することは
なく、インバータのフィルタ定数を負荷に対して必要最
低限の値に選定することができる。さらに、各インバー
タのＰＷＭキャリアを同期させるための共通部分が無い
ので、高信頼度並列兄長インバータ電源システムに適用
することができるなどの利点がある。
に並列接続される複数台のインバータ各々のＰＷＭキャ
リアを共通母線電圧に同期させるＰＬＬ回路を備えるよ
うに構成したので、各インバータのＰＷＭキャリアは互
いに間接的に同期する。その結果、各インバータのＰＷ
Ｍスイッチングタイミングが一致し、インバータ相互間
に高調波電流が流れない。そのため、フィルタコンデン
サと共通母線のインダクタンスで共振が発生することは
なく、インバータのフィルタ定数を負荷に対して必要最
低限の値に選定することができる。さらに、各インバー
タのＰＷＭキャリアを同期させるための共通部分が無い
ので、高信頼度並列兄長インバータ電源システムに適用
することができるなどの利点がある。
【図１】この発明の一実施例によるインバータのＰＷＭ
方式を示す構成図である。
方式を示す構成図である。
【図２】図１に示すインバータのＰＷＭ方式の動作説明
図である。
図である。
【図３】インバータ本体の構成を示す回路図である。
【図４】従来のインバータを示す構成図である。
３１ ＰＬＬ回路
３２ 共通母線電圧検出信号
４３ 制御信号
Claims (1)
- 【請求項１】 出力端が共通母線を介して互いに並列
接続される複数台のパルス幅変調式のインバータにおい
て、上記共通母線の電圧検出信号を基準位相信号入力と
し、パルス幅変調キャリア信号の周波数を分周した信号
をフィードバック信号とする位相同期ループ回路を備え
、この位相同期ループ回路により上記各インバータのパ
ルス幅変調キャリアの電圧を上記共通母線の電圧と同期
させるようにしたことを特徴とするインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027075A JP2626274B2 (ja) | 1991-02-21 | 1991-02-21 | インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027075A JP2626274B2 (ja) | 1991-02-21 | 1991-02-21 | インバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04289775A true JPH04289775A (ja) | 1992-10-14 |
| JP2626274B2 JP2626274B2 (ja) | 1997-07-02 |
Family
ID=12210953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027075A Expired - Lifetime JP2626274B2 (ja) | 1991-02-21 | 1991-02-21 | インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626274B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020947A (ja) * | 2003-06-27 | 2005-01-20 | Fuji Electric Systems Co Ltd | Ｐｗｍ搬送波の同期方法及び電力変換システム |
| JPWO2021156923A1 (ja) * | 2020-02-03 | 2021-08-12 | ||
| WO2024180751A1 (ja) * | 2023-03-02 | 2024-09-06 | スミダコーポレーション株式会社 | 電流センサ回路 |
-
1991
- 1991-02-21 JP JP3027075A patent/JP2626274B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020947A (ja) * | 2003-06-27 | 2005-01-20 | Fuji Electric Systems Co Ltd | Ｐｗｍ搬送波の同期方法及び電力変換システム |
| JPWO2021156923A1 (ja) * | 2020-02-03 | 2021-08-12 | ||
| WO2021156923A1 (ja) * | 2020-02-03 | 2021-08-12 | 東芝三菱電機産業システム株式会社 | 電力変換器の制御システム |
| US11942874B2 (en) | 2020-02-03 | 2024-03-26 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Control system of power converter |
| WO2024180751A1 (ja) * | 2023-03-02 | 2024-09-06 | スミダコーポレーション株式会社 | 電流センサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626274B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000800B1 (ko) | 인버터 시스템 | |
| US5600548A (en) | DC content control for an inverter | |
| Buso et al. | A dead-beat adaptive hysteresis current control | |
| EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| EP1921740B1 (en) | Power converter control | |
| JP3185257B2 (ja) | 電力変換ユニットの並列運転装置 | |
| US4730243A (en) | EMI reduction circuit | |
| US5381328A (en) | PWM inverter control system and method | |
| US20060006741A1 (en) | AC power supply apparatus, methods and computer program products using PWM synchronization | |
| WO1990007230A1 (en) | Dc content control for an inverter | |
| KR0154818B1 (ko) | 공진형 콘버터 제어 시스템 | |
| JP2996542B2 (ja) | インバータ式電源装置 | |
| JP2626274B2 (ja) | インバータ | |
| JPH02502511A (ja) | 多相可変周波数のａｃ電圧をｄｃに変換するための変換器 | |
| JPH10145977A (ja) | インバータ装置 | |
| JP2957613B2 (ja) | インバータ装置 | |
| JP4124036B2 (ja) | Ｐｗｍ搬送波の同期方法及び電力変換システム | |
| EP3982530A1 (en) | Power conversion device | |
| JP2678266B2 (ja) | 高周波高電圧電源の制御装置 | |
| Goranov et al. | Resonant inverter with All Digital PLL control | |
| JP2827484B2 (ja) | インバータ制御回路 | |
| JPH074066B2 (ja) | ３相インバータの制御回路 | |
| JP4611009B2 (ja) | インバータの制御方法 | |
| Zhang et al. | Research on phase-locked control strategy for three-phase combined inverters | |
| JP2658620B2 (ja) | 電力変換器の制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |