JPH04290004A - 濾波装置 - Google Patents
濾波装置Info
- Publication number
- JPH04290004A JPH04290004A JP3252140A JP25214091A JPH04290004A JP H04290004 A JPH04290004 A JP H04290004A JP 3252140 A JP3252140 A JP 3252140A JP 25214091 A JP25214091 A JP 25214091A JP H04290004 A JPH04290004 A JP H04290004A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- signal
- coupled
- look
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006073 displacement reaction Methods 0.000 claims abstract description 26
- 238000001914 filtration Methods 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 22
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 abstract description 6
- 230000003252 repetitive effect Effects 0.000 abstract description 5
- 238000004364 calculation method Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012804 iterative process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0225—Measures concerning the multipliers
- H03H17/0226—Measures concerning the multipliers comprising look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号用濾波
装置に係り、特に直接変換無線受信器でのコスタス搬送
波周波数トラッキングループ内のループディジタルフィ
ルタとして使用する適用に係る。
装置に係り、特に直接変換無線受信器でのコスタス搬送
波周波数トラッキングループ内のループディジタルフィ
ルタとして使用する適用に係る。
【０００２】
【従来の技術】本発明が適用できるタイプのコスタルー
プを含む直接変換無線受信器は図１のブロック系統図に
示される。無線信号はアンテナ１０で受信され、公称中
間周波数（ＩＦ）で同相信号Ｉ及び直角信号Ｑを生じる
よう第１の局部発振器（図示せず）からの信号と入来信
号を混合する無線周波数（ＲＦ）段に供給される。２つ
の信号Ｉ，Ｑは、入力フェーザーを示し、数値制御発振
器（ＮＣＯ）２６からの２つの直交関係局部発振信号２
８，３０を受信する指数逓倍器（ＥＭ）１４に共に供給
される。ＥＭの出力はベースバンドでの、換言すればゼ
ロ中間周波数での一対の直交関係信号Ｉ１，Ｑ１である
。信号Ｉ１は低域フィルタ１６に供給され、信号Ｑ１は
低域フィルタ２０に供給される。フィルタ１６の出力は
同相ディジタル信号ｉ（ｋ）であり、ここでｋはサンプ
ル数であり、この信号は、出力端子１８及び位相検出器
（ＰＤ）２２の第１の入力に供給される。フィルタ２０
の出力は直交ディジタル信号ｊ（ｋ）であり、この信号
はＰＤ２２の第２の入力に供給される。Ｉ１及びＱ１は
アナログ信号からなる時、２つのフィルタはｉ（ｋ），
ｊ（ｋ）を生じるようサンプリング又はディジタル化手
段を含まなければならない。ＰＤ２２の出力は、ｉ（ｋ
）とｊ（ｋ）により表わされるフェーザと、同相軸、換
言すればフェーザｉ＝１，ｊ＝０との間の角距離である
位相信号φ（ｋ）である。この位相信号φ（ｋ）は、出
力φ’（ｋ）がＮＣＯ２６に供給される低域ループフィ
ルタ２４に供給される。指数逓倍器１４と、位相検出器
２２と、フィルタ２４と、ＮＣＯ２６とからなるコスタ
スループの目的は、データが端子１８で同相ディジタル
信号ｉ（ｋ）から復元されるのを可能にするよう信号Ｉ
，Ｑにある残留搬送波周波数のある素子を除去すること
である。これは、ＮＣＯ２６をＩ及びＱにより表わされ
る入来フェーザーの回転する成分を追跡するよう構成す
ることにより達成される。アークタンゼント関数に連結
されてもよい位相検出器は、信号ｉ（ｋ）及びｊ（ｋ）
より表わされるベクトルが同相軸から離間する場合、Ｎ
ＣＯに供給される補正信号を発生する。フィルタ２４は
ループで安定性を保つよう含まれ、１０Ｈｚのオーダの
非常に低帯域幅を一般的に有する。
プを含む直接変換無線受信器は図１のブロック系統図に
示される。無線信号はアンテナ１０で受信され、公称中
間周波数（ＩＦ）で同相信号Ｉ及び直角信号Ｑを生じる
よう第１の局部発振器（図示せず）からの信号と入来信
号を混合する無線周波数（ＲＦ）段に供給される。２つ
の信号Ｉ，Ｑは、入力フェーザーを示し、数値制御発振
器（ＮＣＯ）２６からの２つの直交関係局部発振信号２
８，３０を受信する指数逓倍器（ＥＭ）１４に共に供給
される。ＥＭの出力はベースバンドでの、換言すればゼ
ロ中間周波数での一対の直交関係信号Ｉ１，Ｑ１である
。信号Ｉ１は低域フィルタ１６に供給され、信号Ｑ１は
低域フィルタ２０に供給される。フィルタ１６の出力は
同相ディジタル信号ｉ（ｋ）であり、ここでｋはサンプ
ル数であり、この信号は、出力端子１８及び位相検出器
（ＰＤ）２２の第１の入力に供給される。フィルタ２０
の出力は直交ディジタル信号ｊ（ｋ）であり、この信号
はＰＤ２２の第２の入力に供給される。Ｉ１及びＱ１は
アナログ信号からなる時、２つのフィルタはｉ（ｋ），
ｊ（ｋ）を生じるようサンプリング又はディジタル化手
段を含まなければならない。ＰＤ２２の出力は、ｉ（ｋ
）とｊ（ｋ）により表わされるフェーザと、同相軸、換
言すればフェーザｉ＝１，ｊ＝０との間の角距離である
位相信号φ（ｋ）である。この位相信号φ（ｋ）は、出
力φ’（ｋ）がＮＣＯ２６に供給される低域ループフィ
ルタ２４に供給される。指数逓倍器１４と、位相検出器
２２と、フィルタ２４と、ＮＣＯ２６とからなるコスタ
スループの目的は、データが端子１８で同相ディジタル
信号ｉ（ｋ）から復元されるのを可能にするよう信号Ｉ
，Ｑにある残留搬送波周波数のある素子を除去すること
である。これは、ＮＣＯ２６をＩ及びＱにより表わされ
る入来フェーザーの回転する成分を追跡するよう構成す
ることにより達成される。アークタンゼント関数に連結
されてもよい位相検出器は、信号ｉ（ｋ）及びｊ（ｋ）
より表わされるベクトルが同相軸から離間する場合、Ｎ
ＣＯに供給される補正信号を発生する。フィルタ２４は
ループで安定性を保つよう含まれ、１０Ｈｚのオーダの
非常に低帯域幅を一般的に有する。
【０００３】位相検出器２２を実現する１つの手段は、
リードオンリーメモリー（ＲＯＭ）からなるルックアッ
プテーブルを使用することであり、かかるＲＯＭは図２
に示される。ＲＯＭ３４のアドレスライン３２は直交関
係ディジタル信号ｉ（ｋ），ｊ（ｋ）を受信するよう結
合され、出力φ（ｋ）はデータライン３６のＲＯＭから
得られる。ＲＯＭ３４の各位置はｉ（ｋ）とｊ（ｋ）の
結合値で表わされる角度に対応する位相値でプログラム
される。
リードオンリーメモリー（ＲＯＭ）からなるルックアッ
プテーブルを使用することであり、かかるＲＯＭは図２
に示される。ＲＯＭ３４のアドレスライン３２は直交関
係ディジタル信号ｉ（ｋ），ｊ（ｋ）を受信するよう結
合され、出力φ（ｋ）はデータライン３６のＲＯＭから
得られる。ＲＯＭ３４の各位置はｉ（ｋ）とｊ（ｋ）の
結合値で表わされる角度に対応する位相値でプログラム
される。
【０００４】位相検出器を実現する他の手段は反復手段
を用いることであり、ここでかかる手段の例を示す。
を用いることであり、ここでかかる手段の例を示す。
【０００５】図３は、低域ループフィルタが続く電子コ
ンピュータのＩＲＥトランザクション、１９５９年９月
の３３０−３３４頁のジャック イー ボルダーに
よる「ＣＯＲＤＩＣ三角法コンピューティング技術」に
記載される位相検出システムを示す。ディジタルコンピ
ュータによる座標回転を表わすＣＯＲＤＩＣの要約をこ
こに含める。フィルタ１６，２０（図１）の出力から得
られるベースバンドサンプル化同相ディジタル信号ｉ（
ｋ）及び直交ディジタル信号ｊ（ｋ）は、逓倍器４０の
第１の入力と、逓倍器４２の第１の入力に夫々供給され
る。 信号ｊ（ｋ）は符号決定手段（ＳＧＮ）４４にも供給さ
れる。ＳＧＮ４４の出力は、極性がその入力と同じであ
り、インバータ４１の入力と、逓倍器４２の第２の入力
に供給される固定振幅の信号δｒ＝−１である。インバ
ータ４１の出力は逓倍器４０の第２の入力に供給される
。逓倍器４０の出力は信号ｊ−１（ｋ）であり、逓倍器
４２の出力は信号ｉ−１（ｋ）である。符号決定手段４
４の出力は、π／２ラジアンの角度に等しい一定スカラ
ー値を供給される第２の入力を有する逓倍器４６の第１
の入力に供給される。逓倍器４６の出力は信号φ−１（
ｋ）である。従って図３に示すシステムの部分は破線で
示されるボックスで囲まれ、その関数は以下の如くであ
る。信号ｉ（ｋ）とｊ（ｋ）で表わされる入来フェーザ
ーが第１のクォードラントにある場合、ｉ（ｋ）とｊ（
ｋ）の両方は正になり、ＳＧＮ４４の出力δｒ＝−１に
なる。信号δｒ＝−１は、インバータ４１で反転され、
入力ｉ（ｋ）が逓倍器４０で反転されるよう逓倍器４０
に印加され、信号ｊ−１（ｋ）になる。信号ｊ（ｋ）は
、逓倍器４２でδｒ＝−１により逓倍され、信号ｉ−１
（ｋ）になる。この反転及び逆転の効果は、入力フェー
ザーが時計方向にπ／２ラジアン回転され、第４のクホ
ォードラントにあるよう作用する。入来フェーザーが第
４のクォードラントにある場合、ｊ（ｋ）とδｒ＝−１
の両方は負であり、それはこの場合ｊ（ｋ）には、逓倍
器４２で反転され、フェーザーはπ／２ラジアン逆時計
方向に回転され、第１のクォードラントにある。同様の
理由により、第２又は第３のクォードラントにある入力
フェーザーは第１又は第４のクォードラントに夫々ある
よう部分３８により回転される。逓倍器４６は第１の段
で入来フェーザーに加えられた回転を計算し、この計算
の結果は信号φ−１（ｋ）である。
ンピュータのＩＲＥトランザクション、１９５９年９月
の３３０−３３４頁のジャック イー ボルダーに
よる「ＣＯＲＤＩＣ三角法コンピューティング技術」に
記載される位相検出システムを示す。ディジタルコンピ
ュータによる座標回転を表わすＣＯＲＤＩＣの要約をこ
こに含める。フィルタ１６，２０（図１）の出力から得
られるベースバンドサンプル化同相ディジタル信号ｉ（
ｋ）及び直交ディジタル信号ｊ（ｋ）は、逓倍器４０の
第１の入力と、逓倍器４２の第１の入力に夫々供給され
る。 信号ｊ（ｋ）は符号決定手段（ＳＧＮ）４４にも供給さ
れる。ＳＧＮ４４の出力は、極性がその入力と同じであ
り、インバータ４１の入力と、逓倍器４２の第２の入力
に供給される固定振幅の信号δｒ＝−１である。インバ
ータ４１の出力は逓倍器４０の第２の入力に供給される
。逓倍器４０の出力は信号ｊ−１（ｋ）であり、逓倍器
４２の出力は信号ｉ−１（ｋ）である。符号決定手段４
４の出力は、π／２ラジアンの角度に等しい一定スカラ
ー値を供給される第２の入力を有する逓倍器４６の第１
の入力に供給される。逓倍器４６の出力は信号φ−１（
ｋ）である。従って図３に示すシステムの部分は破線で
示されるボックスで囲まれ、その関数は以下の如くであ
る。信号ｉ（ｋ）とｊ（ｋ）で表わされる入来フェーザ
ーが第１のクォードラントにある場合、ｉ（ｋ）とｊ（
ｋ）の両方は正になり、ＳＧＮ４４の出力δｒ＝−１に
なる。信号δｒ＝−１は、インバータ４１で反転され、
入力ｉ（ｋ）が逓倍器４０で反転されるよう逓倍器４０
に印加され、信号ｊ−１（ｋ）になる。信号ｊ（ｋ）は
、逓倍器４２でδｒ＝−１により逓倍され、信号ｉ−１
（ｋ）になる。この反転及び逆転の効果は、入力フェー
ザーが時計方向にπ／２ラジアン回転され、第４のクホ
ォードラントにあるよう作用する。入来フェーザーが第
４のクォードラントにある場合、ｊ（ｋ）とδｒ＝−１
の両方は負であり、それはこの場合ｊ（ｋ）には、逓倍
器４２で反転され、フェーザーはπ／２ラジアン逆時計
方向に回転され、第１のクォードラントにある。同様の
理由により、第２又は第３のクォードラントにある入力
フェーザーは第１又は第４のクォードラントに夫々ある
よう部分３８により回転される。逓倍器４６は第１の段
で入来フェーザーに加えられた回転を計算し、この計算
の結果は信号φ−１（ｋ）である。
【０００６】図３に示すＣＯＲＤＩＣアルゴリズムの実
施の残りの部分６８は第１の回転の後残るφ（ｋ）のそ
の分を決定するよう反復方法を実行することに関係する
。φ（ｋ）のこの部分はｉ−１（ｋ）とｊ−１（ｋ）で
表わされる中間フェーザーである。全部の（Ｎ−１）反
復は、部分６８で実行され、指数ｒで示される数０から
（Ｎ−２）である。反復数ｒ＝−１は、部分３８で実行
される上記の±π／２ラジアン回転である。各反復での
回転の大きさは、入力データの二進ビットの正しい方法
に１つ又はそれ以上の回転を用いることで作用されるこ
とで決定され、そこでＮは入来データを示すのに用いら
れるビットの数より少なくなければならない。この方法
で正しい技術に回転を用いると、ＣＯＲＤＩＣアルゴリ
ズムが複雑で計算上大きい乗算又は役割ルーチンを用い
るのを避けさせ、この理由でそれが初めに考えられたの
である。
施の残りの部分６８は第１の回転の後残るφ（ｋ）のそ
の分を決定するよう反復方法を実行することに関係する
。φ（ｋ）のこの部分はｉ−１（ｋ）とｊ−１（ｋ）で
表わされる中間フェーザーである。全部の（Ｎ−１）反
復は、部分６８で実行され、指数ｒで示される数０から
（Ｎ−２）である。反復数ｒ＝−１は、部分３８で実行
される上記の±π／２ラジアン回転である。各反復での
回転の大きさは、入力データの二進ビットの正しい方法
に１つ又はそれ以上の回転を用いることで作用されるこ
とで決定され、そこでＮは入来データを示すのに用いら
れるビットの数より少なくなければならない。この方法
で正しい技術に回転を用いると、ＣＯＲＤＩＣアルゴリ
ズムが複雑で計算上大きい乗算又は役割ルーチンを用い
るのを避けさせ、この理由でそれが初めに考えられたの
である。
【０００７】ＣＯＲＤＩＣアルゴリズムの作動は、反復
指数ｒを提供するよう、Ｎ，ｆｓ の速度でカウントす
るカウンティング手段（ＣＮＴ）７４の制御下にあり、
ここで、ｆｓ は入来信号ｉ（ｋ），ｊ（ｋ）のデータ
速度、Ｎは実行された反復の全体数であるｆｓ の速度
でのクロック信号は受信器内のどこでも利用される。部
分３８からの信号ｉ−１（ｋ）は単極双方向スイッチ５
０ａの第１の入力に供給され、部分３８からの信号ｊ−
１（ｋ）は単極双方向スイッチ５０ｂの第１の入力に供
給される。逓倍器４６からの信号φ−１（ｋ）は単極双
方向スイッチ５０ｃの第１の入力に供給される３つのス
イッチ５０ａ，５０ｂ及び５０ｃの夫々は第１の入力と
、第２の入力と、入力のどちらかに出力を結合しうる可
動設定とを有する。３つのスイッチは、その出力が、第
１の各入力に全て接続されるか、第２の各入力に同時に
接続されるよう連動である。図において、スイッチの出
力は図示では第２の入力に接続されている。スイッチの
位置は、第１の反復の終りでｒ＝−１であり、スイッチ
の出力が信号ｉ−１（ｋ），ｊ−１（ｋ），φ−１（ｋ
）を受信するよう第１の入力に接続され、反復処理の残
りに対して、スイッチの出力が信号ｉｒ （ｋ），ｊｒ
（ｋ），φｒ （ｋ）を受信するよう第２の入力に接
続されるようカウンティング手段（ＣＮＴ）７４により
制御される。スイッチ５０ａの出力はＮ・ｆｓ のクロ
ック速度を有するＤ型フリップフロップ６３に供給され
る。フリップフロップ６３の出力は、逓倍器５２の第１
の入力及び加算器６２の第１の入力に供給される。スイ
ッチ５０ｂの出力はＮ・ｆｓ の速度を有するＤ型フリ
ップフロップ６５に供給される。フリップフロップ６５
の出力は、逓倍器５４の第１の入力、加算器６４の第１
の入力、符号決定手段（ＳＧＮ）５６に供給される。Ｓ
ＧＮ５６の出力は、逓倍器５２の第２の入力、逓倍器５
４の第２の入力、リードオンリーメモリー（ＲＯＭ）７
０の第１の入力に供給される信号δｒである。逓倍器５
２の出力は、反復数ｒに等しい多数のビットにより乗算
出力をシフトする正しい手段５８への第１のシフトに供
給される。正しい手段へのこのシフトは２−ｒの利得を
有する利得段として考えられてよい。反復指数ｒの値は
、手段５８、ＣＮＴ７４により正しい手段６０へ第２の
シフトにも供給される。手段５８の出力はインバータ６
６の入力に供給され、インバータ６６の出力は加算器６
４の第２の入力に供給される。加算器６４の出力はスイ
ッチ５０ｂの第２の入力に供給される直交出力信号ｊｒ
（ｋ）である。逓倍器５４の出力は、出力が加算器６
２の第２の入力に供給される正しい手段６０への第２の
シフトに供給される。正しい手段６０へのシフトは正し
い手段５８へのシフトと同じ方法で作動する。加算器６
２の出力は、スイッチ５０ａの第２の入力に供給される
同相出力信号ｉｒ （ｋ）である。ＲＯＭ７０、ＣＮＴ
７４及びスイッチ５０ｃを除いて本節で記載した図３の
部分は破線で示されたボックス６８で囲まれて示される
反復回転部分を形成する。
指数ｒを提供するよう、Ｎ，ｆｓ の速度でカウントす
るカウンティング手段（ＣＮＴ）７４の制御下にあり、
ここで、ｆｓ は入来信号ｉ（ｋ），ｊ（ｋ）のデータ
速度、Ｎは実行された反復の全体数であるｆｓ の速度
でのクロック信号は受信器内のどこでも利用される。部
分３８からの信号ｉ−１（ｋ）は単極双方向スイッチ５
０ａの第１の入力に供給され、部分３８からの信号ｊ−
１（ｋ）は単極双方向スイッチ５０ｂの第１の入力に供
給される。逓倍器４６からの信号φ−１（ｋ）は単極双
方向スイッチ５０ｃの第１の入力に供給される３つのス
イッチ５０ａ，５０ｂ及び５０ｃの夫々は第１の入力と
、第２の入力と、入力のどちらかに出力を結合しうる可
動設定とを有する。３つのスイッチは、その出力が、第
１の各入力に全て接続されるか、第２の各入力に同時に
接続されるよう連動である。図において、スイッチの出
力は図示では第２の入力に接続されている。スイッチの
位置は、第１の反復の終りでｒ＝−１であり、スイッチ
の出力が信号ｉ−１（ｋ），ｊ−１（ｋ），φ−１（ｋ
）を受信するよう第１の入力に接続され、反復処理の残
りに対して、スイッチの出力が信号ｉｒ （ｋ），ｊｒ
（ｋ），φｒ （ｋ）を受信するよう第２の入力に接
続されるようカウンティング手段（ＣＮＴ）７４により
制御される。スイッチ５０ａの出力はＮ・ｆｓ のクロ
ック速度を有するＤ型フリップフロップ６３に供給され
る。フリップフロップ６３の出力は、逓倍器５２の第１
の入力及び加算器６２の第１の入力に供給される。スイ
ッチ５０ｂの出力はＮ・ｆｓ の速度を有するＤ型フリ
ップフロップ６５に供給される。フリップフロップ６５
の出力は、逓倍器５４の第１の入力、加算器６４の第１
の入力、符号決定手段（ＳＧＮ）５６に供給される。Ｓ
ＧＮ５６の出力は、逓倍器５２の第２の入力、逓倍器５
４の第２の入力、リードオンリーメモリー（ＲＯＭ）７
０の第１の入力に供給される信号δｒである。逓倍器５
２の出力は、反復数ｒに等しい多数のビットにより乗算
出力をシフトする正しい手段５８への第１のシフトに供
給される。正しい手段へのこのシフトは２−ｒの利得を
有する利得段として考えられてよい。反復指数ｒの値は
、手段５８、ＣＮＴ７４により正しい手段６０へ第２の
シフトにも供給される。手段５８の出力はインバータ６
６の入力に供給され、インバータ６６の出力は加算器６
４の第２の入力に供給される。加算器６４の出力はスイ
ッチ５０ｂの第２の入力に供給される直交出力信号ｊｒ
（ｋ）である。逓倍器５４の出力は、出力が加算器６
２の第２の入力に供給される正しい手段６０への第２の
シフトに供給される。正しい手段６０へのシフトは正し
い手段５８へのシフトと同じ方法で作動する。加算器６
２の出力は、スイッチ５０ａの第２の入力に供給される
同相出力信号ｉｒ （ｋ）である。ＲＯＭ７０、ＣＮＴ
７４及びスイッチ５０ｃを除いて本節で記載した図３の
部分は破線で示されたボックス６８で囲まれて示される
反復回転部分を形成する。
【０００８】スイッチ５０ｃの出力はＮ・ｆｓ のクロ
ック速度を有するＤ型フリップフロップ７３に供給され
る。フリップフロップ７３の出力は加算器７２の第１の
入力に供給される。加算器７２の第２の入力はＲＯＭ７
０の出力±θｒ から供給される。ＲＯＭ７０は、各反
復で角回転に対応する一組の値θｒ を保持し、それら
の値の負を保持し、それは反復数ｒ及びＳＧＮ５６の出
力信号δｒ によりアドレスされる信号δｒ は加算器
７２に供給される回転信号の極性を決める。加算器７２
の出力は、端子７１に取り出されるスイッチ５０ｃの第
２の入力に供給される位相出力信号φｒ （ｋ）である
。
ック速度を有するＤ型フリップフロップ７３に供給され
る。フリップフロップ７３の出力は加算器７２の第１の
入力に供給される。加算器７２の第２の入力はＲＯＭ７
０の出力±θｒ から供給される。ＲＯＭ７０は、各反
復で角回転に対応する一組の値θｒ を保持し、それら
の値の負を保持し、それは反復数ｒ及びＳＧＮ５６の出
力信号δｒ によりアドレスされる信号δｒ は加算器
７２に供給される回転信号の極性を決める。加算器７２
の出力は、端子７１に取り出されるスイッチ５０ｃの第
２の入力に供給される位相出力信号φｒ （ｋ）である
。
【０００９】作動時、位相検出システムの反復回転部６
８は第１又は第４のクォードラントのいずれかにあるフ
レーザーを示す直交関係の信号を受信する。入力が第１
のクォードラントにある場合、ｉｒ （ｋ），ｊｒ （
ｋ），δｒ は正であり、逓倍器５２及び５４の出力が
その結果それらの入力と同じである極性を有する。信号
ｉｒ−１ （ｋ）は、正しい手段５８への第１のシフト
により２−ｒで逓倍され、加算器６４に供給される前に
インバータ６６により反転される。加算器６４において
、この反転した信号はｊｒ （ｋ）出力信号を生じるよ
うフリップフロップ６５の出力に加算される。信号ｊｒ
−１ （ｋ）は、正しい手段６０への第２のシフトによ
り２−ｒで乗算され、ｉｒ （ｋ）出力信号を与えるよ
う加算器６２のフリップフロップ６３の出力に加算され
る。反復の各段にて、フェーザーの虚又は直交成分ｊｒ
−１ （ｋ）が正の場合、フェーザーは時計方向に回転
される。フェーザーの虚成分が負の場合、フェーザーは
反時計方向に回転される。フェーザーが各反復で回転さ
れる角度の大きさは、反復数０で、角度がアークタンジ
ェント（１）又はπ／４ラジアンに等しくなるようアー
クタンジェント（２−ｒ）に等しい。ＲＯＭ７０は、こ
のＲＯＭの出力が信号δｒ により決められるよう正又
は負でよいよう各反復で回転の角の大きさ及び符号を与
える。 フリップフロップ７３と共に加算器７２は角度の累積計
を維持し、それによりフェーザーは、反復段の各連続の
スタートの故回転される。同様な方法で、フリップフロ
ップ６３と共に加算器６２はベクトルｉｒ （ｋ）の大
きさでの変化の累積計を維持する。最終反復段又は比較
装置（図示せず）のいずれかがφｒ （ｋ）の値の誤差
が十分に小さいことを決めるまで反復が続く。比較装置
が設けられていない場合、最終反復の後、指数はｒ＝（
Ｎ−２）で、ｉｒ （ｋ）＝ＩＮ−２ （ｋ），ｊｒ
（ｋ）＝ｊＮ−２ （ｋ）、φｒ （ｋ）＝φＮ−２
（Ｎ）である。信号ｊＮ−２ （ｋ）は非常に小さくあ
るべきで、信号ＩＮ−２ （ｋ）及びφＮ−２ （ｋ）
は夫々入力フェーザーの大きさ及び位相角を与えるべき
である。反復数ｒは−１にリセットされ、フリップフロ
ップ６３，６５６，７３はクリアーされ、処理が繰り返
される。
８は第１又は第４のクォードラントのいずれかにあるフ
レーザーを示す直交関係の信号を受信する。入力が第１
のクォードラントにある場合、ｉｒ （ｋ），ｊｒ （
ｋ），δｒ は正であり、逓倍器５２及び５４の出力が
その結果それらの入力と同じである極性を有する。信号
ｉｒ−１ （ｋ）は、正しい手段５８への第１のシフト
により２−ｒで逓倍され、加算器６４に供給される前に
インバータ６６により反転される。加算器６４において
、この反転した信号はｊｒ （ｋ）出力信号を生じるよ
うフリップフロップ６５の出力に加算される。信号ｊｒ
−１ （ｋ）は、正しい手段６０への第２のシフトによ
り２−ｒで乗算され、ｉｒ （ｋ）出力信号を与えるよ
う加算器６２のフリップフロップ６３の出力に加算され
る。反復の各段にて、フェーザーの虚又は直交成分ｊｒ
−１ （ｋ）が正の場合、フェーザーは時計方向に回転
される。フェーザーの虚成分が負の場合、フェーザーは
反時計方向に回転される。フェーザーが各反復で回転さ
れる角度の大きさは、反復数０で、角度がアークタンジ
ェント（１）又はπ／４ラジアンに等しくなるようアー
クタンジェント（２−ｒ）に等しい。ＲＯＭ７０は、こ
のＲＯＭの出力が信号δｒ により決められるよう正又
は負でよいよう各反復で回転の角の大きさ及び符号を与
える。 フリップフロップ７３と共に加算器７２は角度の累積計
を維持し、それによりフェーザーは、反復段の各連続の
スタートの故回転される。同様な方法で、フリップフロ
ップ６３と共に加算器６２はベクトルｉｒ （ｋ）の大
きさでの変化の累積計を維持する。最終反復段又は比較
装置（図示せず）のいずれかがφｒ （ｋ）の値の誤差
が十分に小さいことを決めるまで反復が続く。比較装置
が設けられていない場合、最終反復の後、指数はｒ＝（
Ｎ−２）で、ｉｒ （ｋ）＝ＩＮ−２ （ｋ），ｊｒ
（ｋ）＝ｊＮ−２ （ｋ）、φｒ （ｋ）＝φＮ−２
（Ｎ）である。信号ｊＮ−２ （ｋ）は非常に小さくあ
るべきで、信号ＩＮ−２ （ｋ）及びφＮ−２ （ｋ）
は夫々入力フェーザーの大きさ及び位相角を与えるべき
である。反復数ｒは−１にリセットされ、フリップフロ
ップ６３，６５６，７３はクリアーされ、処理が繰り返
される。
【００１０】コスタスループ内で用いられる場合、ＣＯ
ＲＤＩＣアルゴリズムは、周波数スペクトルの範囲が異
なる強度の信号に対する受信器によりサーチされる場合
、大きさ信号ｉＮ−２ （ｋ）は問題であるが、位相信
号φＮ−２ （ｋｉ）をＮＣＯ２６（図１）に提供する
ことだけが必要である。
ＲＤＩＣアルゴリズムは、周波数スペクトルの範囲が異
なる強度の信号に対する受信器によりサーチされる場合
、大きさ信号ｉＮ−２ （ｋ）は問題であるが、位相信
号φＮ−２ （ｋｉ）をＮＣＯ２６（図１）に提供する
ことだけが必要である。
【００１１】上記の型の位相検出システムがコスタスル
ープ内で用いられる場合、ループフィルタ２４がループ
を安定化するよう検出器の後に含まれる。１つの適切な
ループフィルタは下式の伝達関数を有する：
φ’（ｋ）＝ａφ（ｋ）＋ｂφ（ｋ−１）＋φ’
（ｋ−１）これは２つのタップ係数ａ及びｂを有する一
次無限インパルス応答（ＩＩＲ）である。タップ係数ａ
，ｂのいずれか又は両方は負でよい。この伝達関数を有
するフィルタ２４は，、図３の破線で示されるボックス
内のブロック系統図に示される。
ープ内で用いられる場合、ループフィルタ２４がループ
を安定化するよう検出器の後に含まれる。１つの適切な
ループフィルタは下式の伝達関数を有する：
φ’（ｋ）＝ａφ（ｋ）＋ｂφ（ｋ−１）＋φ’
（ｋ−１）これは２つのタップ係数ａ及びｂを有する一
次無限インパルス応答（ＩＩＲ）である。タップ係数ａ
，ｂのいずれか又は両方は負でよい。この伝達関数を有
するフィルタ２４は，、図３の破線で示されるボックス
内のブロック系統図に示される。
【００１２】加算器７２の出力からの出力信号φｒ （
ｋ）は、逓倍器９１ａの第１の入力及び逓倍器９１ｂの
第１の入力に供給される。逓倍器９１ａの第２の入力は
第１のフィルタタップ係数ａで供給され、逓倍器９１ｂ
の第２の入力は第２のフィルタタップ係数ｂで供給され
る。逓倍器９１ａの出力は加算器９４の非反転入力に供
給される。逓倍器９１ｂの出力はｆｓ のクロック周波
数を有するＤ型フリップフロップ９２に供給される。 フリップフロップ９２の出力は加算器９４の非反転入力
に供給される。加算器９４の出力は、ｆｓ のクロック
周波数を有するＤ型フリップフロップ９６に供給される
濾波された角信号φ’ｒ （ｋ）からなる。フリップフ
ロップ９６の出力は加算器９４の非反転入力に供給され
る。 フィルタ２４は、信号φｒ （ｋ）が、部分６８の最終
反復の後の入力及びφｒ （ｋ）＝φＮ−２ （ｋ）と
してのみ受容されるようクロックされる。
ｋ）は、逓倍器９１ａの第１の入力及び逓倍器９１ｂの
第１の入力に供給される。逓倍器９１ａの第２の入力は
第１のフィルタタップ係数ａで供給され、逓倍器９１ｂ
の第２の入力は第２のフィルタタップ係数ｂで供給され
る。逓倍器９１ａの出力は加算器９４の非反転入力に供
給される。逓倍器９１ｂの出力はｆｓ のクロック周波
数を有するＤ型フリップフロップ９２に供給される。 フリップフロップ９２の出力は加算器９４の非反転入力
に供給される。加算器９４の出力は、ｆｓ のクロック
周波数を有するＤ型フリップフロップ９６に供給される
濾波された角信号φ’ｒ （ｋ）からなる。フリップフ
ロップ９６の出力は加算器９４の非反転入力に供給され
る。 フィルタ２４は、信号φｒ （ｋ）が、部分６８の最終
反復の後の入力及びφｒ （ｋ）＝φＮ−２ （ｋ）と
してのみ受容されるようクロックされる。
【００１３】フィルタ２４の動作は、逓倍器９１ａ，９
１ｂで実行さるべき２つの乗算を必要とし、第１にフィ
ルタタップ係数ａにより、第２にフィルタタップ係数ｂ
により乗算はＩＩＲフィルタ２４の使用から生じる全体
計算負荷を実質的に増しうる。
１ｂで実行さるべき２つの乗算を必要とし、第１にフィ
ルタタップ係数ａにより、第２にフィルタタップ係数ｂ
により乗算はＩＩＲフィルタ２４の使用から生じる全体
計算負荷を実質的に増しうる。
【００１４】
【発明が解決しようとする課題】本発明の目的は入来信
号のフィルタタップ係数による乗算により計算複雑性を
減じたディジタル信号用濾波装置を提供することである
。
号のフィルタタップ係数による乗算により計算複雑性を
減じたディジタル信号用濾波装置を提供することである
。
【００１５】
【課題を解決するための手段】本発明の第１の面によれ
ば、両方が複数のビットによりアドレスされる少なくと
も第１のルックアップテーブル及び第２のルックアップ
テーブルからなり、第１のルックアップテーブルは第１
のスカラー定数により予め乗算された複数のデータ値を
含み、第２のルックアップテーブルは第２のスラカー定
数により予め乗算された複数のデータ値を含み、第１の
ルックアップテーブルの出力は信号結合手段の第１の入
力に結合され、第２のルックアップテーブルの出力は遅
延手段の入力に結合され、遅延手段の出力は信号結合手
段の第２の入力に結合され、信号結合手段の出力は濾波
装置の出力からなる、複数のビットにより表わされるデ
ィジタル信号用濾波装置が提供される。
ば、両方が複数のビットによりアドレスされる少なくと
も第１のルックアップテーブル及び第２のルックアップ
テーブルからなり、第１のルックアップテーブルは第１
のスカラー定数により予め乗算された複数のデータ値を
含み、第２のルックアップテーブルは第２のスラカー定
数により予め乗算された複数のデータ値を含み、第１の
ルックアップテーブルの出力は信号結合手段の第１の入
力に結合され、第２のルックアップテーブルの出力は遅
延手段の入力に結合され、遅延手段の出力は信号結合手
段の第２の入力に結合され、信号結合手段の出力は濾波
装置の出力からなる、複数のビットにより表わされるデ
ィジタル信号用濾波装置が提供される。
【００１６】上記装置は、ディジタル信号用１次有限イ
ンパルス応答（ＦＩＲ）フィルタを提供する。濾波装置
の出力を遅延手段に供給し、この遅延手段の出力を信号
結合手段の他の入力に供給することにより、無限インパ
ルス応答（ＩＩＲ）フィルタが構成されうる。この方法
で帰還された１つ又は複数の信号は信号結合手段に供給
される前に大きさでスケールされてもよく、そうするこ
との１つの手段は帰還信号路にＲＯＭルックアップテー
ブルを含むことである。
ンパルス応答（ＦＩＲ）フィルタを提供する。濾波装置
の出力を遅延手段に供給し、この遅延手段の出力を信号
結合手段の他の入力に供給することにより、無限インパ
ルス応答（ＩＩＲ）フィルタが構成されうる。この方法
で帰還された１つ又は複数の信号は信号結合手段に供給
される前に大きさでスケールされてもよく、そうするこ
との１つの手段は帰還信号路にＲＯＭルックアップテー
ブルを含むことである。
【００１７】そのために濾波装置が設けられるディジタ
ル信号は、中間信号、例えば反復処理の一段の数値出力
を表わす。この場合には、濾波手段は、加算手段が、全
ての反復段の出力を加え、反復処理の最終出力を信号結
合手段に供給するよう作動可能である各ルックアップテ
ーブルの出力に結合された別な加算手段を含んでよい。
ル信号は、中間信号、例えば反復処理の一段の数値出力
を表わす。この場合には、濾波手段は、加算手段が、全
ての反復段の出力を加え、反復処理の最終出力を信号結
合手段に供給するよう作動可能である各ルックアップテ
ーブルの出力に結合された別な加算手段を含んでよい。
【００１８】少なくとも２つのルックアップテーブルは
典型的にリードオンリーメモリー（ＲＯＭ）からなるが
、例えばランダムアクセスメモリー（ＲＡＭ）又は他の
動的に変更可能なメモリー手段がルックアップテーブル
として用いられる場合、濾波装置の特性を使用時に変更
されうる。
典型的にリードオンリーメモリー（ＲＯＭ）からなるが
、例えばランダムアクセスメモリー（ＲＡＭ）又は他の
動的に変更可能なメモリー手段がルックアップテーブル
として用いられる場合、濾波装置の特性を使用時に変更
されうる。
【００１９】本発明の第２の面は、両方が複数のビット
によりアドレスされる少なくとも第１のルックアップテ
ーブル及び第２のルックアップテーブルからなり、第１
のルックアップテーブルは第１のスカラー定数により予
め乗算された複数のデータ値を含み、第２のルックアッ
プテーブルは第２のスカラー定数により予め乗算された
複数のデータ値を含み、第１のルックアップテーブルの
出力は出力が信号結合手段の第１の入力に結合される第
１の加算手段の入力に結合され、第２のルックアップテ
ーブルの出力は出力が信号結合手段の第２の入力に結合
される第２の加算手段は入力に結合され、加算手段は反
復システムの出力を少なくとも反復段全体に亘って加え
るよう作動可能であり、少なくとも１つの加算手段は反
復システムの各出力を複数組の反復段に亘って加えるよ
う作動可能であり、信号結合手段の出力は濾波装置の出
力からなる、反復システムの出力からなる複数のビット
により表わされるディジタル信号用濾波装置を提供する
。
によりアドレスされる少なくとも第１のルックアップテ
ーブル及び第２のルックアップテーブルからなり、第１
のルックアップテーブルは第１のスカラー定数により予
め乗算された複数のデータ値を含み、第２のルックアッ
プテーブルは第２のスカラー定数により予め乗算された
複数のデータ値を含み、第１のルックアップテーブルの
出力は出力が信号結合手段の第１の入力に結合される第
１の加算手段の入力に結合され、第２のルックアップテ
ーブルの出力は出力が信号結合手段の第２の入力に結合
される第２の加算手段は入力に結合され、加算手段は反
復システムの出力を少なくとも反復段全体に亘って加え
るよう作動可能であり、少なくとも１つの加算手段は反
復システムの各出力を複数組の反復段に亘って加えるよ
う作動可能であり、信号結合手段の出力は濾波装置の出
力からなる、反復システムの出力からなる複数のビット
により表わされるディジタル信号用濾波装置を提供する
。
【００２０】本発明の第３の面によれば、直交関係の出
力を生じる少なくとも第１の周波数逓降変換段と、第１
の周波数逓降変換手段の直交関係の出力を受信するよう
接続された信号入力を有する他の周波数逓降変換段とか
らなり、更なる周波数逓降変換段は制御入力と一対の直
交関係の出力を有する局部発振器と、位相直角で信号入
力を乗算する手段と、第１及び第２の出力を生じる局部
発振器出力とからなり、他の周波数逓降変換段の出力は
第１及び第２の濾波手段の入力に各結合され、第１の濾
波手段の出力は、受信器の出力からなり、位相検出及び
濾波手段の第１の入力に供給され、第２の濾波手段の出
力は位相検出と局部発振器の制御入力に結合された出力
を有する濾波手段の第２の入力に供給され、第１及び第
２の濾波手段からの出力信号は位相検出及び濾波手段の
第１及び第２の入力への入力フェーザーからなる無線受
信機であって、位相検出及び濾波手段は、２つの隣る角
クォードラントの１つになる中間フェーザーを生じるよ
う入力フェーザーを回転させる手段と、２つの隣る角ク
ォードラントに共通する軸に向けて、一連の反復段の中
間フェーザーを複数の連続に減少する角変位で回転させ
る手段と、各反復段のインデックス数をカウントし、指
数を異なるスラカー定数により予め乗算された角変位の
積に等しいエントリーを含む少なくとも２つのルックア
ップテーブルに印加する手段と、各反復段用角変位の方
向に応じて少なくとも２つのルックアップテーブルの出
力の極性を変調する手段と、その出力を一連の反復段全
体に亘って加算するルックアップテーブルに結合された
少なくとも第１及び第２の手段とからなり、第１の加算
手段の出力は出力が信号結合手段の入力に結合される遅
延手段の入力に結合され、第２の加算手段の出力は、信
号結合手段の他の入力に結合され、信号結合手段の出力
は少なくとも１つの他の遅延手段に結合され、該又は各
他の遅延手段の出力は信号結合手段の該又は各他の入力
に結合され、信号結合手段の出力は位相検出及び濾波手
段の出力からなることを特徴とする無線受信器を提供す
ることである。
力を生じる少なくとも第１の周波数逓降変換段と、第１
の周波数逓降変換手段の直交関係の出力を受信するよう
接続された信号入力を有する他の周波数逓降変換段とか
らなり、更なる周波数逓降変換段は制御入力と一対の直
交関係の出力を有する局部発振器と、位相直角で信号入
力を乗算する手段と、第１及び第２の出力を生じる局部
発振器出力とからなり、他の周波数逓降変換段の出力は
第１及び第２の濾波手段の入力に各結合され、第１の濾
波手段の出力は、受信器の出力からなり、位相検出及び
濾波手段の第１の入力に供給され、第２の濾波手段の出
力は位相検出と局部発振器の制御入力に結合された出力
を有する濾波手段の第２の入力に供給され、第１及び第
２の濾波手段からの出力信号は位相検出及び濾波手段の
第１及び第２の入力への入力フェーザーからなる無線受
信機であって、位相検出及び濾波手段は、２つの隣る角
クォードラントの１つになる中間フェーザーを生じるよ
う入力フェーザーを回転させる手段と、２つの隣る角ク
ォードラントに共通する軸に向けて、一連の反復段の中
間フェーザーを複数の連続に減少する角変位で回転させ
る手段と、各反復段のインデックス数をカウントし、指
数を異なるスラカー定数により予め乗算された角変位の
積に等しいエントリーを含む少なくとも２つのルックア
ップテーブルに印加する手段と、各反復段用角変位の方
向に応じて少なくとも２つのルックアップテーブルの出
力の極性を変調する手段と、その出力を一連の反復段全
体に亘って加算するルックアップテーブルに結合された
少なくとも第１及び第２の手段とからなり、第１の加算
手段の出力は出力が信号結合手段の入力に結合される遅
延手段の入力に結合され、第２の加算手段の出力は、信
号結合手段の他の入力に結合され、信号結合手段の出力
は少なくとも１つの他の遅延手段に結合され、該又は各
他の遅延手段の出力は信号結合手段の該又は各他の入力
に結合され、信号結合手段の出力は位相検出及び濾波手
段の出力からなることを特徴とする無線受信器を提供す
ることである。
【００２１】本発明による無線受信器の位相検出手段は
位相検出手段は図３に示す位相検出シーケンスのそれに
異なる第１の回転をさせる。二進位相シフトキード信号
はデータを表わす位相で１８０°又はπラジアンのシフ
トを有し、これらの信号を受信するのに用いられる無線
受信器はこれらの変化を追跡する必要はなく、データは
失われる。結果的に、上記の受信器の第１の回転段は、
入来信号を表わすフェーザーが第３又は第４の角クォー
ドラントにある場合、入来信号を１８０°又はπラジア
ンシフトし、このシフトの記録はされない。結果的に、
入来信号でのＢＰＳＫデータ位相変化はそっくりそのま
まにされる。
位相検出手段は図３に示す位相検出シーケンスのそれに
異なる第１の回転をさせる。二進位相シフトキード信号
はデータを表わす位相で１８０°又はπラジアンのシフ
トを有し、これらの信号を受信するのに用いられる無線
受信器はこれらの変化を追跡する必要はなく、データは
失われる。結果的に、上記の受信器の第１の回転段は、
入来信号を表わすフェーザーが第３又は第４の角クォー
ドラントにある場合、入来信号を１８０°又はπラジア
ンシフトし、このシフトの記録はされない。結果的に、
入来信号でのＢＰＳＫデータ位相変化はそっくりそのま
まにされる。
【００２２】本発明による無線受信器はコスタス搬送波
周波数トラッキングループ及びそのようなループが指数
逓倍器において信号入力を局部発振出力で乗算する手段
とを含む。指数逓倍器は通常同じ機能を行うのに用いら
れる一対の混合器より少ない不要な高調波をその出力に
発生し、これは第１及び第２の濾波手段の設計が緩和さ
れるのを可能にする。
周波数トラッキングループ及びそのようなループが指数
逓倍器において信号入力を局部発振出力で乗算する手段
とを含む。指数逓倍器は通常同じ機能を行うのに用いら
れる一対の混合器より少ない不要な高調波をその出力に
発生し、これは第１及び第２の濾波手段の設計が緩和さ
れるのを可能にする。
【００２３】上記の位相検出及び濾波手段内のループフ
ィルタは１次無限インパルス応答（ＩＩＲ）フィルタで
ある。更なる入力及び帰還段の追加により、高次フィル
タが実現できる。スケーリング装置は帰還信号の振幅を
変更するようこれらの更なる帰還段と直列に含まれても
よい。
ィルタは１次無限インパルス応答（ＩＩＲ）フィルタで
ある。更なる入力及び帰還段の追加により、高次フィル
タが実現できる。スケーリング装置は帰還信号の振幅を
変更するようこれらの更なる帰還段と直列に含まれても
よい。
【００２４】少なくとも２つのルックアップテーブルの
出力は各反復段で回転の極性に応じて変調されなければ
ならず、そうする為の多くの方法は当業者には明かであ
る。１つの可能な方法は、１つのアドレスビットの値の
変更がルックアップテーブルからの出力信号の極性を変
えるよう配置された予め乗算された角変位の正及び負の
値の両方に対するエントリーを含むルックアップテーブ
ルを用いることであ。第２の可能な方法は、第１及び第
２の加算手段が制御信号に応じて加算器又は減算器のい
ずれかとして動作するよう極性が反転されてもよいルッ
クアップテーブルの出力に結合される入力を有すること
を必要とする。これは、インバータを、ルックアップテ
ーブルと加算手段との間の信号路に投入又は外すようス
イッチングすることで考えられてもよい。
出力は各反復段で回転の極性に応じて変調されなければ
ならず、そうする為の多くの方法は当業者には明かであ
る。１つの可能な方法は、１つのアドレスビットの値の
変更がルックアップテーブルからの出力信号の極性を変
えるよう配置された予め乗算された角変位の正及び負の
値の両方に対するエントリーを含むルックアップテーブ
ルを用いることであ。第２の可能な方法は、第１及び第
２の加算手段が制御信号に応じて加算器又は減算器のい
ずれかとして動作するよう極性が反転されてもよいルッ
クアップテーブルの出力に結合される入力を有すること
を必要とする。これは、インバータを、ルックアップテ
ーブルと加算手段との間の信号路に投入又は外すようス
イッチングすることで考えられてもよい。
【００２５】ループフィルタの帯域幅は、作動中変えら
れ、例えば無線信号用サーチ中の広帯域幅及び一度見つ
かった信号を追跡する細帯域幅を有する必要がある。こ
れは、ランダムアクセスメモリー（ＲＡＭ）のような動
的に変化するメモリー装置としての少なくとも２つのル
ックアップテーブルを実現することにより本発明による
無線受信器を用いて達成される。必要な場合、新しい一
組のデータ値はルックアップテーブルにロードされえ、
或いは最近エントリーは，、新しいルックアップテーブ
ルエントリーを提供するようスカラー定数により乗算さ
れうる。
れ、例えば無線信号用サーチ中の広帯域幅及び一度見つ
かった信号を追跡する細帯域幅を有する必要がある。こ
れは、ランダムアクセスメモリー（ＲＡＭ）のような動
的に変化するメモリー装置としての少なくとも２つのル
ックアップテーブルを実現することにより本発明による
無線受信器を用いて達成される。必要な場合、新しい一
組のデータ値はルックアップテーブルにロードされえ、
或いは最近エントリーは，、新しいルックアップテーブ
ルエントリーを提供するようスカラー定数により乗算さ
れうる。
【００２６】
【実施例】本発明は、例えば図４，５，６，７（Ａ）及
び７（Ｂ）を参照して説明される。
び７（Ｂ）を参照して説明される。
【００２７】図４乃至図７中図２及び３中と対応する部
分には同一符号を付す。
分には同一符号を付す。
【００２８】図４中、入力フェーザーは図１に示す如く
にして得られる同相信号ｉ（ｋ）及び直交信号ｊ（ｋ）
により表わされる。同相信号ｉ（ｋ）は符号決定手段（
ＳＧＮ）８４の入力及び逓倍器８２の第１の入力に印加
される。直交信号ｊ（ｋ）は逓倍器８２の第１の入力に
印加される。ＳＧＮ８４の出力は逓倍器８０，８２の第
２の入力に印加される信号δｒ＝−１である。逓倍器８
０の出力は信号ｉ−１（ｋ）であり、逓倍器８２の出力
は信号ｊ−１（ｋ）である。従って図４に示す装置の部
分は破線で示されるボックス７８で囲まれ、その目的は
必要なら第１又は第４のクォードラントにある信号ｉ（
ｋ）及びｊ（ｋ）により表わされるフェーザーを回転さ
せることである。入来フェーザーが第２及び第３のクォ
ードラントにある場合、信号ｉ（ｋ）は負になり、ＳＧ
Ｎ８４の出力δｒ＝−１も負になり、逓倍器８０，８２
の効果は夫々ｉ−１（ｋ）＝−ｉ（ｋ）及びｊ−１（ｋ
）＝−ｊ（ｋ）にすることである。これらの反転は信号
ｉ（ｋ），ｊ（ｋ）により示されるフェーザーのπラジ
アン回転に等しい。入来フェーザーが第１又は第４のク
ォトラントにある場合信号δｒ＝−１が正になり逓倍器
８０，８２は信号ｉ−１（ｋ）＝ｉ（ｋ）及びｊ−１（
ｋ）＝ｊ（ｋ）であるよう結果を有さない。図３に示す
のとは逆に、回転のこの方法に対する理由は、信号ｉ（
ｋ），ｊ（ｋ）にあるＢＰＳＫデータが前述の如く失し
なわないようにすることである。
にして得られる同相信号ｉ（ｋ）及び直交信号ｊ（ｋ）
により表わされる。同相信号ｉ（ｋ）は符号決定手段（
ＳＧＮ）８４の入力及び逓倍器８２の第１の入力に印加
される。直交信号ｊ（ｋ）は逓倍器８２の第１の入力に
印加される。ＳＧＮ８４の出力は逓倍器８０，８２の第
２の入力に印加される信号δｒ＝−１である。逓倍器８
０の出力は信号ｉ−１（ｋ）であり、逓倍器８２の出力
は信号ｊ−１（ｋ）である。従って図４に示す装置の部
分は破線で示されるボックス７８で囲まれ、その目的は
必要なら第１又は第４のクォードラントにある信号ｉ（
ｋ）及びｊ（ｋ）により表わされるフェーザーを回転さ
せることである。入来フェーザーが第２及び第３のクォ
ードラントにある場合、信号ｉ（ｋ）は負になり、ＳＧ
Ｎ８４の出力δｒ＝−１も負になり、逓倍器８０，８２
の効果は夫々ｉ−１（ｋ）＝−ｉ（ｋ）及びｊ−１（ｋ
）＝−ｊ（ｋ）にすることである。これらの反転は信号
ｉ（ｋ），ｊ（ｋ）により示されるフェーザーのπラジ
アン回転に等しい。入来フェーザーが第１又は第４のク
ォトラントにある場合信号δｒ＝−１が正になり逓倍器
８０，８２は信号ｉ−１（ｋ）＝ｉ（ｋ）及びｊ−１（
ｋ）＝ｊ（ｋ）であるよう結果を有さない。図３に示す
のとは逆に、回転のこの方法に対する理由は、信号ｉ（
ｋ），ｊ（ｋ）にあるＢＰＳＫデータが前述の如く失し
なわないようにすることである。
【００２９】次に、部分７８の出力ｉ−１（ｋ），ｊ−
１（ｋ）は図３と同一である反復回転部分６８に供給さ
れる。従って簡潔のために，、位相検出装置のこの部分
の記載は繰り返されない。部分７８により行われた初め
のπラジアン回転が記録されないので、逓倍器４６及び
スイッチ５０（図３）は省いた。
１（ｋ）は図３と同一である反復回転部分６８に供給さ
れる。従って簡潔のために，、位相検出装置のこの部分
の記載は繰り返されない。部分７８により行われた初め
のπラジアン回転が記録されないので、逓倍器４６及び
スイッチ５０（図３）は省いた。
【００３０】図４に示す装置の残りは、２つのスケール
された角変位の生成及びＣＯＲＤＩＣアルゴリズムの出
力の濾波に係る。計数手段（ＣＮＴ）７４は、反復数で
ある出力ｒを有し、２つのスイッチ５０ａ，５０ｂを制
御し、図３に示す装置と同じ方法でクロック信号Ｎ・ｆ
ｓ を生じる。ＲＯＭ７０ａは定数ａにより逓倍さたＲ
ＯＭ７０（図３）で保持されたものに等しい一組のスケ
ールされた一組の角変位θｒ ・ａを含み、ＲＯＭ７９
ｂは定数ｂで逓倍されたＲＯＭ７０で保持されたものに
等しい一組のスケール角変位θｒ ・ｂを含む。定数ａ
及びｂは例えばエルラビナー及びビー ゴールドによ
る、プレンティスホール１９７５年の「ディジタル信号
処理の理論及び適用」から既知の従来の方法で決められ
たフィルタ係数である。２つのＲＯＭ７０ａ，７０ｂは
１６から８ビットの分解でスケールされた角変位を典型
的に含み、又変位の逆を含む。２つのＲＯＭ７０ａ，７
０ｂは同じ方法で両方アドレスされ、その最上位アドレ
スビットはＳＧＮ５６の出力δｒ から供給され、その
残りのアドレスビットはＣＮＴ７４５で生じた反復指数
ｒと共に供給される。ＲＯＭ７０ａ，７０ｂの内容を再
配列することにより、最上位以外のアドレスビットは信
号δｒ によりアドレスされえ、極性転換入力として用
いられる。 ＲＯＭ７０ａの出力θｒ ・ａは加算器７２ａの第１の
非反転入力に印加され、その加算器の出力はＤフリップ
フロップ９０ａの入力に供給される。フリップフロップ
９０ａのクロック入力はＣＮＴ７４で供給されたＮ・ｆ
ｓ クロック信号から供給される。フリップフロップ９
０ａの内容は各一連の反復の初めでゼロにリセットされ
る。 フリップフロップ９０ａの出力は加算器７２ａの第２の
非反転入力及び加算器９４の非反転入力に供給される。 ＲＯＭ７０ｂの出力θｒ ・ｂは、出力がＤ型フリップ
フロップ９０ｂに印加される加算器７２ｂの第１の非反
転入力に供給されるフリップフロップ９０ｂのクロック
及びリセット接続はフリップフロップ９０ａそれらと同
じである。フリップフロップ９０ｂの出力は加算器７２
ｂの第２の非反転入力及びＤ型フリップフロップ９２の
入力に印加される。フリップフロップ９２は１つのサン
プリング期間の遅延として用いられ、そのクロックライ
ンはｆｓ の周波数の信号を供給される。フリップフロ
ップ９２の出力は加算器９４の非反転入力に印加される
。加算器９４の出力は装置の出力よりなる濾波位相誤差
信号φ’ｒ （ｋ）である。信号φ’ｒ （ｋ）はＤ型
フリップフロップ９６に付加的に供給され、ＮＣＯ２６
（図１）に供給されてよい。フリップフロップ９０のク
ロック速度はｆｓ であり、その出力は加算器９４の非
反転入力に供給される。
された角変位の生成及びＣＯＲＤＩＣアルゴリズムの出
力の濾波に係る。計数手段（ＣＮＴ）７４は、反復数で
ある出力ｒを有し、２つのスイッチ５０ａ，５０ｂを制
御し、図３に示す装置と同じ方法でクロック信号Ｎ・ｆ
ｓ を生じる。ＲＯＭ７０ａは定数ａにより逓倍さたＲ
ＯＭ７０（図３）で保持されたものに等しい一組のスケ
ールされた一組の角変位θｒ ・ａを含み、ＲＯＭ７９
ｂは定数ｂで逓倍されたＲＯＭ７０で保持されたものに
等しい一組のスケール角変位θｒ ・ｂを含む。定数ａ
及びｂは例えばエルラビナー及びビー ゴールドによ
る、プレンティスホール１９７５年の「ディジタル信号
処理の理論及び適用」から既知の従来の方法で決められ
たフィルタ係数である。２つのＲＯＭ７０ａ，７０ｂは
１６から８ビットの分解でスケールされた角変位を典型
的に含み、又変位の逆を含む。２つのＲＯＭ７０ａ，７
０ｂは同じ方法で両方アドレスされ、その最上位アドレ
スビットはＳＧＮ５６の出力δｒ から供給され、その
残りのアドレスビットはＣＮＴ７４５で生じた反復指数
ｒと共に供給される。ＲＯＭ７０ａ，７０ｂの内容を再
配列することにより、最上位以外のアドレスビットは信
号δｒ によりアドレスされえ、極性転換入力として用
いられる。 ＲＯＭ７０ａの出力θｒ ・ａは加算器７２ａの第１の
非反転入力に印加され、その加算器の出力はＤフリップ
フロップ９０ａの入力に供給される。フリップフロップ
９０ａのクロック入力はＣＮＴ７４で供給されたＮ・ｆ
ｓ クロック信号から供給される。フリップフロップ９
０ａの内容は各一連の反復の初めでゼロにリセットされ
る。 フリップフロップ９０ａの出力は加算器７２ａの第２の
非反転入力及び加算器９４の非反転入力に供給される。 ＲＯＭ７０ｂの出力θｒ ・ｂは、出力がＤ型フリップ
フロップ９０ｂに印加される加算器７２ｂの第１の非反
転入力に供給されるフリップフロップ９０ｂのクロック
及びリセット接続はフリップフロップ９０ａそれらと同
じである。フリップフロップ９０ｂの出力は加算器７２
ｂの第２の非反転入力及びＤ型フリップフロップ９２の
入力に印加される。フリップフロップ９２は１つのサン
プリング期間の遅延として用いられ、そのクロックライ
ンはｆｓ の周波数の信号を供給される。フリップフロ
ップ９２の出力は加算器９４の非反転入力に印加される
。加算器９４の出力は装置の出力よりなる濾波位相誤差
信号φ’ｒ （ｋ）である。信号φ’ｒ （ｋ）はＤ型
フリップフロップ９６に付加的に供給され、ＮＣＯ２６
（図１）に供給されてよい。フリップフロップ９０のク
ロック速度はｆｓ であり、その出力は加算器９４の非
反転入力に供給される。
【００３１】従って、図４に示す装置は、コスタスルー
プ用位相検出及び必要なループ濾波を図３に示す装置と
同じ基準まで行うか、２つの逓倍器９１ａ，９１ｂを要
する乗算は除去した。
プ用位相検出及び必要なループ濾波を図３に示す装置と
同じ基準まで行うか、２つの逓倍器９１ａ，９１ｂを要
する乗算は除去した。
【００３２】図４に示すフィルタはほとんどのコスタス
ループ適用に適すべき１次無限インパルス応答（ＩＩＲ
）フィルタであるが、送信器か、受信器のいずれか（又
は両方）が非常に速く動き受信された信号にダイナミッ
クドップラーシフトを課する高ダイナミック装置では、
第２又は高次フィルタが必要とされる。
ループ適用に適すべき１次無限インパルス応答（ＩＩＲ
）フィルタであるが、送信器か、受信器のいずれか（又
は両方）が非常に速く動き受信された信号にダイナミッ
クドップラーシフトを課する高ダイナミック装置では、
第２又は高次フィルタが必要とされる。
【００３３】２次フィルタの場合には、１つの余分のフ
ィルタタップが必要とされ、３次フィルタの場合には２
つの余分のフィルタタップが必要とされる等である。フ
ィルタにより生じた各余分のタップは加算器９４を供給
する余分のブランチと、加算器９４の回りの余分の帰還
ループを必要とする各ブランチは下記の部品からなって
よい。スケールされた角増加分を含むルックアップテー
ブル（表）はＳＧＮ５６の反復数ｒ及び出力δｒ でア
ドレスされる。第１の入力を有する加算器はルックアッ
プテーブルの出力から供給される。加算器の出力はその
クロックがＣＮＴ７４で提供されたｆｓ ・Ｎ信号であ
るＤ型フリップフロップに供給される。フリップフロッ
プの出力は、加算器の第２の入力及びｆｓ の速度でク
ロックされる他のＤ型フリップフロップに供給される。 この最後に述べたフリップフロップは遅延として用いら
れ、必要な遅延の長さはフィルタの所望次を達成するの
に必要な余分のタップの数に依存する最も長い遅延を有
するフィルタブランチの遅延の長さはフィルタの次に等
しい係数だけ最も短い遅延より長い。これは、複数の縦
続遅延段を用いて達成され、最終遅延段の出力は加算器
９４の反転入力に供給される。更なる遅延段は加算器９
４の回りに余分な帰還ループを形成するのに必要であり
、再び最長ループ遅延はフィルタのタップの数に依存す
る。
ィルタタップが必要とされ、３次フィルタの場合には２
つの余分のフィルタタップが必要とされる等である。フ
ィルタにより生じた各余分のタップは加算器９４を供給
する余分のブランチと、加算器９４の回りの余分の帰還
ループを必要とする各ブランチは下記の部品からなって
よい。スケールされた角増加分を含むルックアップテー
ブル（表）はＳＧＮ５６の反復数ｒ及び出力δｒ でア
ドレスされる。第１の入力を有する加算器はルックアッ
プテーブルの出力から供給される。加算器の出力はその
クロックがＣＮＴ７４で提供されたｆｓ ・Ｎ信号であ
るＤ型フリップフロップに供給される。フリップフロッ
プの出力は、加算器の第２の入力及びｆｓ の速度でク
ロックされる他のＤ型フリップフロップに供給される。 この最後に述べたフリップフロップは遅延として用いら
れ、必要な遅延の長さはフィルタの所望次を達成するの
に必要な余分のタップの数に依存する最も長い遅延を有
するフィルタブランチの遅延の長さはフィルタの次に等
しい係数だけ最も短い遅延より長い。これは、複数の縦
続遅延段を用いて達成され、最終遅延段の出力は加算器
９４の反転入力に供給される。更なる遅延段は加算器９
４の回りに余分な帰還ループを形成するのに必要であり
、再び最長ループ遅延はフィルタのタップの数に依存す
る。
【００３４】ＲＯＭ７０ａ，７０ｂは単に正の角変位を
含むよう配置され、各加算器７２ａ，７２ｂへの第１の
入力は信号δｒ の制御下で非反転入力が反転入力のい
ずれかである極性反転自在入力である。
含むよう配置され、各加算器７２ａ，７２ｂへの第１の
入力は信号δｒ の制御下で非反転入力が反転入力のい
ずれかである極性反転自在入力である。
【００３５】図５は反復部分を組込まない位相検出装置
と濾波装置の別な実施例を示す。入力信号ｉ（ｋ），ｊ
（ｋ）はＲＯＭ１００，１０２からなる一対のルックア
ップテーブルを直接にアドレスするの用いられる。これ
らの２つのＲＯＭは夫々２つの入力信号ｉ（ｋ），ｊ（
ｋ）の値の各可能な置換に対するスケールされた角変位
を含み、従って非常に大きい。ＲＯＭ１００のデータラ
イン１０１は加算装置１０６の第１の非反転入力に供給
されるＲＯＭ１０２のデータライン１０３は入力信号の
サンプリング速度であるｆｓ の速度でクロックされる
Ｄ型フリップフロップ１０４の入力に結合される。フリ
ップフロップ１０４の出力は加算装置１９０６の第２の
非反復入力に供給される。加算装置１０６の出力はｆｓ
の速度でクロックされるＤ型フリップフロップ１０８
の入力に供給される濾波された角変位信号φ’（ｋ）か
らなる。フリップフロップ１０８の出力は加算装置１０
６の第３の非反転入力に結合される。
と濾波装置の別な実施例を示す。入力信号ｉ（ｋ），ｊ
（ｋ）はＲＯＭ１００，１０２からなる一対のルックア
ップテーブルを直接にアドレスするの用いられる。これ
らの２つのＲＯＭは夫々２つの入力信号ｉ（ｋ），ｊ（
ｋ）の値の各可能な置換に対するスケールされた角変位
を含み、従って非常に大きい。ＲＯＭ１００のデータラ
イン１０１は加算装置１０６の第１の非反転入力に供給
されるＲＯＭ１０２のデータライン１０３は入力信号の
サンプリング速度であるｆｓ の速度でクロックされる
Ｄ型フリップフロップ１０４の入力に結合される。フリ
ップフロップ１０４の出力は加算装置１９０６の第２の
非反復入力に供給される。加算装置１０６の出力はｆｓ
の速度でクロックされるＤ型フリップフロップ１０８
の入力に供給される濾波された角変位信号φ’（ｋ）か
らなる。フリップフロップ１０８の出力は加算装置１０
６の第３の非反転入力に結合される。
【００３６】作動名か、２つのＲＯＭ１００，１０２は
夫々フィルタタップ係数により予め乗算されたそれらの
データラインに角変位を提供する。その結果、フィルタ
タップ係数による角変位の更なる乗算が濾波前には必要
ではない。再び、単に有限インパルス応答フィルタが必
要である場合、フリップフロップ１０８は削除されても
よく、又フリップフロップ１０８を介する帰還信号が１
以上の大きさである場合、スケーリング装置はフリップ
フロップ１０８と直列に含まれるべきである。図６は図
５の１次フィルタと同じ原理で作動する２次無限インパ
ルス応答（ＩＩＲ）フィルタを示す。入力信号ｉ（ｋ）
，ｊ（ｋ）はＲＯＭ１００，１０２，１１０からなる３
つのルックアップテーブルを直接にアドレスするのに用
いられる。これらのＲＯＭはｉ（ｋ），ｊ（ｋ）の値の
各可能な置換に対してスケールされた角変位を含む。Ｒ
ＯＭ１００のデータライン１０１は加算装置１０６の第
１の非反転入力に供給される。ＲＯＭ１０２のデータラ
イン１０３は、入力信号のサンプリング速度であるｆｓ
の速度でクロックされるＤ型フリップフロップ１０４
の入力に供給される。フリップフロップ１０４の出力は
加算装置１０６の第２の非反転入力に供給される。 ＲＯＭ１１０のデータライン１１１はｆｓ の速度でク
ロックされるＤ型フリップフロップ１１２に供給される
。 このフリップフロップの出力はｆｓ の速度でもクロッ
クされる更なるＤ型フリップフロップ１１４に供給され
る。フリップフロップ１１４の出力は加算装置１０６の
第３の非反転入力に供給される。加算装置１０６の出力
は、ＲＯＭ１１６からなるルックアップテーブルのアド
レスライン及びｆｓ の速度でクロックされるＤ型フリ
ップフロップ１０８に供給されるＲＯＭ１１６のデータ
ラインはｆｓ の速度でクロックされるＤ型フリップフ
ロップ１１８に供給される。フリップフロップ１１８の
出力はｆｓ の速度でもクロックされる。更なるＤ型フ
リップフロップ１２０に供給されるフリップフロップ１
２０の出力は加算装置１０６の第４の非反転入力に供給
される。フリップフロップ１０８の出力は加算装置１０
６の第５の非反転入力に供給される。加算装置１０６の
出力は濾波された角変位信号φ’（ｋ）からなる。
夫々フィルタタップ係数により予め乗算されたそれらの
データラインに角変位を提供する。その結果、フィルタ
タップ係数による角変位の更なる乗算が濾波前には必要
ではない。再び、単に有限インパルス応答フィルタが必
要である場合、フリップフロップ１０８は削除されても
よく、又フリップフロップ１０８を介する帰還信号が１
以上の大きさである場合、スケーリング装置はフリップ
フロップ１０８と直列に含まれるべきである。図６は図
５の１次フィルタと同じ原理で作動する２次無限インパ
ルス応答（ＩＩＲ）フィルタを示す。入力信号ｉ（ｋ）
，ｊ（ｋ）はＲＯＭ１００，１０２，１１０からなる３
つのルックアップテーブルを直接にアドレスするのに用
いられる。これらのＲＯＭはｉ（ｋ），ｊ（ｋ）の値の
各可能な置換に対してスケールされた角変位を含む。Ｒ
ＯＭ１００のデータライン１０１は加算装置１０６の第
１の非反転入力に供給される。ＲＯＭ１０２のデータラ
イン１０３は、入力信号のサンプリング速度であるｆｓ
の速度でクロックされるＤ型フリップフロップ１０４
の入力に供給される。フリップフロップ１０４の出力は
加算装置１０６の第２の非反転入力に供給される。 ＲＯＭ１１０のデータライン１１１はｆｓ の速度でク
ロックされるＤ型フリップフロップ１１２に供給される
。 このフリップフロップの出力はｆｓ の速度でもクロッ
クされる更なるＤ型フリップフロップ１１４に供給され
る。フリップフロップ１１４の出力は加算装置１０６の
第３の非反転入力に供給される。加算装置１０６の出力
は、ＲＯＭ１１６からなるルックアップテーブルのアド
レスライン及びｆｓ の速度でクロックされるＤ型フリ
ップフロップ１０８に供給されるＲＯＭ１１６のデータ
ラインはｆｓ の速度でクロックされるＤ型フリップフ
ロップ１１８に供給される。フリップフロップ１１８の
出力はｆｓ の速度でもクロックされる。更なるＤ型フ
リップフロップ１２０に供給されるフリップフロップ１
２０の出力は加算装置１０６の第４の非反転入力に供給
される。フリップフロップ１０８の出力は加算装置１０
６の第５の非反転入力に供給される。加算装置１０６の
出力は濾波された角変位信号φ’（ｋ）からなる。
【００３７】作動中、ＲＯＭ１００，１０２，１１０の
出力は、同相軸からの入力フェーザーｉ（ｋ），ｊ（ｋ
）により表わされ、異なるフィルタパラメータ値でスケ
ールされる角変位からなる。ＲＯＭ１０２の出力は図５
に示す実施例の如くフリップフロップ１０４の１つのク
ロック周期だけ遅延される。ＲＯＭ１１０の出力は縦続
フリップフロップ１１２及び１１４の２つのクロック周
期だけ遅延される。図５の装置での如く、フリップフロ
ップ１０８を介する１次帰還は１の利得を有する。 しかし、図６に示す装置は縦続フリップフロップ１１８
，１２０を介する２次帰還ループを有し、両方の経路の
帰還が１の利得を有する非常に小さい数の２次フィルタ
伝達関数だけがある。その結果、ＲＯＭルックアップテ
ーブル１１６は２次帰還信号の大きさをスケールするよ
う２次帰還路に含まれる。ＲＯＭ１６６の各アドレス位
置は所望の２次帰還係数により乗算されたそのアドレス
数に等しい値を含む。正の係数を例にとると、帰還係数
が１／２に等しい場合、ＲＯＭ１１６のドレス１０１０
ｂの位置は０１０１ｂの値を含む。ＲＯＭ１１６の出力
は加算装置１０６に供給される前にフリップフロップ１
１８，１２０の２つのクロック周期だけ遅延される。 前記の如く、装置の出力φ７（ｋ）は加算装置１０６の
出力から得られる。
出力は、同相軸からの入力フェーザーｉ（ｋ），ｊ（ｋ
）により表わされ、異なるフィルタパラメータ値でスケ
ールされる角変位からなる。ＲＯＭ１０２の出力は図５
に示す実施例の如くフリップフロップ１０４の１つのク
ロック周期だけ遅延される。ＲＯＭ１１０の出力は縦続
フリップフロップ１１２及び１１４の２つのクロック周
期だけ遅延される。図５の装置での如く、フリップフロ
ップ１０８を介する１次帰還は１の利得を有する。 しかし、図６に示す装置は縦続フリップフロップ１１８
，１２０を介する２次帰還ループを有し、両方の経路の
帰還が１の利得を有する非常に小さい数の２次フィルタ
伝達関数だけがある。その結果、ＲＯＭルックアップテ
ーブル１１６は２次帰還信号の大きさをスケールするよ
う２次帰還路に含まれる。ＲＯＭ１６６の各アドレス位
置は所望の２次帰還係数により乗算されたそのアドレス
数に等しい値を含む。正の係数を例にとると、帰還係数
が１／２に等しい場合、ＲＯＭ１１６のドレス１０１０
ｂの位置は０１０１ｂの値を含む。ＲＯＭ１１６の出力
は加算装置１０６に供給される前にフリップフロップ１
１８，１２０の２つのクロック周期だけ遅延される。 前記の如く、装置の出力φ７（ｋ）は加算装置１０６の
出力から得られる。
【００３８】別なフィルタ構成を本発明で用いてもよい
。図７の（Ａ）は一対の逓倍器１２４，１２６の各々の
第１の入力に結合される入力端子１２２を有する１次フ
ィルタのブロック系統図である。逓倍器の第２の入力は
夫々定数ｋ１及びｋ２を供給される。逓倍器１２４の出
力は、逓倍器１２４の前の出力を現在の出力に加えるよ
う動作する累算器１２８に供給される。累算器１２８の
出力は、第２の入力が逓倍器１２６の出力を供給される
加算器１３０の第１の入力に供給される。加算器１３０
の出力はフィルタの出力からなる。
。図７の（Ａ）は一対の逓倍器１２４，１２６の各々の
第１の入力に結合される入力端子１２２を有する１次フ
ィルタのブロック系統図である。逓倍器の第２の入力は
夫々定数ｋ１及びｋ２を供給される。逓倍器１２４の出
力は、逓倍器１２４の前の出力を現在の出力に加えるよ
う動作する累算器１２８に供給される。累算器１２８の
出力は、第２の入力が逓倍器１２６の出力を供給される
加算器１３０の第１の入力に供給される。加算器１３０
の出力はフィルタの出力からなる。
【００３９】図７の（Ａ）に示すフィルタは、係数によ
る２つの乗算、累算段及び加算を必要とする。図４を参
照して説明した如く、係数による乗算はルックアップテ
ーブルに組込まれ、逓倍器１２４，１２６が省かれても
よい。
る２つの乗算、累算段及び加算を必要とする。図４を参
照して説明した如く、係数による乗算はルックアップテ
ーブルに組込まれ、逓倍器１２４，１２６が省かれても
よい。
【００４０】図７の（Ｂ）は、累算段１２８の機能を反
復装置の出力に設けられた累算段、例えば図４に示すＣ
ＯＲＤＩＣ位相検出器で実行される配置を示す。
復装置の出力に設けられた累算段、例えば図４に示すＣ
ＯＲＤＩＣ位相検出器で実行される配置を示す。
【００４１】一対の入力端子１３４，１３６は一対のＲ
ＯＭ７０ａ，７０ｂのアドレスラインに結合される。端
子１３４，１３６は夫々ＳＧＮ５６（図４）の出力及び
ＣＮＴ７４（図４）の出力ｒに結合される。ＲＯＭ７０
ａの出力は、出力がＤ型フリップフロップ１３８の入力
に供給される加算器７２ａの第１の入力に供給される信
号θｒ ・ｋ１であるフリップフロップ１３８のクロッ
ク端子はＮ・ｆｓ の速度を有する信号を供給され、フ
リップフロップのクリアー（ＣＬＲ）端子はシステムリ
セット（ＳＹＳ）信号を供給される。フリップフロップ
１３８の出力は、加算器７２ａの第２の入力及び加算器
１３０の第１の入力に供給される。ＲＯＭ７０ｂの出力
は、出力がＤ型フリップフロップ１４０の入力に供給さ
れる加算器７２ｂの第１の入力に供給される信号θｒ
・ｋ２である。フリップフロップ１４０のクロック端子
はＮ・ｆｓ の速度での信号を供給され、フリップフロ
ップのクリアー（ＣＬＲ）端子はｆｓ の速度を有する
信号を供給される。
ＯＭ７０ａ，７０ｂのアドレスラインに結合される。端
子１３４，１３６は夫々ＳＧＮ５６（図４）の出力及び
ＣＮＴ７４（図４）の出力ｒに結合される。ＲＯＭ７０
ａの出力は、出力がＤ型フリップフロップ１３８の入力
に供給される加算器７２ａの第１の入力に供給される信
号θｒ ・ｋ１であるフリップフロップ１３８のクロッ
ク端子はＮ・ｆｓ の速度を有する信号を供給され、フ
リップフロップのクリアー（ＣＬＲ）端子はシステムリ
セット（ＳＹＳ）信号を供給される。フリップフロップ
１３８の出力は、加算器７２ａの第２の入力及び加算器
１３０の第１の入力に供給される。ＲＯＭ７０ｂの出力
は、出力がＤ型フリップフロップ１４０の入力に供給さ
れる加算器７２ｂの第１の入力に供給される信号θｒ
・ｋ２である。フリップフロップ１４０のクロック端子
はＮ・ｆｓ の速度での信号を供給され、フリップフロ
ップのクリアー（ＣＬＲ）端子はｆｓ の速度を有する
信号を供給される。
【００４２】フリップフロップ１４０の出力は、加算器
７２ｂの第２の入力及び加算器１３０の第２の入力に供
給される。加算器１３０の出力１３２はフィルタの出力
からなる。
７２ｂの第２の入力及び加算器１３０の第２の入力に供
給される。加算器１３０の出力１３２はフィルタの出力
からなる。
【００４３】フリップフロップ１３８のクリアー入力（
ＣＬＲ）に、Ｎ・ｆｓ の速度での信号に対立するもの
としてシステムリセット信号を供給することにより、加
算器１３０以前の更なる遅延段又は累算段１２８（図７
の（Ａ））は不要である。図４に示すフィルタの実施例
では、フリップフロップは各反復のたびにクリアーされ
る。フリップフロップ１３８のＣＬＲ入力に接続するシ
ステムリセットは最後の位相出力を反復システムからの
最新の位相出力に加算する効果を有する。フリップフロ
ップ１３８の内容はシステムスタートアップ又はリセッ
ト時にのみクリアーされる。従って、図７の（Ａ）に示
すようなフィルタは単純な方法で実現されてもよい。
ＣＬＲ）に、Ｎ・ｆｓ の速度での信号に対立するもの
としてシステムリセット信号を供給することにより、加
算器１３０以前の更なる遅延段又は累算段１２８（図７
の（Ａ））は不要である。図４に示すフィルタの実施例
では、フリップフロップは各反復のたびにクリアーされ
る。フリップフロップ１３８のＣＬＲ入力に接続するシ
ステムリセットは最後の位相出力を反復システムからの
最新の位相出力に加算する効果を有する。フリップフロ
ップ１３８の内容はシステムスタートアップ又はリセッ
ト時にのみクリアーされる。従って、図７の（Ａ）に示
すようなフィルタは単純な方法で実現されてもよい。
【００４４】スカラー定数ｋ１，ｋ２は前記のラビナー
及びゴールドによるテキストを参照して決定されてよい
。角変位が予め乗算された又は帰還信号がスケールされ
るこれらのシステムのスカラー定数が時々変更される必
要がある場合、出力がスカラー定数で乗算されたスター
ＲＯＭを設けることができ、結果はランダムアクセスメ
モリー（ＲＡＭ）からなる少なくとも２つのルックアッ
プテーブルに蓄積される。これらのＲＡＭはＲＯＭ７０
ａ，７０ｂ（図４），ＲＯＭ１００，１０２（図５）又
はＲＯＭ１００，１０２，１１０に置換する。同じ原理
はＲＯＭ１１６（図６）に適用できる。
及びゴールドによるテキストを参照して決定されてよい
。角変位が予め乗算された又は帰還信号がスケールされ
るこれらのシステムのスカラー定数が時々変更される必
要がある場合、出力がスカラー定数で乗算されたスター
ＲＯＭを設けることができ、結果はランダムアクセスメ
モリー（ＲＡＭ）からなる少なくとも２つのルックアッ
プテーブルに蓄積される。これらのＲＡＭはＲＯＭ７０
ａ，７０ｂ（図４），ＲＯＭ１００，１０２（図５）又
はＲＯＭ１００，１０２，１１０に置換する。同じ原理
はＲＯＭ１１６（図６）に適用できる。
【００４５】本発明による無線受信器は、直交混合段が
指数逓倍器以前に組込まれる１つ又はそれ以上のスーパ
ヘテロダイン段又はＣＯＲＤＩＣアルゴリズムにより必
要とされる直交関係信号を提供する他の直交混合装置か
らなる。
指数逓倍器以前に組込まれる１つ又はそれ以上のスーパ
ヘテロダイン段又はＣＯＲＤＩＣアルゴリズムにより必
要とされる直交関係信号を提供する他の直交混合装置か
らなる。
【００４６】本開示を読むことにより、当業者には他の
変形が明らかである。かかる変形は、濾波装置及びその
部品の設計、装置及び使用は既に公知であり、前記の特
徴の変わりに又はそれに加えて用いられる他の特徴を含
んでよい。特許請求の範囲はこの出願で述べられている
特定の組合せの特徴に限定されることはない。
変形が明らかである。かかる変形は、濾波装置及びその
部品の設計、装置及び使用は既に公知であり、前記の特
徴の変わりに又はそれに加えて用いられる他の特徴を含
んでよい。特許請求の範囲はこの出願で述べられている
特定の組合せの特徴に限定されることはない。
【図１】本発明の適用可能であるタイプのコスタスルー
プを含む直接変換無線受信器のブロック系統図である。
プを含む直接変換無線受信器のブロック系統図である。
【図２】位相検出器２２を実現するＲＯＭを示す図であ
る。
る。
【図３】位相検出システムを示す図である。
【図４】本発明による濾波装置が続く位相検出システム
のブロック系統図である。
のブロック系統図である。
【図５】別な位相検出システム及び１次ＩＩＲフィルタ
を含む濾波装置のブロック系統図である。
を含む濾波装置のブロック系統図である。
【図６】２次ＩＩＲフィルタを提供するよう図５に示す
システムへの拡張部のブロック系統図である。
システムへの拡張部のブロック系統図である。
【図７】（Ａ）は１次濾波装置のブロック系統図であり
、（Ｂ）は本発明による実施される１次濾波装置のブロ
ック系統図である。
、（Ｂ）は本発明による実施される１次濾波装置のブロ
ック系統図である。
２６ ＮＣＯ
４６，８０，８２，９１ａ，９１ｂ，１２４，１２６
逓倍器 ５０ａ，５０ｂ，５０ｃ スイッチ ５６，８４ 符号決定手段 ７０，７０ａ，７０ｂ，１００，１０２，１０６，１１
０，１１６ ＲＯＭ７２ａ，７２ｂ，１３０ 合算
器７４ カウンティング手段 ７８ ボックス ９０ａ，９０ｂ，９６，１０４，１０８，１１２，１１
４，１１８，１２０，１３８，１４０ Ｄ型フリップ
フロップ １０１，１０３，１１１ データ線 １１６ ルックアップテーブル １２２，１４５，１３６ 入力端子 １２８ 累算器
逓倍器 ５０ａ，５０ｂ，５０ｃ スイッチ ５６，８４ 符号決定手段 ７０，７０ａ，７０ｂ，１００，１０２，１０６，１１
０，１１６ ＲＯＭ７２ａ，７２ｂ，１３０ 合算
器７４ カウンティング手段 ７８ ボックス ９０ａ，９０ｂ，９６，１０４，１０８，１１２，１１
４，１１８，１２０，１３８，１４０ Ｄ型フリップ
フロップ １０１，１０３，１１１ データ線 １１６ ルックアップテーブル １２２，１４５，１３６ 入力端子 １２８ 累算器
Claims (10)
- 【請求項１】 両方が複数のビットによりアドレスさ
れる少なくとも第１のルックアップテーブル及び第２の
ルックアップテーブルからなり、第１のルックアップテ
ーブルは第１のスカラー定数により予め乗算された複数
のデータ値を含み、第２のルックアップテーブルは第２
のスカラー定数により予め乗算された複数のデータ値を
含み、第１のルックアップテーブルの出力は信号結合手
段の第１の入力に結合され、第２のルックアップテーブ
ルの出力は遅延手段の入力に結合され、遅延手段の出力
は信号結合手段の第２の入力に結合され、信号結合手段
の出力は濾波装置の出力からなる、複数のビットにより
表わされるディジタル信号用濾波装置。 - 【請求項２】 信号結合手段の出力は少なくとも１つ
の更なる遅延手段に結合され、更なる遅延手段の出力は
信号結合手段の更なる入力に結合されることを特徴とす
る請求項１記載の装置。 - 【請求項３】 スケーリング手段は更なる遅延手段の
各々と直列に含まれることを特徴とする請求項２記載の
装置。 - 【請求項４】 複数のビットにより表わされるディジ
タル信号は１つの反復段用反復システムの出力よりなり
、第１の加算手段が第１のルックアップテーブルの出力
と信号結合手段との間に結合され、第２の加算手段が第
２のルックアップテーブルの出力と遅延手段との間に結
合され、第１及び第２の加算手段は反復システムの出力
を反復段全体に亘って加えるよう作動可能であることを
特徴とする請求項１乃至３うちいずれか一項記載の装置
。 - 【請求項５】 両方が複数のビットによりアドレスさ
れる少なくとも第１のルックアップテーブル及び第２の
ルックアップテーブルからなり、第１のルックアップテ
ーブルは第１のスカラー定数により予め乗算された複数
のデータ値を含み、第２のルックアップテーブルは第２
のスラカー定数により予め乗算された複数のデータ値を
含み、第１のルックアップテーブルの出力は出力が信号
結合手段の第１の入力に結合される第１の加算手段の入
力に結合され、第２のルックアップテーブルの出力は出
力が信号結合手段の第２の入力に結合される第２の加算
手段の入力に結合され、加算手段は反復システムの出力
を少なくとも反復段全体に亘って加えるよう作動可能で
あり、少なくとも１つの加算手段は反復システムの各出
力を複数組の反復段に亘って加えるよう作動可能であり
、信号結合手段の出力は濾波装置の出力からなる、反復
システムの出力からなる複数のビットにより表わされる
ディジタル信号用濾波装置。 - 【請求項６】 少なくとも１つのルックアップテーブ
ルは動的に変更自在であり、ルックアップテーブルの内
容が予め乗算されたスカラー定数は装置の特性を変更す
るよう作動中変更されてよいことを特徴とする請求項１
乃至５のうちいずれか一項記載の装置。 - 【請求項７】 直交関係の出力を生じる少なくとも第
１の周波数逓降変換段と、第１の周波数逓降変換手段の
直交関係の出力を受信するよう接続された信号入力を有
する他の周波数逓降変換段とからなり、更なる周波数逓
降変換段は制御入力と一対の直交関係の出力を有する局
部発振器と、位相直角で信号入力を乗算する手段と、第
１及び第２の出力を生じる局部発振器出力とからなり、
他の周波数逓降変換段の出力は第１及び第２の濾波手段
の入力に各結合され、第１の濾波手段の出力は、受信器
の出力からなり、位相検出及び濾波手段の第１の入力に
供給され、第２の濾波手段の出力は位相検出と局部発振
器の制御入力に結合された出力を有する濾波手段の第２
の入力に供給され、第１及び第２の濾波手段からの出力
信号は位相検出及び濾波手段の第１及び第２の入力への
入力フェーザーからなる無線受信機であって、位相検出
及び濾波手段は、２つの隣る角クォードラントの１つに
なる中間フェーザーを生じるよう入力フェーザーを回転
させる手段と、２つの隣る角クォードラントに共通する
軸に向けて、一連の反復段の中間フェーザーを複数の連
続に減少する角変位で回転させる手段と、各反復段の指
数をカウントし、指数を異なるスラカー定数により予め
乗算された角変位の積に等しいエントリーを含む少なく
とも２つのルックアップテーブルに印加する手段と、各
反復段用角変位の方向に応じて少なくとも２つのルック
アップテーブルの出力の極性を変調する手段と、その出
力を一連の反復段全体に亘って加算するルックアップテ
ーブルに結合された少なくとも第１及び第２の手段とか
らなり、第１の加算手段の出力は出力が信号結合手段の
入力に結合される遅延手段の入力に結合され、第２の加
算手段の出力は、信号結合手段の他の入力に結合され、
信号結合手段の出力は少なくとも１つの他の遅延手段に
結合され、該又は各他の遅延手段の出力は信号結合手段
の該又は各他の入力に結合され、信号結合手段の出力は
位相検出及び濾波手段の出力からなることを特徴とする
無線受信器。 - 【請求項８】 少なくとも２つのルックアップテーブ
ルは予め乗算された角変位の積及び積の逆数からなり、
各反復段用角変位の方向に応じてルックアップテーブル
の出力の極性を変調する手段は各ルックアップテーブル
の入力からなることを特徴とする請求項７記載の受信器
。 - 【請求項９】 各反復段用角変位の方向に応じてルッ
クアップテーブルの少なくとも１つの出力の極性を変調
する手段はルックアップテーブルの出力に結合される各
加算手段の極性反転可能入力からなることを特徴とする
請求項７又は８記載の受信器。 - 【請求項１０】 少なくとも１つのルックアップテー
ブルは動的に変更可能であり、それにより少なくとも１
つのルックアップテーブルの内容が予め乗算されたスカ
ラー定数は位相検出及び濾波手段の濾波特性を変更する
よう作動中変えられてもよいことを特徴とする請求項７
乃至９のうちいずれか一項記載の受信器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB90213489 | 1990-10-01 | ||
| GB9021348A GB2248532A (en) | 1990-10-01 | 1990-10-01 | Digital filters |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04290004A true JPH04290004A (ja) | 1992-10-14 |
Family
ID=10683063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3252140A Pending JPH04290004A (ja) | 1990-10-01 | 1991-09-30 | 濾波装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0481543A1 (ja) |
| JP (1) | JPH04290004A (ja) |
| GB (1) | GB2248532A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4223121A1 (de) * | 1992-07-14 | 1994-01-20 | Deutsche Aerospace | Verfahren zur Trägerrückgewinnung bei der Demodulation von digital modulierten Signalen und Anordnungen zum Ausführen des Verfahrens |
| US5550869A (en) * | 1992-12-30 | 1996-08-27 | Comstream Corporation | Demodulator for consumer uses |
| WO1994029991A1 (en) * | 1993-06-07 | 1994-12-22 | Kabushiki Kaisha Toshiba | Phase detector |
| US5668749A (en) * | 1995-05-04 | 1997-09-16 | Motorola, Inc. | Circuit for performing arithmetic operations in a demodulator |
| DE19948899A1 (de) | 1999-10-11 | 2001-04-19 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur digitalen Frequenzkorrektur eines Signals |
| FR2853487A1 (fr) * | 2003-04-01 | 2004-10-08 | St Microelectronics Sa | Composant electronique permettant le decodage de signaux de television numerique par satellite |
| FR2853795B1 (fr) | 2003-04-11 | 2005-07-01 | St Microelectronics Sa | Composant electronique avec dispositif de syntonisation integre, permettant le decodage de signaux de television numerique terrestre ou par cable. |
| FR2853796B1 (fr) | 2003-04-11 | 2005-07-01 | St Microelectronics Sa | Composant electronique permettant le decodage de signaux de television numerique terrestre ou par cable. |
| CN108572266B (zh) * | 2017-12-11 | 2020-09-15 | 深圳市鼎阳科技股份有限公司 | 一种波形发生装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4348641A (en) * | 1980-01-08 | 1982-09-07 | E-Systems, Inc. | Digital baseband carrier recovery circuit |
| GB2067799A (en) * | 1980-01-12 | 1981-07-30 | Plessey Co Ltd | Improvements in or Relating to Digital Filters |
| GB2108736B (en) * | 1981-10-27 | 1984-12-12 | Standard Telephones Cables Ltd | Sum of products multiplier |
| GB8400791D0 (en) * | 1984-01-12 | 1984-02-15 | British Telecomm | Digital filter |
| GB8529422D0 (en) * | 1985-11-29 | 1986-01-08 | British Broadcasting Corp | Integrated circuits |
-
1990
- 1990-10-01 GB GB9021348A patent/GB2248532A/en not_active Withdrawn
-
1991
- 1991-09-26 EP EP91202506A patent/EP0481543A1/en not_active Withdrawn
- 1991-09-30 JP JP3252140A patent/JPH04290004A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB9021348D0 (en) | 1990-11-14 |
| GB2248532A (en) | 1992-04-08 |
| EP0481543A1 (en) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181645B2 (ja) | 受信機 | |
| US5832043A (en) | System and method for maintaining continuous phase during up/down conversion of near-zero hertz intermediate frequencies | |
| US5949695A (en) | Interpolator using a plurality of polynomial equations and associated methods | |
| JPH04290004A (ja) | 濾波装置 | |
| EP0736206B1 (en) | Method and apparatus for quadratic interpolation | |
| CA1258537A (en) | Apparatus and method for approximating the magnitude of a complex number | |
| US4015222A (en) | Modulated passband signal generator | |
| US5521559A (en) | Signal oscillator, FM modulation circuit using the same, and FM modulation method | |
| JPS5917916B2 (ja) | イソウドウキソウチ | |
| US5057786A (en) | Quadrature amplitude modulation wave demodulator provided with band-pass filters for fixed equalizer | |
| JPS60183862A (ja) | デイジタル信号処理回路 | |
| JP2806997B2 (ja) | 復調器 | |
| JPH0427723B2 (ja) | ||
| US4020333A (en) | Digital filter for filtering complex signals | |
| US3725686A (en) | Polyphasor generation by vector addition and scalar multiplication | |
| Chen et al. | Reduced complexity CORDIC demodulator implementation for D-AMPS and digital IF-sampled receiver | |
| US6590948B1 (en) | Parallel asynchronous sample rate reducer | |
| EP0622893B1 (en) | Method and apparatus for normalising components of a complex signal | |
| JPH0677734A (ja) | Ｆｍ復調器 | |
| US5410499A (en) | Phase shifter for directly sampled bandpass signals | |
| JPH10508406A (ja) | 低複雑性信号処理装置及びその信号処理装置を具えた受信機 | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| KR900006431B1 (ko) | 쿼드라 페이즈(Quadra-phase)에 의한 주파수 및 위상 변조신호의 복조 시스템 | |
| JPS6111494B2 (ja) | ||
| JP2926657B2 (ja) | ディジタル包絡線生成装置 |