JPH04290040A - アラーム遷移回路 - Google Patents
アラーム遷移回路Info
- Publication number
- JPH04290040A JPH04290040A JP3052963A JP5296391A JPH04290040A JP H04290040 A JPH04290040 A JP H04290040A JP 3052963 A JP3052963 A JP 3052963A JP 5296391 A JP5296391 A JP 5296391A JP H04290040 A JPH04290040 A JP H04290040A
- Authority
- JP
- Japan
- Prior art keywords
- output
- alarm
- abnormality alarm
- pointer value
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はディジタル伝送システム
の異常を示す警報信号の検出回路に関する。ディジタル
伝送システムにおいては、受信したデータからクロック
を抽出して、そのクロックを同期網内のクロックに乗せ
替えて通信を行っている。
の異常を示す警報信号の検出回路に関する。ディジタル
伝送システムにおいては、受信したデータからクロック
を抽出して、そのクロックを同期網内のクロックに乗せ
替えて通信を行っている。
【0002】このディジタル伝送システムにおいて使用
されるポインタは、同期網内のデータ(ペイロード)の
位置を示すためのものであり、またクロックを位相差を
吸収するためのスタッフ動作の指示も行っている。
されるポインタは、同期網内のデータ(ペイロード)の
位置を示すためのものであり、またクロックを位相差を
吸収するためのスタッフ動作の指示も行っている。
【0003】図4はディジタル伝送のフレームフォーマ
ット例を説明する図であり、1フレームの中の2バイト
(以下V1、V2と称する)がポインタを含む制御信号
となっている。
ット例を説明する図であり、1フレームの中の2バイト
(以下V1、V2と称する)がポインタを含む制御信号
となっている。
【0004】先頭からの4ビットはNDF(New D
ata Flag)を示し、「1001」のときは、新
しいポインタがおくられてきたので、ポインタを新しい
値に書き換える。次の2ビットはVT Size すな
わちデータの速度を示し、ここでは1.5 Mbpsを
意味する「11」に固定されている。
ata Flag)を示し、「1001」のときは、新
しいポインタがおくられてきたので、ポインタを新しい
値に書き換える。次の2ビットはVT Size すな
わちデータの速度を示し、ここでは1.5 Mbpsを
意味する「11」に固定されている。
【0005】次の7〜16の10ビットがポインタであ
り、ここでは0〜103の値が使用されている。この例
では、V1、V2がすべて「1」のときは回線異常警報
として検出し、ポインタ値nが0≦n≦103の範囲か
ら外れたとき、またはNDF=「1001」が連続した
ときはポインタ値異常警報として検出する。
り、ここでは0〜103の値が使用されている。この例
では、V1、V2がすべて「1」のときは回線異常警報
として検出し、ポインタ値nが0≦n≦103の範囲か
ら外れたとき、またはNDF=「1001」が連続した
ときはポインタ値異常警報として検出する。
【0006】かかるディジタル伝送システムにおいて、
送られてくる回線異常警報、ポインタ値異常警報を正し
く検出して出力するアラーム遷移回路が要求されている
。
送られてくる回線異常警報、ポインタ値異常警報を正し
く検出して出力するアラーム遷移回路が要求されている
。
【0007】
【従来の技術】図5は従来例を説明する図を示す。図中
の11はV1、V2のオール「1」を検出するオール「
1」検出器であり、12はV1の中のNDFビットを監
視し、「1001」(3ビット以上の一致で一致と判定
する)を検出するNDF1検出器、13はV1の中のN
DFビットを監視し、「0110」を検出するNDF0
検出器、14はV1の中のVT Size ビットを監
視し、「11」を検出するVT Size検出器、31
はV1、V2中の10ビットのポインタを監視し、ポイ
ンタ値nが0〜103の間にあることを検出するポイン
タ値検出器、32はV1、V2中の10ビットのポイン
タが1フレーム前のポインタと一致していることを検出
するポインタ一致検出器、A1は回線異常警報(以下
PATH AISと称する)解除処理について、同一ポ
インタ値が3フレーム連続する条件の第1回目のインヒ
ビットを行う論理積回路(以下AND回路と称する)、
A2は PATH AIS解除条件を作成するAND回
路、A3は PATH AIS解除条件におけるNDF
=「1001」のときの解除パルスを作成するAND回
路、21は PATH AIS検出信号に検出3段、解
除3段の保護を行う保護回路(図中AIS GRDと
して示す)であり、22は保護回路21に入力する信号
を、通常状態ではオール「1」検出器11の出力を選択
し、 PATH AIS出力状態ではAND回路A2の
出力を選択するセレクタであり、OR1はポインタ値異
常警報〔以下LOP(Loss Of Pointer
)と称する〕の検出条件であるNDF1検出器12の出
力とポインタ値検出器31の反転出力の論理和をとる論
理和回路(以下OR回路と称する)、A4はLOP解除
処理について、同一ポインタ値が3フレーム連続する条
件の第1回目のインヒビットを行うAND回路、A5は
LOP解除条件を作成するAND回路、41はLOP検
出信号に検出8段、解除3段の保護を行う保護回路(図
中LOP GRDとして示す)であり、42は保護回
路41に入力する信号を、通常状態ではOR回路OR1
の出力を選択し、LOP出力状態ではAND回路A5の
出力を選択するセレクタである。
の11はV1、V2のオール「1」を検出するオール「
1」検出器であり、12はV1の中のNDFビットを監
視し、「1001」(3ビット以上の一致で一致と判定
する)を検出するNDF1検出器、13はV1の中のN
DFビットを監視し、「0110」を検出するNDF0
検出器、14はV1の中のVT Size ビットを監
視し、「11」を検出するVT Size検出器、31
はV1、V2中の10ビットのポインタを監視し、ポイ
ンタ値nが0〜103の間にあることを検出するポイン
タ値検出器、32はV1、V2中の10ビットのポイン
タが1フレーム前のポインタと一致していることを検出
するポインタ一致検出器、A1は回線異常警報(以下
PATH AISと称する)解除処理について、同一ポ
インタ値が3フレーム連続する条件の第1回目のインヒ
ビットを行う論理積回路(以下AND回路と称する)、
A2は PATH AIS解除条件を作成するAND回
路、A3は PATH AIS解除条件におけるNDF
=「1001」のときの解除パルスを作成するAND回
路、21は PATH AIS検出信号に検出3段、解
除3段の保護を行う保護回路(図中AIS GRDと
して示す)であり、22は保護回路21に入力する信号
を、通常状態ではオール「1」検出器11の出力を選択
し、 PATH AIS出力状態ではAND回路A2の
出力を選択するセレクタであり、OR1はポインタ値異
常警報〔以下LOP(Loss Of Pointer
)と称する〕の検出条件であるNDF1検出器12の出
力とポインタ値検出器31の反転出力の論理和をとる論
理和回路(以下OR回路と称する)、A4はLOP解除
処理について、同一ポインタ値が3フレーム連続する条
件の第1回目のインヒビットを行うAND回路、A5は
LOP解除条件を作成するAND回路、41はLOP検
出信号に検出8段、解除3段の保護を行う保護回路(図
中LOP GRDとして示す)であり、42は保護回
路41に入力する信号を、通常状態ではOR回路OR1
の出力を選択し、LOP出力状態ではAND回路A5の
出力を選択するセレクタである。
【0008】図6は従来例の状態遷移図である。各状態
遷移の条件は丸付き数字■〜■で示してある。例えば、
正常状態(図中NORMALとして示す)で、■の条件
すなわち、NDF=「0110」、VT Size =
「11」、ポインタ値が正常であれば、■の状態を継続
する。
遷移の条件は丸付き数字■〜■で示してある。例えば、
正常状態(図中NORMALとして示す)で、■の条件
すなわち、NDF=「0110」、VT Size =
「11」、ポインタ値が正常であれば、■の状態を継続
する。
【0009】ここで、オール「1」検出器11がオール
「1」を検出すると、この検出出力がセレクタ22をと
おして、保護回路21に入力され3フレーム以上継続す
ると、保護回路21から PATH AISを出力する
とともに、その出力で保護回路41をリセットして、正
常状態から■に示す矢印にそって PATH AIS状
態に遷移する。
「1」を検出すると、この検出出力がセレクタ22をと
おして、保護回路21に入力され3フレーム以上継続す
ると、保護回路21から PATH AISを出力する
とともに、その出力で保護回路41をリセットして、正
常状態から■に示す矢印にそって PATH AIS状
態に遷移する。
【0010】以下同様に、それぞれの遷移条件が満足さ
れたときにそれぞれの矢印にしたがって状態を遷移する
。
れたときにそれぞれの矢印にしたがって状態を遷移する
。
【0011】
【発明が解決しようとする課題】状態の従来例で説明し
た回路構成においては、 PATH AIS表示状態に
おいては、LOP検出条件を入力しても、保護回路41
が PATH AIS表示出力により常にリセット状態
となるためにLOP表示状態に遷移することができない
。
た回路構成においては、 PATH AIS表示状態に
おいては、LOP検出条件を入力しても、保護回路41
が PATH AIS表示出力により常にリセット状態
となるためにLOP表示状態に遷移することができない
。
【0012】本発明は、回線異常警報状態においてもポ
インタ値異常警報が入力されたときは、ポインタ値異常
警報状態に遷移することのできるアラーム遷移回路を実
現しようとする。
インタ値異常警報が入力されたときは、ポインタ値異常
警報状態に遷移することのできるアラーム遷移回路を実
現しようとする。
【0013】
【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。図中の10は各伝送フレーム
に挿入されている制御情報から回線異常を検出する回線
異常警報検出手段であり、20は回線異常警報検出手段
10の出力を第1の所定の段数の保護をかけて出力する
回線異常警報保護手段であり、30はポインタ値の異常
を検出するポインタ値異常警報検出手段であり、40は
ポインタ値異常警報検出手段30の出力を、第2の所定
の段数の保護をかけて出力するポインタ値異常警報保護
手段である。
明するブロック図である。図中の10は各伝送フレーム
に挿入されている制御情報から回線異常を検出する回線
異常警報検出手段であり、20は回線異常警報検出手段
10の出力を第1の所定の段数の保護をかけて出力する
回線異常警報保護手段であり、30はポインタ値の異常
を検出するポインタ値異常警報検出手段であり、40は
ポインタ値異常警報検出手段30の出力を、第2の所定
の段数の保護をかけて出力するポインタ値異常警報保護
手段である。
【0014】また、50は回線異常警報検出手段10の
出力が所定のフレーム数連続したことを検出するnフレ
ーム連続検出手段であり、60は回線異常警報保護手段
20の出力とポインタ値異常警報保護手段40の反転出
力を入力とする論理積手段であり、回線異常警報検出手
段10の出力を回線異常警報保護手段20にて保護かけ
た結果が回線異常警報を出力しているときに、ポインタ
値異常警報が入力されたときは、ポインタ値異常警報保
護手段40をリセットされていない状態としてポインタ
値異常警報を検出し、該出力により回線異常警報保護手
段20の出力をインヒビットすることにより、「正常状
態」、「回線異常状態」、「ポインタ異常状態」の3状
態にそれぞれ遷移することができる。
出力が所定のフレーム数連続したことを検出するnフレ
ーム連続検出手段であり、60は回線異常警報保護手段
20の出力とポインタ値異常警報保護手段40の反転出
力を入力とする論理積手段であり、回線異常警報検出手
段10の出力を回線異常警報保護手段20にて保護かけ
た結果が回線異常警報を出力しているときに、ポインタ
値異常警報が入力されたときは、ポインタ値異常警報保
護手段40をリセットされていない状態としてポインタ
値異常警報を検出し、該出力により回線異常警報保護手
段20の出力をインヒビットすることにより、「正常状
態」、「回線異常状態」、「ポインタ異常状態」の3状
態にそれぞれ遷移することができる。
【0015】
【作用】例えば、回線異常警報検出手段10が回線異常
警報を検出し、この出力に回線異常警報保護手段20は
n段の保護をかけるものとする。したがって、回線異常
検出手段10がnフレーム連続して回線異常警報を検出
したときに、回線異常警報を出力する。
警報を検出し、この出力に回線異常警報保護手段20は
n段の保護をかけるものとする。したがって、回線異常
検出手段10がnフレーム連続して回線異常警報を検出
したときに、回線異常警報を出力する。
【0016】また同じ回線異常警報検出手段10の回線
異常警報出力がnフレーム連続したことをnフレーム連
続検出手段50で検出したときには、ポインタ値異常警
報保護手段40をリセットする。
異常警報出力がnフレーム連続したことをnフレーム連
続検出手段50で検出したときには、ポインタ値異常警
報保護手段40をリセットする。
【0017】回線異常警報出力中に、ポインタ値異常警
報検出手段20がポインタ値異常警報を検出したときは
、その出力でポインタ値異常警報保護手段40を動作さ
せることによりポインタ値異常警報を出力することがで
きる。このポインタ値異常警報出力で論理積手段60に
より回線異常警報をインヒビットすることにより、 P
ATH AIS状態から、LOP状態に遷移することが
可能となり、「正常状態」、「回線異常状態」、「ポイ
ンタ値異常状態」の3状態にそれぞれ遷移することがで
きる。
報検出手段20がポインタ値異常警報を検出したときは
、その出力でポインタ値異常警報保護手段40を動作さ
せることによりポインタ値異常警報を出力することがで
きる。このポインタ値異常警報出力で論理積手段60に
より回線異常警報をインヒビットすることにより、 P
ATH AIS状態から、LOP状態に遷移することが
可能となり、「正常状態」、「回線異常状態」、「ポイ
ンタ値異常状態」の3状態にそれぞれ遷移することがで
きる。
【0018】
【実施例】図2は本発明の実施例を説明する図である。
図中の図4の従来例で説明したのと同一の構成物は説明
を省略する。
を省略する。
【0019】51はV1、V2のオール「1」が3フレ
ーム連続したことを検出する3フレーム連続検出器であ
り、61は保護回路41の出力により保護回路21の
PATH AIS出力をインヒビットするAND回路、
A6はV1、V2のオール「1」をLOP検出条件から
除くためのAND回路である。
ーム連続したことを検出する3フレーム連続検出器であ
り、61は保護回路41の出力により保護回路21の
PATH AIS出力をインヒビットするAND回路、
A6はV1、V2のオール「1」をLOP検出条件から
除くためのAND回路である。
【0020】図3は本発明の実施例の状態遷移図である
。各状態遷移は丸付き数字■〜■で示してある。本実施
例の遷移図で従来例と異なっているのは、 PATH
AISからLOPへ遷移する■のルートである。
。各状態遷移は丸付き数字■〜■で示してある。本実施
例の遷移図で従来例と異なっているのは、 PATH
AISからLOPへ遷移する■のルートである。
【0021】図2において、 PATH AIS検出条
件であるV1、V2のオール「1」を3フレーム連続を
3フレーム連続検出器51で検出したとき、その出力で
保護回路41をリセットし、さらにV1、V2のオール
「1」では保護回路41内の保護カウンタ(図示省略)
が1段歩進しないようにAND回路A6でインヒビット
することにより、 PATH AIS出力状態ではV1
、V2のオール「1」ではLOPを検出しないようにし
ている。
件であるV1、V2のオール「1」を3フレーム連続を
3フレーム連続検出器51で検出したとき、その出力で
保護回路41をリセットし、さらにV1、V2のオール
「1」では保護回路41内の保護カウンタ(図示省略)
が1段歩進しないようにAND回路A6でインヒビット
することにより、 PATH AIS出力状態ではV1
、V2のオール「1」ではLOPを検出しないようにし
ている。
【0022】また、 PATH AIS表示中に、V1
、V2のオール「1」以外のパターンが入力されるとと
もに、LOP検出条件を満たしOR回路OR1の出力が
「1」となった場合には、保護回路41はリセット制御
されていないので、 PATH AIS表示中であって
もLOPを検出し、その出力が保護回路41の保護段数
以上継続するとLOPを出力するとともに、この出力に
より保護回路21の出力の PATH AISをAND
回路61によりインヒビットして図3の■のルートによ
る PATH AIS状態からLOP状態への遷移を行
うことができる。
、V2のオール「1」以外のパターンが入力されるとと
もに、LOP検出条件を満たしOR回路OR1の出力が
「1」となった場合には、保護回路41はリセット制御
されていないので、 PATH AIS表示中であって
もLOPを検出し、その出力が保護回路41の保護段数
以上継続するとLOPを出力するとともに、この出力に
より保護回路21の出力の PATH AISをAND
回路61によりインヒビットして図3の■のルートによ
る PATH AIS状態からLOP状態への遷移を行
うことができる。
【0023】その他の状態遷移は従来例の遷移と同じで
あるので説明はしない。
あるので説明はしない。
【0024】
【発明の効果】本発明によれば、回線異常警報がnフレ
ーム連続したことを検出するn連続検出手段を設け、そ
の出力によりポインタ値異常警報保護手段をリセットし
、回線異常検出状態でポインタ値異常警報保護手段の出
力により回線異常警報保護手段の出力をインヒビットす
ることにより「正常状態」、「回線異常状態」、「ポイ
ンタ異常状態」の3状態にそれぞれ遷移することができ
るアラーム遷移回路を実現することができる。
ーム連続したことを検出するn連続検出手段を設け、そ
の出力によりポインタ値異常警報保護手段をリセットし
、回線異常検出状態でポインタ値異常警報保護手段の出
力により回線異常警報保護手段の出力をインヒビットす
ることにより「正常状態」、「回線異常状態」、「ポイ
ンタ異常状態」の3状態にそれぞれ遷移することができ
るアラーム遷移回路を実現することができる。
【図1】 本発明の原理を説明するブロック図
【図2
】 本発明の実施例を説明する図
】 本発明の実施例を説明する図
【図3】 本発明
の実施例の状態遷移図
の実施例の状態遷移図
【図4】 ディジタル伝送のフ
レームフォーマット例を説明する図
レームフォーマット例を説明する図
【図5】 従来例を説明する図
【図6】 従来例の状態遷移図
10 回線異常警報検出手段 1
1 オール「1」検出器 12 NDF1検出器
13 NDF0検出器 14 VT Size 検出器
20 回線異常警報保護手段 21、41 保護回路
22、42 セレクタ 30 ポインタ値異常警報検出手段 31
ポインタ値検出器 32 ポインタ一致検出器
40 ポインタ値異常警報保護手段 50 nフレーム連続検出手段 51
3フレーム連続検出器 60 論理積手段
A1〜A6、61 AND回路 OR1 OR回路
1 オール「1」検出器 12 NDF1検出器
13 NDF0検出器 14 VT Size 検出器
20 回線異常警報保護手段 21、41 保護回路
22、42 セレクタ 30 ポインタ値異常警報検出手段 31
ポインタ値検出器 32 ポインタ一致検出器
40 ポインタ値異常警報保護手段 50 nフレーム連続検出手段 51
3フレーム連続検出器 60 論理積手段
A1〜A6、61 AND回路 OR1 OR回路
Claims (1)
- 【請求項1】 ディジタル伝送システムの異常を示す
警報信号の検出回路であって、各伝送フレームに挿入さ
れている警報信号から回線異常を検出する回線異常警報
検出手段(10)と、前記回線異常警報検出手段(10
)の出力を第1の所定の段数の保護をかけて出力する回
線異常警報保護手段(20)と、ポインタ値の異常を検
出するポインタ値異常警報検出手段(30)と、前記ポ
インタ値異常警報検出手段(30)の出力を第2の所定
の段数の保護をかけて出力するポインタ値異常警報保護
手段(40)よりなる警報信号検出回路において、前記
回線異常警報検出手段(10)の出力がnフレーム連続
したことを検出するnフレーム連続検出手段(50)と
、前記回線異常警報保護手段(20)の出力と、前記ポ
インタ値異常警報保護手段(40)の反転出力を入力と
する論理積手段(60)を設け、前記回線異常警報検出
手段(10)の出力を前記回線異常警報保護手段(20
)にて保護をかけた結果が回線異常警報を出力している
とき、ポインタ値異常警報が入力されたときは、前記ポ
インタ値異常警報保護手段(40)をリセットされてい
ない状態としてポインタ値異常警報を検出し、該出力に
より前記回線異常警報保護手段(20)の出力をインヒ
ビットすることにより、「回線異常警報」から「ポイン
タ異常警報」への状態に遷移可能し、「正常状態」、「
回線異常状態」、「ポインタ異常状態」の3状態にそれ
ぞれ遷移することを特徴とするアラーム遷移回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052963A JPH04290040A (ja) | 1991-03-19 | 1991-03-19 | アラーム遷移回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052963A JPH04290040A (ja) | 1991-03-19 | 1991-03-19 | アラーム遷移回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04290040A true JPH04290040A (ja) | 1992-10-14 |
Family
ID=12929545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052963A Withdrawn JPH04290040A (ja) | 1991-03-19 | 1991-03-19 | アラーム遷移回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04290040A (ja) |
-
1991
- 1991-03-19 JP JP3052963A patent/JPH04290040A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146477A (en) | Jitter control in digital communication links | |
| US4996698A (en) | Clock signal resynchronizing apparatus | |
| US4779261A (en) | Loop network | |
| US5128939A (en) | Method of phase-converting frame and apparatus using same | |
| JPH07177116A (ja) | デジタル信号伝送装置 | |
| CA2016639C (en) | Sonet h4 byte generator | |
| US7149186B1 (en) | Apparatus and method for rate adaptation control | |
| US5132991A (en) | Frame error detection system | |
| US5619532A (en) | Digital communication system | |
| US6754172B1 (en) | Non-interruptive protection switching device and network system using the same | |
| US5113417A (en) | Frame detection system | |
| US5062107A (en) | Synchronizing circuit for reducing waiting-time jitter in a demultiplexer | |
| JP3246473B2 (ja) | パス切替制御システム及びパス切替制御方法 | |
| JP2602738B2 (ja) | 出力断検出回路 | |
| JP3285009B2 (ja) | ルート切替制御システム、切替制御方法及び記録媒体 | |
| JPH0621937A (ja) | フレーム同期保護回路 | |
| JP2993166B2 (ja) | 同期不良検出回路 | |
| JP3458846B2 (ja) | 故障時伝送路無瞬断切替システム及びそれに用いる故障時伝送路無瞬断切替方法 | |
| JP2827503B2 (ja) | 同期状態監視パルス作成回路 | |
| JP2959090B2 (ja) | 同期状態監視パルス作成回路 | |
| JPH0583223A (ja) | ポインタを用いた伝送方法 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP3027652B2 (ja) | 位相制御回路 | |
| JPH05100764A (ja) | 低電力化伝送装置 | |
| EP0698322B1 (en) | Method for controlling conditional connections in a telecommunications system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |