JPH04290273A - 窒化シリコンコンデンサの製造方法 - Google Patents

窒化シリコンコンデンサの製造方法

Info

Publication number
JPH04290273A
JPH04290273A JP3318633A JP31863391A JPH04290273A JP H04290273 A JPH04290273 A JP H04290273A JP 3318633 A JP3318633 A JP 3318633A JP 31863391 A JP31863391 A JP 31863391A JP H04290273 A JPH04290273 A JP H04290273A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
forming
oxide
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3318633A
Other languages
English (en)
Inventor
Neal F Gardner
ニール・エフ・ガードナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Systems Inc
Original Assignee
Silicon Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Systems Inc filed Critical Silicon Systems Inc
Publication of JPH04290273A publication Critical patent/JPH04290273A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6316—Formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路の半導体処理の
分野に関し、特に、金属−絶縁体半導体コンデンサを形
成する方法及び装置に関する。
【０００２】
【従来の技術】金属−絶縁体半導体コンデンサを製造す
る従来の典型的な方法の１つは、２つの誘電体層を使用
するというものである。この方法によれば、プロセスの
最初の部分で、周知のＬＯＣＯＳ（シリコンの局所酸化
）プロセスのために、窒化シリコン層と関連させてパッ
ド酸化物層を使用する。その後、窒化シリコン層を剥取
り、第２の窒化シリコン層を蒸着する。この第２の窒化
シリコン層は、初めのパッド酸化物層と関連して、金属
−絶縁体半導体コンデンサの絶縁体部分を形成するため
に使用される。この方法の欠点は、ウェハ製造中に酸化
物層と窒化物層の双方が侵蝕を受けるおそれがあるとい
うことである。特定していえば、パッド酸化物は初めの
窒化シリコン層のウェットエッチングの間に侵蝕される
のである。エッチング液の組成を慎重に調整しないと、
パッド酸化物層の望ましくないエッチングが起こること
になる。さらに、第２の窒化シリコン層はプラチナの蒸
着に先立つスパッタエッチングの間に侵蝕されてしまう
。
【０００３】従来の技術では、窒化シリコンコンデンサ
の一部ではない集積回路の領域からパッド酸化物を除去
する間に、さらに複雑な事態が起こる可能性がある。窒
化シリコン及びシリコンと比べて酸化シリコンの非常に
高い選択性を有する特別なドライエッチングプロセスを
開発しない限り、ドライエッチングは望ましくない。選
択性の低いドライエッチングプロセスはコンデンサとな
る窒化物を侵蝕させることがある。パッド酸化物を除去
するためにウェットエッチングを試みると、ウェットエ
ッチングはコンデンサとなる窒化物にアンダーカットを
形成し、その結果、メタライズ工程の有効範囲の問題を
生じさせる。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、絶縁体層の侵蝕を受けずに金属−絶縁体半導体コン
デンサを製造する方法を提供することである。
【０００５】本発明の別の目的は、パッド酸化物のウェ
ットエッチング中の絶縁体層のアンダーカット形成によ
って起こりうるメタライズ工程の有効範囲の問題を生じ
させることなく金属−絶縁体半導体コンデンサを製造す
る方法を提供することである。本発明のさらに別の目的
は、絶縁層の厚さの再現性をより向上させて金属−絶縁
体半導体コンデンサを製造する方法を提供することであ
る。
【０００６】本発明のさらに別の目的は、金属−絶縁体
半導体コンデンサの製造には関係のない集積回路製造プ
ロセスの他の部分の再編成を必要としないプロセスの改
変を導入する金属−絶縁体半導体コンデンサを製造する
方法を提供することである。
【０００７】
【課題を解決するための手段】窒化シリコンコンデンサ
を製造する方法を開示する。処理はその一部でパッド酸
化物層をエッチング技術を使用して除去することを要求
する。従来の技術では、このパッド酸化物層の除去はプ
ロセスの影響を受けやすい。
【０００８】本発明はパッド酸化物の除去をプロセスと
は無関係であるように行うことができる。その結果、コ
ンデンサ値の制御性は向上する。本発明においては、コ
ンデンサとなる窒化シリコン層の蒸着に先立ってパッド
酸化物層を除去する。次に、後続する処理工程の間の窒
化シリコンの侵蝕を防止するために、窒化シリコン層を
ポリシリコンの半犠牲層によって被覆する。ポリシリコ
ン層は、さらに、窒化シリコンにより被覆されていない
集積回路の部分にあるパッド酸化物領域をウェットエッ
チングする必要をなくし、それにより、起こりうるメタ
ライズ工程の有効範囲の問題が酸化物のウェットエッチ
ング中に窒化シリコンにアンダーカットを形成するのを
阻止する。
【０００９】
【実施例】窒化シリコンコンデンサを形成する方法を説
明する。以下の説明中、本発明をより十分に説明するた
めに、導電型，ドーパントの種類などの特定の事項を数
多く詳細に述べるが、そのような特定の詳細な事項がな
くとも本発明を実施しうることは当業者には明白であろ
う。また、場合によっては、本発明をわかりにくくしな
いように、周知の特徴を詳細に説明しないこともある。
【００１０】図１は、本発明において利用する初期処理
工程を示すシリコン基板１０の横断面図である。本発明
の構造はＰ型シリコン基板に形成される。以下の説明は
コンデンサと、ＮＰＮトランジスタのコレクタの形成を
示す。まず、最初に、Ｐ型基板層１０にＮ＋　埋込み層
１１を形成する。Ｎ＋　埋込み層１１は、通常、イオン
注入法を使用して形成され、その際には、ヒ素又はアン
チモンなどの何れかの適切なドーパントを利用すれば良
い。 Ｎ＋　埋込み層１１は、ベース・コレクタ間抵抗を少な
くする「ウェル」を形成する。
【００１１】本発明では、ＮＰＮトランジスタと組み合
わせて形成される窒化シリコンコンデンサを示している
が、これは単なる１例である。本発明は、関連するトラ
ンジスタを伴わない窒化シリコンコンデンサの形成にも
適用できる。Ｎ＋　埋込み層１１を形成した後、基板全
体の上にＮ型エピタキシャル層を蒸着する。そのエピタ
キシャル層の上に薄い二酸化シリコン層（約４００オン
グストローム）を形成する。この酸化物層を、以下では
、パッド酸化物層という。次に、二酸化シリコン層の上
に窒化シリコン層（約１０００オングストローム）を蒸
着する。その後、窒化シリコン層と，二酸化シリコン層
と，エピタキシャル層の一部とをフォトリトグラフィ技
術を利用してパターン通りにエッチングする。次に、熱
酸化プロセスにより局所化電界酸化物１３（ＬＯＣＯＳ
）を形成する。この電界酸化物は、窒化シリコンによっ
て被覆されていない領域にのみ形成される。パッド酸化
物領域１６Ａ及び１６Ｂは、この熱酸化中にストレスに
よって起こる欠陥の形成を阻止する。通常、１２Ａの周
囲にある領域はコンデンサを使用するために使用され、
１２Ｂの周囲の領域はコンデンサの半導体電極に対する
接点を形成するために使用される。２度目のＬＯＣＯＳ
酸化を実施すると、それぞれのデバイスに対して接点を
形成すべき場所にのみ窒化物の領域が残る。窒化シリコ
ン層１４Ａ及び１４Ｂは２度目のＬＯＣＯＳの間にその
まま残される。電界酸化物の表面にフォトレジスト層１
５を形成し、それにパターンを形成し、エピタキシャル
層１２Ａ及び１２Ｂの露出領域にＮ＋　リン層１６Ａ及
び１６Ｂを注入する。Ｎ＋　層は窒化物層及びパッド酸
化物層を通して注入され、Ｎ＋　コンデンサ及びＮＰＮ
トランジスタのコレクタを形成するために使用される。
【００１２】図２は、窒化シリコンコンデンサを形成す
るために使用される後続する従来の処理工程の影響を示
す。フォトレジスト層１５を除去する。次に、注入した
リン領域１６Ａ及び１６Ｂをエピタキシャル層１２Ａ及
び１２Ｂの中に拡散させて、深いＮ＋　領域１７Ａ及び
１７Ｂを形成するように、拡散プロセスを実施する。領
域１７Ａはコンデンサの底面電極であり、領域１７Ｂの
表面は、最終的には、この電極を表面メタライズ層に電
気的に接続する接点となる。１７Ｂに類似する領域もＮ
ＰＮトランジスタに対するコレクタとして機能する。
【００１３】次に、窒化シリコン層１４Ａ及び１４Ｂを
剥取ると、図３に示すように、Ｎ＋領域１７Ａ及び１７
Ｂの上にパッド酸化物層１３Ａ及び１３Ｂが残る。次に
、基板１０の表面上に新たな窒化シリコン層１８を蒸着
する。その後、この薄い窒化シリコン層がコンデンサの
パッド酸化物領域１３Ａの上にのみ残るように、窒化シ
リコン層をパターン通りにエッチングする。
【００１４】次に、図５に示すように、トランジスタの
Ｎ＋　領域１７Ｂからパッド酸化物層１３Ｂを除去する
。 次に図６を参照して説明すると、深いＮ＋　領域１７Ｂ
の上に「自己整合」ケイ化プラチナ層１９を形成する。 その後、図７に示すように、メタライズ層２０Ａ及び２
０Ｂを形成し、パターン通りに除去する。メタライズ層
２０Ａは窒化シリコンコンデンサの金属電極であり、メ
タライズ層２０ＢはコンデンサのＮ＋　シリコン電極に
対する接点を形成する。
【００１５】金属−絶縁体半導体コンデンサを形成する
従来の方法の欠点は、２つの異なる誘電体層，すなわち
、パッド酸化物層１３Ａと窒化シリコン層１８について
慎重なプロセス制御を実行する必要があることである。 窒化シリコン層１４Ａ及び１４Ｂを剥取るときに、パッ
ド酸化物が侵蝕されるおそれがある。ケイ化プラチナ層
１９の蒸着前にスパッタエッチング工程を実施すると、
窒化シリコン層１８は侵蝕されてしまう。
【００１６】金属−絶縁体半導体コンデンサを形成する
従来の方法のもう一つの欠点は、ＮＰＮトランジスタの
エミッタ領域及びベース領域（図示せず）からパッド酸
化物を除去しなければならないことから生じる。これは
、通常、薄い窒化シリコン層１８を蒸着し、パターン形
成した後、メタライズ層２０Ａ及び２０Ｂを蒸着する前
に実施される。このパッド酸化物を除去するためにドラ
イエッチングプロセスを採用する場合、窒化シリコン又
はシリコンのいずれかよりはるかに速く二酸化シリコン
をエッチングする際にドライエッチングプロセスを非常
に高い選択性をもって行われなければならない。窒化シ
リコンに対する選択性はコンデンサに関して薄い窒化シ
リコン層１８の侵蝕を阻止するために要求される。シリ
コンに関する高い選択性は、パッド酸化物の除去後のエ
ミッタ接点及びベース接点の過剰な侵蝕を阻止するため
に要求される。実際には、要求される程度の選択性を得
ることは難しい。
【００１７】パッド酸化物をウェットエッチングすれば
、はるかに高い選択性を容易に得ることができる。とこ
ろが、ウェットエッチングは図７の領域２１Ａ及び２１
Ｂに見られるような薄い窒化シリコン層のアンダーカッ
ト２１を形成させてしまう。このアンダーカットは２１
Ａのような領域でメタライズ工程での有効範囲の問題を
生じさせる可能性がある。
【００１８】本発明の初期処理工程は先に図１に示し、
図１を参照しながら説明した工程とほぼ同様である。そ
こで、図８を参照すると、図８では、コンデンサ及びコ
レクタ接点から窒化シリコン層１４Ａ及び１４Ｂがそれ
ぞれ剥取られている。パッド酸化物層１３Ａ及び１３Ｂ
をウェットエッチングにより除去して、図９に示すよう
に下方の注入シリコン接点領域を露出させる。
【００１９】フォトレジスト１５を除去し、注入Ｎ＋　
領域１６Ａ及び１６Ｂを拡散させて、図１０に示すよう
な深いＮ＋　領域を形成する。その結果得られる深いＮ
＋　領域１７Ａ及び１７Ｂはコンデンサの電極及び／又
はコレクタとして利用される。製造中のこの時点で、バ
イポーラトランジスタのエミッタ領域とベース領域の処
理を開始する。
【００２０】次に、図１１を参照して説明すると、ウェ
ハ表面の全ての領域について図８でフォトレジストによ
って被覆されていた領域から窒化シリコンを剥取った後
、新たな窒化シリコン層２１をウェハ上に蒸着する。 好ましいプロセスにおいては、パッド酸化物層は既に除
去されてしまっているので、単位面積当たりの指定のキ
ャパシタンスを得るために、本発明の窒化シリコン層２
１は従来の層１８より厚い。窒化シリコンの剥取りと再
蒸着が必要であるのは、２つの層が２つの全く異なる機
能を果たすためである。元の窒化シリコン層１４Ａ及び
１４ＢはＬＯＣＯＳ酸化におけるマスク層として使用さ
れるので、パッド酸化物の上に蒸着されなければならな
い。第２の窒化シリコン層２１はコンデンサにおける誘
電体として使用されるので、Ｎ＋　シリコン電極のすぐ
上に蒸着される。さらに、図１１は、ポリシリコン層２
２（〜５００オングストローム）の蒸着によって、この
後の処理の間の窒化シリコン層２１の侵蝕を防止するこ
とを示している。
【００２１】次に、図１２によれば、ポリシリコン層２
２と窒化シリコン層２１がコンデンサ領域にのみ残るよ
うに、それらの層をパターン通りにドライエッチングに
より除去する。次に、ドライエッチングを実施して、Ｎ
ＰＮトランジスタ及び他のデバイス（図示せず）の他の
領域の上にあるパッド酸化物を除去する。ここでは、コ
ンデンサの窒化シリコンのアンダーカットを阻止するた
めに、ドライエッチングを採用する。これは、後続する
処理工程におけるメタライズ工程の有効範囲の問題を起
こらないようにするためのものである。ポリシリコン層
２２は、パッド酸化物のドライエッチング中のコンデン
サ窒化物２１の侵蝕を防止する。パッド酸化物を除去す
るためにドライエッチングを使用するので、ウェットエ
ッチングに関連して起こるアンダーカットの問題は回避
される。
【００２２】次に、ポリシリコン層２１にホウ素，リン
又はヒ素などのｐ型又はｎ型ドーパントを注入し、熱処
理によりドーパントを活性化して、ポリシリコンを導通
させる。このドーパントの所要注入量は、ポリシリコン
層が高い導電率を得て、後に形成されるケイ化プラチナ
に十分にオーム接触するように、十分に多くなければな
らない。次に、コンデンサの上にメタライズ層２０Ａ及
び２０Ｂを形成し、それをパターン通りに残す。以上、
窒化シリコンコンデンサを形成する方法を説明した。
【図面の簡単な説明】
【図１】〜
【図７】窒化シリコンコンデンサを形成する際の従来の
処理工程を示す半導体基板の横断面図。
【図８】〜
【図１２】窒化シリコンコンデンサを形成する際の本発
明の処理工程を示す基板の横断面図。
【符号の説明】
１０　　シリコン基板 １１　　Ｎ＋　埋込み層 １２Ａ，１２Ｂ　　Ｎ型エピタキシャル層１３Ａ，１３
Ｂ　　パッド酸化物層 １４Ａ，１４Ｂ　　窒化シリコン層 １５　　フォトレジスト層 １６Ａ，１６Ｂ　　注入Ｎ＋　領域 １７Ａ，１７Ｂ　　深いＮ＋　領域 １９Ｂ　　自己整合ケイ化プラチナ層 ２０Ａ，２０Ｂ　　メタライズ層 ２１　　窒化シリコン層 ２２　　ポリシリコン層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　シリコン半導体ウェハ製造プロセスの
    一部として窒化シリコンコンデンサを形成する方法であ
    って、（ａ）Ｐ型シリコン基板を準備する工程と；（ｂ
    ）前記シリコン基板の表面に局所化Ｎ型埋込み層を形成
    する工程と； （ｃ）前記表面を覆うＮ型ＥＰＩ層を形成する工程と；
    （ｄ）指定の局所化埋込み層領域の上に少なくとも２つ
    の開口を有する凹部酸化物ＬＯＣＯＳ分離部分を形成す
    る工程と； （ｅ）前記指定の局所化埋込み層領域の上の前記凹部酸
    化物ＬＯＣＯＳ分離部分にある前記２つの開口のそれぞ
    れの少なくとも一部を含めて、半導体デバイスに対する
    接点を形成すべき場所に窒化物及びパッド酸化物の領域
    を有する第２のＬＯＣＯＳ酸化物を形成する工程と；（
    ｆ）前記２つの開口の前記窒化シリコン及び前記パッド
    酸化物と、前記半導体デバイスに対する前記接点の前記
    窒化シリコン及び前記パッド酸化物とを通して、他のデ
    バイス接点への注入を阻止するためにフォトマスキング
    技術を使用して、Ｎドーパントを注入する工程と；（ｇ
    ）前記Ｎドーパントを注入する経路となっていた前記接
    点から残留する窒化シリコンを剥取り、注入されていな
    い領域からの窒化シリコンの除去を阻止するために前記
    フォトレジストを保持する工程と；（ｈ）前記Ｎドーパ
    ントを注入する経路となっていた接点から残留するパッ
    ド酸化物を剥取る工程と；（ｉ）前記フォトレジストを
    除去する工程と；（ｊ）注入した前記Ｎドーパントを前
    記ＥＰＩ層を通して前記Ｎ型埋込み層まで拡散させる工
    程と；（ｋ）エミッタ領域及びベース領域と、他の半導
    体デバイスとを形成する工程と； （ｌ）前記残留する窒化シリコンを剥取って、残留する
    窒化シリコンの下方のパッド酸化物を残す工程と；（ｍ
    ）前記窒化シリコンコンデンサとして窒化シリコンの層
    を蒸着する工程と； （ｎ）前記窒化シリコンの上にポリシリコン層又はアモ
    ルファスシリコン層を蒸着する工程と；（ｏ）前記ポリ
    シリコン層又はアモルファスシリコン層と、前記コンデ
    ンサとしての窒化シリコン層とをパターン化し、フォト
    リトグラフィ技術を使用してエッチングして、前記酸化
    物にある前記２つの開口の一方に窒化シリコンを残し、
    前記酸化物にある他方の開口からは前記窒化シリコンを
    剥取る工程と； （ｐ）コンデンサの制御性に影響を及ぼすことなく又は
    コンデンサとしての窒化シリコンにアンダーカットを形
    成することなく前記ポリシリコン層又はアモルファスシ
    リコン層の一部が除去されるように、ドライエッチング
    工程及びスパッタエッチング工程とから構成されること
    を特徴とする窒化シリコンコンデンサの製造方法。
  2. 【請求項２】　　窒化シリコンコンデンサを形成する方
    法であって、共通Ｐ型領域又は共通Ｎ型領域に至る少な
    くとも２つの開口を含む酸化物を表面上に有する部分処
    理済みウェハを準備する工程と；前記窒化シリコンコン
    デンサとして窒化シリコンの層を蒸着する工程と；前記
    窒化シリコンの上にポリシリコン層又はアモルファスシ
    リコン層を蒸着する工程と；前記ポリシリコン層又はア
    モルファスシリコン層と、前記コンデンサとしての窒化
    シリコンとをパターン化し、フォトリトグラフィ技術を
    使用してエッチングして、前記酸化物にある前記２つの
    開口の一方に窒化シリコンを残し、前記酸化物にある他
    の開口からは前記窒化シリコンを剥取る工程と；コンデ
    ンサの制御性に影響を及ぼすことなく又はコンデンサと
    しての窒化シリコンにアンダーカットを形成することな
    く前記ポリシリコン層又はアモルファスシリコン層の一
    部が除去されるように、ドライエッチング工程及びスパ
    ッタエッチング工程を含む従来通りのシリコン半導体ウ
    ェハ製造処理によってウェハ製造プロセスを完了する工
    程とから成ることを特徴とする窒化シリコンコンデンサ
    の製造方法。
  3. 【請求項３】　　窒化シリコンコンデンサを形成する方
    法であって、第１の導電型のシリコン基板に第２の導電
    型の第１の埋込み層を設ける工程と；表面全体に前記第
    ２の導電型のエピタキシャル層を形成する工程と；前記
    エピタキシャル層の上に第１の酸化物層を形成する工程
    と；前記第１の酸化物層の上に第１の窒化シリコン層を
    形成する工程と；前記第１の窒化シリコン層と，前記第
    １の酸化物層と，前記エピタキシャル層の一部とに複数
    の開口のパターンを形成し、その開口の部分をエッチン
    グにより除去する工程と；前記開口に凹部酸化物ＬＯＣ
    ＯＳ酸化を形成する工程と；第２のＬＯＣＯＳ酸化を形
    成する工程と；前記第１の窒化シリコン層及び前記第１
    の酸化物層を通して前記エピタキシャル層の中にドーパ
    ントを注入する工程と；前記第１の窒化シリコン層を除
    去する工程と；前記第１の酸化物層を除去する工程と；
    注入した前記ドーパントを前記エピタキシャル層の中へ
    拡散させる工程と；前記エピタキシャル層の上に、前記
    第１の窒化シリコン層の厚さより薄い第２の窒化シリコ
    ンの層を形成する工程と；前記第２の窒化シリコン層の
    上にポリシリコン層を形成する工程と；前記ポリシリコ
    ン層及び前記第２の窒化シリコン層をエッチングする工
    程と；前記ポリシリコン層としてケイ化プラチナ層を形
    成する工程と；前記ケイ化プラチナ層の上に導電層を形
    成する工程とから成ることを特徴とする窒化シリコンコ
    ンデンサの製造方法。
  4. 【請求項４】　　窒化シリコンコンデンサを形成する方
    法であって、Ｐ型シリコン基板にｎ型の第１の埋込み層
    を設ける工程と；表面上にイオン注入を使用してｎ型の
    エピタキシャル層を形成する工程と；前記エピタキシャ
    ル層の上に第１の酸化物層を形成する工程と；前記第１
    の酸化物層の上に第１の窒化シリコン層を形成する工程
    と；前記第１の窒化シリコン層と，前記第１の酸化物層
    とを通して前記エピタキシャル層の中へｎ型のドーパン
    トを注入する工程と；前記第１の窒化シリコン層を除去
    する工程と；前記第１の酸化物層を除去する工程と；注
    入した前記ドーパントを前記エピタキシャル層の中へ拡
    散させる工程と；前記エピタキシャル層の上に、前記第
    １の窒化シリコン層の厚さより薄い第２の窒化シリコン
    の層を形成する工程と；前記第２の窒化シリコン層の上
    にポリシリコン層を形成する工程と；前記ポリシリコン
    層及び前記第２の窒化シリコン層をエッチングする工程
    と；前記ポリシリコン層としてケイ化プラチナ層を形成
    する工程と；前記ケイ化プラチナ層の上に導電層を形成
    する工程とから成ることを特徴とする窒化シリコンコン
    デンサの製造方法。
JP3318633A 1990-11-27 1991-11-07 窒化シリコンコンデンサの製造方法 Pending JPH04290273A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US61921490A 1990-11-27 1990-11-27
US619214 1990-11-27

Publications (1)

Publication Number Publication Date
JPH04290273A true JPH04290273A (ja) 1992-10-14

Family

ID=24480933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3318633A Pending JPH04290273A (ja) 1990-11-27 1991-11-07 窒化シリコンコンデンサの製造方法

Country Status (4)

Country Link
JP (1) JPH04290273A (ja)
KR (1) KR920010970A (ja)
DE (1) DE4137081A1 (ja)
GB (1) GB2250378A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326267B2 (ja) * 1994-03-01 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
EP1560269A1 (en) * 2004-01-30 2005-08-03 Alcatel MOS capacitor in an integrated semiconductor circuit
DE102004006484A1 (de) * 2004-02-10 2005-08-25 Infineon Technologies Ag Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren
US10707296B2 (en) * 2018-10-10 2020-07-07 Texas Instruments Incorporated LOCOS with sidewall spacer for different capacitance density capacitors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
US4864464A (en) * 1989-01-09 1989-09-05 Micron Technology, Inc. Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps

Also Published As

Publication number Publication date
DE4137081A1 (de) 1992-06-17
KR920010970A (ko) 1992-06-27
GB2250378A (en) 1992-06-03
GB9119888D0 (en) 1991-10-30

Similar Documents

Publication Publication Date Title
KR950003932B1 (ko) 바이폴라형 반도체장치의 제조방법
US4280854A (en) Method of manufacturing a semiconductor device having conductive and insulating portions formed of a common material utilizing selective oxidation and angled ion-implantation
US4988632A (en) Bipolar process using selective silicon deposition
JPS6226590B2 (ja)
JP5076098B2 (ja) 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス
US4829025A (en) Process for patterning films in manufacture of integrated circuit structures
JPH0361337B2 (ja)
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
JPH0578173B2 (ja)
JPS62237754A (ja) 半導体集積回路装置及びその製造方法
JP3528350B2 (ja) 半導体装置の製造方法
US4691436A (en) Method for fabricating a bipolar semiconductor device by undercutting and local oxidation
US4883772A (en) Process for making a self-aligned silicide shunt
JPH05166835A (ja) 自己整合ポリシリコン接触
US4464825A (en) Process for fabrication of high-speed radiation hard bipolar semiconductor devices
US5449627A (en) Lateral bipolar transistor and FET compatible process for making it
JPH04290273A (ja) 窒化シリコンコンデンサの製造方法
JP2633559B2 (ja) バイポーラ―ｃｍｏｓ半導体装置の製造方法
JPS6220711B2 (ja)
EP0313147B1 (en) Manufacturing process for high-frequency transistors
EP0264309B1 (en) Self-aligned base shunt for transistor
JPH05102175A (ja) 半導体装置の製造方法
JP2745946B2 (ja) 半導体集積回路の製造方法
JP3013385B2 (ja) 半導体装置の製造方法
JP2614519B2 (ja) Ｍｉｓ容量素子を組込んだ半導体集積回路の製造方法