JPH04291392A - Driving device for gas discharge panel - Google Patents

Driving device for gas discharge panel

Info

Publication number
JPH04291392A
JPH04291392A JP3057404A JP5740491A JPH04291392A JP H04291392 A JPH04291392 A JP H04291392A JP 3057404 A JP3057404 A JP 3057404A JP 5740491 A JP5740491 A JP 5740491A JP H04291392 A JPH04291392 A JP H04291392A
Authority
JP
Japan
Prior art keywords
odd
lines
data
subfields
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3057404A
Other languages
Japanese (ja)
Other versions
JP2977627B2 (en
Inventor
Toshio Ueda
壽男 上田
Kazuo Yoshikawa
吉川 和生
Shigeki Kameyama
亀山 茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3057404A priority Critical patent/JP2977627B2/en
Publication of JPH04291392A publication Critical patent/JPH04291392A/en
Application granted granted Critical
Publication of JP2977627B2 publication Critical patent/JP2977627B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE:To make fluctuations, generated at border lines of gradations inconspicuous without increasing an address frequency (the number of subfields) while corresponding to a large-capacity panel by a batch write address method. CONSTITUTION:While batch display control over plural odd-numbered lines and even-numbered lines is performed, the display order of the subfields is made different between the odd-numbered lines and even-ordered lines and an odd-numbered line side driver 32 and an even-numbered line side driver 33 are independently controlled in the same frame. The fluctuations can, therefore, be prevented without increasing the number of address lines the number of subfields) in one frame.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、N(ただし、Nは自然
数)ビットの表示データに基づいて2N段階の階調を表
現するガス放電パネルの駆動装置に係り、詳しくは近似
した階調を表現するときのライン境界線に発生する揺ら
ぎ(フリッカ、仮現運動)を目立たなくするガス放電パ
ネルの駆動装置に関する。
[Field of Industrial Application] The present invention relates to a driving device for a gas discharge panel that expresses 2N levels of gradation based on display data of N (N is a natural number) bits. The present invention relates to a driving device for a gas discharge panel that makes fluctuations (flicker, virtual motion) that occur in line boundaries during expression inconspicuous.

【0002】近年、AC放電による発光を利用したガス
放電パネルがパソコン、ワープロ等の表示装置として多
用されており、このガス放電パネルの駆動装置が数多く
開発されている。
In recent years, gas discharge panels that utilize light emitted by AC discharge have been widely used as display devices for personal computers, word processors, etc., and many drive devices for these gas discharge panels have been developed.

【0003】図3は従来のガス放電パネルの駆動装置の
一例を示す構成図である。同図中、11はパネルで、ガ
ス放電電極がガラス基板に多数個マトリクス状に配列さ
れている。12はデータ側ドライバで、例えば4ビット
の表示データに従って、書き込みパルス、維持パルス、
消去パルスなどを発生してパネル11へ印加する。また
13、14、および15はそれぞれ遅延回路で、前記表
示データの各々ビット1,2,3の各ビットデータを遅
延時間TA,TBおよびTC(TA<TB<TC)だけ
遅延してデータ側ドライバ12へ出力する。なお、ビッ
ト0のビットデータは遅延されることなく、そのままデ
ータ側ドライバ12へ入力される。
FIG. 3 is a block diagram showing an example of a conventional gas discharge panel driving device. In the figure, reference numeral 11 denotes a panel in which a large number of gas discharge electrodes are arranged in a matrix on a glass substrate. 12 is a data side driver, which outputs write pulses, sustain pulses, and
An erase pulse or the like is generated and applied to the panel 11. Further, 13, 14, and 15 are delay circuits, respectively, which delay each bit data of bits 1, 2, and 3 of the display data by delay times TA, TB, and TC (TA<TB<TC) to drive the data side driver. Output to 12. Note that the bit data of bit 0 is inputted as is to the data side driver 12 without being delayed.

【0004】この従来例は、N=4ビットの表示データ
により、2N=24=16階調の表示を行うもので、1
6階調を表す表示データの各ビットデータが上記のビッ
ト0〜3である。
[0004] This conventional example displays 2N=24=16 gradations using N=4 bits of display data.
Each bit data of the display data representing six gradations is the above-mentioned bits 0 to 3.

【0005】以下、図4を参照して表示動作例を説明す
る。図4は図3における表示動作を示すタイミングチャ
ートである。説明の便宜上、一例としてライン“1”,
“2”,“3”,……,“15”に、階調「1」,「2
」,「3」,……,「15」の表示を行うものとする。 各ラインの4ビットデータは各ビット毎に並列に入力さ
れる。まず、ライン“1”の4ビットデータは、ビット
0の値だけが「1」で他のビットはすべて「0」であり
、またビット0のデータだけが図3に示したように遅延
されることなく直接データ側ドライバ12に入力される
。データ側ドライバ12は、上記ビットデータに基づい
て入力時点より直ちに第1のサブフィールド期間、ライ
ン1の表示をパネル11に行わせる。
An example of display operation will be described below with reference to FIG. FIG. 4 is a timing chart showing the display operation in FIG. For convenience of explanation, line “1”,
"2", "3", ..., "15", gradation "1", "2"
", "3", ..., "15" shall be displayed. The 4-bit data of each line is input in parallel for each bit. First, in the 4-bit data on the line "1", only the value of bit 0 is "1" and all other bits are "0", and only the data of bit 0 is delayed as shown in Figure 3. The data is directly inputted to the data side driver 12 without any interference. The data side driver 12 causes the panel 11 to display line 1 for the first subfield period immediately from the input time based on the bit data.

【0006】ここで、第1のサブフィールド期間は、4
ビットの表示データに対応して1フレームの表示期間を
4枚に分割した中の一つであり、各サブフィールドSF
の表示期間は、例えば1:2:4:8に重み付けされて
いる。すなわち、ビット0〜3が重み付けされている。 したがって、上記の第1のサブフィールド期間は上記4
枚のサブフィールドのうち「1」の重みをもったサブフ
ィールドの表示期間を意味し、ライン1は1フレーム期
間中、この第1のサブフィールド期間のみ表示される。 このようにして16段階の階調表示が行われる。なお、
ガス放電パネル(AC−PDP)11は、放電の回数(
表示期間)によって輝度を制御す。
[0006] Here, the first subfield period is 4
It is one of the four frames in which the display period of one frame is divided according to the bit display data, and each subfield SF
The display periods are weighted, for example, at 1:2:4:8. That is, bits 0 to 3 are weighted. Therefore, the above-mentioned first subfield period is the above-mentioned 4
Line 1 is displayed only during this first subfield period during one frame period. In this way, 16-level gradation display is performed. In addition,
The gas discharge panel (AC-PDP) 11 has a number of discharges (
The brightness is controlled by the display period).

【0007】次に、ライン2の4ビットデータが並列に
入力されるが、このビットデータは階調「2」を表現す
るためにビット1の値のみが「1」で、他のビットの値
は「0」である。このため、ライン2の4ビットのデー
タ入力時点から時間TA遅延された時点で遅延回路13
より「1」の値のデータが取り出されてデータ側ドライ
バ12に入力される。
Next, the 4-bit data of line 2 is input in parallel, but in order to express the gradation level "2", only the value of bit 1 is "1", and the values of other bits are is "0". Therefore, the delay circuit 13
Data with a value of "1" is extracted and input to the data side driver 12.

【0008】データ側ドライバ12は、データ入力時点
より時間TA後のデータに対しては前記「2」の重みを
もった第2のサブフィールドの期間表示を行わせる。同
様に、データ入力時点より時間TB後のデータに対して
は、前記「4」の重みをもった第3のサブフィールドの
期間の表示を行わせ、データ入力時点より時間TC後の
データに対しては、前記「8」の重みをもった最長の第
4のサブフィールドの期間の表示を行わせる。
The data side driver 12 displays the period of the second subfield having the weight of "2" for data after a time TA from the time of data input. Similarly, for data after time TB from the time of data input, the period of the third subfield with a weight of "4" is displayed, and for data after time TC from the time of data input, Then, the period of the fourth subfield, which is the longest and has the weight of "8", is displayed.

【0009】したがって、ライン2のデータ入力時には
1フレーム中、データ入力時点より時間TA後より第2
のサブフィールド期間だけ表示が行われる。以下、上記
と同様にして、図4のタイムチャートに示す如く、アク
セスラインビット0の斜線の時間タイミングで入力され
る各ラインの入力データにより、各ラインの1フレーム
期間の表示(発光)期間は実線で示す期間となる。同図
に示すように、アクセスラインビット0で書き込まれた
データは次のアクセスラインビット1までの第1のサブ
フィールド期間発光を維持させ、アクセスラインビット
1で書き込まれたデータは次のアクセスラインビット2
までの第2のサブフィールド期間発光を維持させ、同様
にアクセスラインビット2,3で書き込まれたデータは
第3,第4のサブフィールド期間発光をそれぞれ持続さ
れる。また、例えばライン15で表示される階調「15
」の発光は第1〜第4の全サブフィールド期間、すなわ
ち1フレーム期間持続することになる。
Therefore, when inputting data on line 2, the second
The display is performed only during the subfield period. Thereafter, in the same manner as above, as shown in the time chart of FIG. 4, the display (light emission) period of one frame period of each line is determined by the input data of each line input at the time timing indicated by the diagonal line of access line bit 0. The period is shown by the solid line. As shown in the figure, data written with access line bit 0 maintains light emission for the first subfield period until the next access line bit 1, and data written with access line bit 1 continues to emit light on the next access line bit 1. Bit 2
Similarly, the data written in access line bits 2 and 3 are kept emitting light for the third and fourth subfield periods, respectively. Also, for example, the gradation level “15” displayed on line 15 is
'' continues for all of the first to fourth subfield periods, that is, one frame period.

【0010】しかし、上記の従来方式では階調「7」と
「8」とは、図4のライン7,8にそれぞれ示す如く1
フレーム内の表示(発光)期間が逆転している。このた
め、ライン7は1フレームの前半の大部分で表示が行わ
れ、ライン8は1フレームの後半で表示が行われる。
However, in the above conventional method, the gradation levels "7" and "8" are 1 as shown in lines 7 and 8 in FIG.
The display (light emission) period within the frame is reversed. Therefore, line 7 is displayed in most of the first half of one frame, and line 8 is displayed in the second half of one frame.

【0011】隣接する2ライン間の階調差(輝度差)が
大きい場合はその1フレーム内の表示期間の差が大きく
、視覚的にフリッカがそれほど目立たないが、上記の階
調「7」と「8」が、隣接する2ラインで表示されるよ
うな場合は、輝度差が小さく、しかも上記したように1
フレームにおける表示期間が逆転しているために、各々
のライン(図4ではライン7と8)の境界線で輝度の揺
らぎ(フリッカ、仮現運動)として表示されてしまって
いた。
When the gradation difference (luminance difference) between two adjacent lines is large, the difference in display period within one frame is large, and flicker is not visually noticeable. If "8" is displayed on two adjacent lines, the difference in brightness is small, and as described above, 1
Since the display period in the frame is reversed, the boundary between each line (lines 7 and 8 in FIG. 4) is displayed as a fluctuation in brightness (flicker, phantom movement).

【0012】そこで、隣接するラインの境界線での揺ら
ぎ(フリッカ)を目立たなくすることができるガス放電
パネルの駆動装置が必要となる。
Therefore, there is a need for a gas discharge panel driving device that can make fluctuations (flickers) at the boundaries between adjacent lines less noticeable.

【0013】[0013]

【従来の技術】従来のこの種のガス放電パネルの駆動装
置としては、例えば本願と同一出願人による平成元年5
月2日付け出願の特許願(2)に記載されたものがあり
、図5のように示される。
[Prior Art] As a conventional drive device for this type of gas discharge panel, for example, there is a
There is something described in Patent Application (2) filed on May 2nd, as shown in FIG.

【0014】図5はフリッカを目立たなくさせるガス放
電パネルの駆動装置の従来例を示す構成図である。同図
中、図3と同一構成部分には同一符号を付し、その説明
を省略する。図5に示す構成例は、前記Nの値が“4”
の場合で、図3に示した装置と同様に、16階調の表示
を4枚のサブフィールドの各表示期間を選択することに
より行うものとする。
FIG. 5 is a block diagram showing a conventional example of a driving device for a gas discharge panel that makes flicker less noticeable. In the figure, the same components as those in FIG. 3 are denoted by the same reference numerals, and the explanation thereof will be omitted. In the configuration example shown in FIG. 5, the value of N is "4".
In this case, similarly to the apparatus shown in FIG. 3, 16 gray levels are displayed by selecting each display period of four subfields.

【0015】データ選択回路20は、4ビットのデータ
のうちビット2とビット3(MSB)の計2ビットのデ
ータが並列に入力され、ライン切換信号に基づいて、奇
数ラインではビット2のデータを遅延回路21に選択出
力し、かつビット3のデータを遅延回路22に選択出力
する。他方、偶数ラインではビット2のデータを遅延回
路22に選択出力し、かつビット3のデータを遅延回路
21に選択出力する。
The data selection circuit 20 receives a total of 2 bits of data (bit 2 and bit 3 (MSB)) out of 4 bits of data in parallel, and selects bit 2 data on odd lines based on a line switching signal. The data of bit 3 is selectively output to the delay circuit 21 and the data of bit 3 is selectively output to the delay circuit 22. On the other hand, for even-numbered lines, bit 2 data is selectively output to the delay circuit 22, and bit 3 data is selectively output to the delay circuit 21.

【0016】また、遅延回路22は遅延時間TC1とT
C2(TC1<TC2)を有し、前記ライン切換信号に
基づいてデータ選択回路20からのデータに対して奇数
ラインでは遅延時間TC1を付与し、偶数ラインでは遅
延時間TC2を付与して出力する。ここで、上記の遅延
時間TC1は図3の遅延回路15の遅延時間TCと同一
である。
The delay circuit 22 also has delay times TC1 and T
C2 (TC1<TC2), and based on the line switching signal, a delay time TC1 is given to data from the data selection circuit 20 on odd lines, and a delay time TC2 is given on even lines, and the data is output. Here, the above delay time TC1 is the same as the delay time TC of the delay circuit 15 in FIG.

【0017】データ側ドライバ23は奇数,偶数ライン
の別に関係なく、ビット0のデータが“1”の時は、そ
の入力時点から前記重み「1」の第1のサブフィールド
の期間表示をパネル11に行わせ、ビット0のデータ入
力時点から時間TA後に入力されるデータが“1”の時
はその時点から前記重み「2」の第2のサブフィールド
の期間表示を行わせる点は前記データ側ドライバ12と
同一である。
Regardless of whether it is an odd or even line, the data side driver 23 displays the period display of the first subfield with the weight "1" on the panel 11 from the time of input when the data of bit 0 is "1". The point is that when the data input after time TA from the data input point of bit 0 is "1", the period of the second subfield with the weight "2" is displayed from that point onwards. This is the same as the driver 12.

【0018】また、データ側ドライバ23は奇数ライン
ではビット0のデータ入力時点から時間TB後に入力さ
れる重み「4」の第3のサブフィールド期間の表示を行
わせ、ビット0のデータ入力時点から時間TC1後に入
力されるデータが“1”のときはその時点から前記重み
「8」の第4のサブフィールド期間の表示を行わせる。 したがって、奇数ラインでは従来と同様に1:2:4:
8の重みをもった第1〜第4のサブフィールドが第1→
第2→第3→第4の各サブフィールドの順で表示される
。したがって、奇数ラインでの表示タイミングは図4に
示した表示タイミングと同一である。
In addition, the data side driver 23 displays the third subfield period of weight "4", which is input after time TB from the data input point of bit 0, on the odd line. When the data input after time TC1 is "1", the fourth subfield period with the weight "8" is displayed from that point onwards. Therefore, on odd lines, 1:2:4:
The first to fourth subfields with a weight of 8 are the first →
The subfields are displayed in the order of second → third → fourth subfields. Therefore, the display timing on odd-numbered lines is the same as the display timing shown in FIG.

【0019】これに対し、データ側ドライバ23は偶数
ラインではビット0のデータ入力時点から時間TB後に
入力されるデータが“1”のときはその時点から前記重
み「8」の第4のサブフィールド期間の表示を行わせ、
ビット0のデータ入力時点から時間TC2後に入力され
るデータが“1”のときはその時点から重み「4」の前
記第3のサブフィールド期間の表示をパネル11に行わ
せる。したがって、偶数ラインでは第1〜第4のサブフ
ィールドは第1→第2→第4→第3の各サブフィールド
の順で表示されることになり、奇数ラインとでサブフィ
ールドの表示順序が異なることになる。
On the other hand, on an even number line, if the data input after a time TB from the data input point of bit 0 is "1", the data side driver 23 inputs the fourth subfield with the weight "8" from that point on. Display the period,
When the data input after a time TC2 from the data input time of bit 0 is "1", the panel 11 is caused to display the third subfield period with a weight of "4" from that time. Therefore, on even-numbered lines, the first to fourth subfields are displayed in the order of 1st → 2nd → 4th → 3rd subfield, and the display order of subfields is different on odd-numbered lines. It turns out.

【0020】ここで、第3、第4の各サブフィールドで
の表示の有無は入力データのビット2,ビット3の値に
対応しているから、入力データの値に応じた正しい階調
表示を行うために、上記の偶数ライン表示の際には、前
記したようにデータ選択回路20によりビット3のデー
タは遅延回路21に入力し、ビット2のデータはこのと
き遅延時間TC2である遅延回路22に入力するという
、ビット配列の切換えを行っているのである。
Here, since the presence or absence of display in each of the third and fourth subfields corresponds to the values of bits 2 and 3 of the input data, it is necessary to display the correct gradation according to the value of the input data. In order to display the even-numbered lines, as described above, the data selection circuit 20 inputs the data of bit 3 to the delay circuit 21, and the data of bit 2 is input to the delay circuit 22 with a delay time TC2. The bit arrangement is switched by inputting the data into the .

【0021】このような構成により、ライン1,2,3
,……,15でそれぞれ階調「1」,「2」,「3」,
……「15」の表示を少なくとも1フレーム行う場合の
タイムチャートを図6に示す。同図中、■,■はそれぞ
れ前記第1,第2のサブフィールドを示し、■および■
はそれぞれ奇数ラインでの前記第3および第4のサブフ
ィールドを示し、更に■および■はそれぞれ偶数ライン
での前記第3および第4のサブフィールドを示す。また
、太い実線が表示期間を示す。
With this configuration, lines 1, 2, 3
, ..., 15, the gradations are "1", "2", "3", respectively.
...A time chart when "15" is displayed for at least one frame is shown in FIG. In the figure, ■ and ■ indicate the first and second subfields, respectively;
indicate the third and fourth subfields on odd-numbered lines, respectively, and ■ and ■ indicate the third and fourth subfields on even-numbered lines, respectively. Further, a thick solid line indicates a display period.

【0022】図6において、階調「7」の1フレーム内
の表示は図中に太実線aで示すように、奇数ラインなの
で従来と同様に第1,第2および第3の各サブフィール
ド■、■および■で行われる。これに対し、階調「8」
の1フレーム内の表示を偶数ライン“8”で行う場合は
、前記ビット0〜3のうちビット3だけが“1”であり
、遅延回路21から“1”のデータが出力されるから、
図6の太実線bで示す如く偶数ラインの第4のサブフィ
ールド■で表示が行われる。
In FIG. 6, since the display within one frame of gradation level "7" is an odd number line, as shown by the thick solid line a in the figure, each of the first, second and third subfields is displayed as in the conventional case. , ■ and ■. On the other hand, gradation "8"
When displaying within one frame of ``8'' on even lines, only bit 3 of the bits 0 to 3 is ``1'', and data of ``1'' is output from the delay circuit 21.
As shown by the thick solid line b in FIG. 6, the display is performed in the fourth subfield (2) on the even numbered line.

【0023】図6から分かるように、奇数ラインの第3
のサブフィールド■と偶数ラインの第4のサブフィール
ド■の1フレーム内での表示順序は同じで、隣接するラ
インではそれらの1フレーム内の表示期間が重複する。 したがって、図5の構成によれば、隣接する2ラインで
階調「7」と「8」とがそれぞれ表示されても表示期間
の1フレーム内の重複により視覚的に輝度の境界線での
揺らぎ(フリッカ)は殆ど目立たなくなる。
As can be seen from FIG. 6, the third odd line
The display order of the subfield (2) and the fourth subfield (2) of the even-numbered line within one frame is the same, and the display periods within one frame overlap in adjacent lines. Therefore, according to the configuration shown in FIG. 5, even if gradations "7" and "8" are displayed on two adjacent lines, the brightness may visually fluctuate at the boundary line due to overlap within one frame of the display period. (flicker) becomes almost invisible.

【0024】[0024]

【発明が解決しようとする課題】このような従来のガス
放電パネルの駆動装置にあっては、パネル11のライン
数が多くなると階調数2N(サブフィールドの枚数N)
を表現できないという問題があったため、480本程度
のライン数から1000本程度のライン数に引き上げら
れた高精度パネルにおいて、適正な階調表現を行い得る
新しい駆動方式が提案された。この新方式は一括書込み
アドレス法と呼ばれ、図7のように示される。
[Problems to be Solved by the Invention] In such a conventional gas discharge panel driving device, when the number of lines on the panel 11 increases, the number of gradations increases to 2N (the number of subfields N).
Because of the problem of not being able to express gradations, a new driving method was proposed that would be able to express appropriate gradations on high-precision panels that increased the number of lines from about 480 to about 1,000. This new method is called the batch write addressing method and is shown in FIG.

【0025】図7は従来の一括書き込みアドレス法によ
るガス放電パネルの駆動装置を示す構成図である。同図
中、図5と同一構成部分には同一符号を付し、その説明
を省略する。図7において、ビット0〜3は、フレーム
メモリ30を介してデータ側ドライバ31に出力される
。また、パネル11における奇数ラインに対応して奇数
ライン側ドライバ32が設けられ、偶数ラインに対応し
て偶数ライン側ドライバ33が設けられている。この奇
数、偶数ライン側ドライバ32、33及び前記データ側
ドライバ31は、それぞれ駆動波形発生回路34によっ
て制御され、駆動波形発生回路34は垂直同期信号及び
水平同期信号に基づいて各々の制御信号を出力する。
FIG. 7 is a block diagram showing a driving device for a gas discharge panel using the conventional batch write address method. In the figure, the same components as those in FIG. 5 are denoted by the same reference numerals, and the explanation thereof will be omitted. In FIG. 7, bits 0 to 3 are output to the data side driver 31 via the frame memory 30. Furthermore, odd line drivers 32 are provided corresponding to odd lines on the panel 11, and even line drivers 33 are provided corresponding to even lines. The odd and even line side drivers 32, 33 and the data side driver 31 are each controlled by a drive waveform generation circuit 34, and the drive waveform generation circuit 34 outputs each control signal based on a vertical synchronization signal and a horizontal synchronization signal. do.

【0026】図8は図7における表示動作を示すタイミ
ングチャートである。図において、1フレームは前述し
たように重み付けされた第1〜第4のサブフィールドに
分割されており、サブフィールドの表示期間は奇数及び
偶数ライン側ドライバ32及び33によって規定される
。各サブフィールドは、SUS1〜SUS4において前
記ガス放電電極を発光させるが、SUS1〜SUS4の
直前の期間で信号Wによって各ラインを立ち上げ、且つ
信号Eによってフィールド内の表示期間を設定する。 このような設定は前記したように奇数及び偶数ライン側
ドライバ32、33によって行われ、SUS1〜SUS
4で複数の奇数ライン及び偶数ラインが一括して表示制
御される。なお、各サブフィールドにおいては、データ
側ドライバ31からビット0〜3が順次出力される。こ
のような一括書き込みアドレス法によれば、複数のライ
ンを一括して表示制御するため、ライン数の多いパネル
11においても階調の再現性に優れる。
FIG. 8 is a timing chart showing the display operation in FIG. In the figure, one frame is divided into the first to fourth subfields weighted as described above, and the display periods of the subfields are defined by the odd and even line side drivers 32 and 33. Each subfield causes the gas discharge electrode to emit light in SUS1 to SUS4, but in the period immediately before SUS1 to SUS4, each line is raised by the signal W, and the display period within the field is set by the signal E. As mentioned above, such settings are performed by the odd and even line side drivers 32 and 33, and the SUS1 to SUS
In step 4, a plurality of odd and even lines are collectively displayed. Note that in each subfield, bits 0 to 3 are sequentially output from the data side driver 31. According to such a batch writing address method, since a plurality of lines are collectively displayed and controlled, the reproducibility of gradations is excellent even on the panel 11 having a large number of lines.

【0027】ところで、この一括書き込みアドレス法を
用いたガス放電パネルの駆動装置においても、図4に示
したような条件下では揺らぎが発生する。そこで、図5
に示したように、1フレームにおけるN枚のサブフィー
ルドの表示順序を奇数ラインと偶数ラインとで異ならせ
、揺らぎを防止する必要がある。
Incidentally, even in the gas discharge panel driving device using this batch writing address method, fluctuations occur under the conditions shown in FIG. 4. Therefore, Figure 5
As shown in FIG. 2, it is necessary to prevent fluctuations by making the display order of the N subfields in one frame different between odd-numbered lines and even-numbered lines.

【0028】しかしながら、上記揺らぎ防止対策はライ
ンを順次走査する従来技術において提案されたものであ
り、一括書き込みアドレス法によるガス放電パネルの駆
動装置においては、奇数ライン及び偶数ラインを同時に
表示制御しているため、ライン毎にサブフィールドの表
示順序を異ならせることが困難であり、敢えて導入した
場合はサブフィールド内を奇数ラインと偶数ラインに対
応させて分割し、各分割エリア内でライン毎の表示制御
を行う等の処理が必要となり、複雑化してしまう。また
、この場合には、結果的に1フレーム内のアドレス回数
(サブフィールド枚数)が増えてしまうため、元来アド
レス時間(表示時間)に余裕がない大容量パネルにおい
ては階調数が減少してしまうという問題があった。
However, the above-mentioned fluctuation prevention measures have been proposed in the prior art in which lines are sequentially scanned, and in a gas discharge panel driving device using the batch writing address method, display control of odd and even lines is performed simultaneously. Therefore, it is difficult to change the display order of subfields for each line, and if this is done, the subfield will be divided into odd and even lines, and each line will be displayed in a different order within each divided area. Processing such as control is required, which makes the process complicated. In addition, in this case, the number of addresses within one frame (number of subfields) increases, so the number of gradations decreases on large-capacity panels that do not have enough address time (display time). There was a problem with this.

【0029】[目的]そこで本発明は、一括書き込みア
ドレス法によって大容量パネルに対応しながらアドレス
回数(サブフィールド枚数)を増加せずに階調のライン
境界線に発生する揺らぎを目立たなくするガス放電パネ
ルの駆動装置を提供することを目的としている。
[Purpose] Therefore, the present invention provides a gas that makes fluctuations occurring in gradation line boundaries less noticeable without increasing the number of addresses (number of subfields) while supporting large-capacity panels using the batch write addressing method. The purpose of the present invention is to provide a drive device for a discharge panel.

【0030】[0030]

【課題を解決するための手段】本発明によるガス放電パ
ネルの駆動装置は上記目的達成のため、表示期間制御部
においてN(ただし、Nは自然数)ビットの表示データ
に対応して1フレームの表示期間をN枚のサブフィール
ドに分割し、重み付け回路により該サブフィールドの1
枚ずつの表示期間をビットの桁に対応させて重み付けす
る。重み付けされたサブフィールドに従って奇数ライン
側ドライバと偶数ライン側ドライバによりガス放電パネ
ルの奇数ラインと偶数ラインをそれぞれ励起する。そし
て、データ側ドライバにより該サブフィールドに同期し
て対応する桁のビットデータを該奇数ラインと偶数ライ
ンに印加し、複数の奇数ライン及び偶数ラインを一括し
て表示制御する。ここで、ドライバ制御部により前記サ
ブフィールドの表示順序を奇数ラインと偶数ラインとで
異ならせ、同一フレーム内で前記奇数ライン側ドライバ
と偶数ライン側ドライバとを独立して制御する。さらに
、変更したサブフィールドの表示順序に従ってビット入
れ替え回路によりビット桁のデータを入れ替えて、該ビ
ットデータの配列順序を奇数ラインと偶数ラインとで異
ならせる。
[Means for Solving the Problems] In order to achieve the above object, the gas discharge panel driving device according to the present invention displays one frame in response to N (N is a natural number) bits of display data in a display period control section. The period is divided into N subfields, and one of the subfields is divided into N subfields by a weighting circuit.
The display period of each image is weighted in correspondence with the bit digit. The odd lines and even lines of the gas discharge panel are excited by the odd line side driver and the even line side driver, respectively, according to the weighted subfields. Then, the data-side driver applies bit data of the corresponding digit to the odd-numbered lines and even-numbered lines in synchronization with the subfield, thereby collectively controlling the display of the plurality of odd-numbered lines and even-numbered lines. Here, the driver control section changes the display order of the subfields between odd and even lines, and independently controls the odd line side driver and the even line side driver within the same frame. Furthermore, the data in the bit digits is replaced by a bit replacement circuit according to the changed display order of the subfields, so that the arrangement order of the bit data is made different between odd and even lines.

【0031】[0031]

【作用】本発明では、重み付けされたサブフィールドに
同期して対応する桁のビットデータが奇数ラインと偶数
ラインに印加され、複数の奇数ライン及び偶数ラインが
一括して表示制御される。ここで、ドライバ制御部によ
り前記サブフィールドの表示順序が奇数ラインと偶数ラ
インとで異なったものに設定され、同一フレーム内で奇
数ライン側ドライバと偶数ライン側ドライバとが独立し
て制御される。さらに、該サブフィールドの表示順序に
従ってビット入れ替え回路によりビット桁のデータが入
れ替えられて、該ビットデータの配列順序が奇数ライン
と偶数ラインとで異なったものに設定される。
According to the present invention, bit data of corresponding digits are applied to odd and even lines in synchronization with weighted subfields, and display of a plurality of odd and even lines is collectively controlled. Here, the display order of the subfields is set to be different for odd lines and even lines by the driver control unit, and the odd line side driver and the even line side driver are independently controlled within the same frame. Further, the data of the bit digits is replaced by a bit replacement circuit according to the display order of the subfields, and the arrangement order of the bit data is set to be different between odd and even lines.

【0032】[0032]

【実施例】以下、本発明を図面に基づいて説明する。図
1,2は本発明に係るガス放電パネルの駆動装置の一実
施例を示す図であり、図1はそのブロック構成図、図2
はそのタイミングチャートである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained below based on the drawings. 1 and 2 are diagrams showing an embodiment of a gas discharge panel driving device according to the present invention, and FIG. 1 is a block diagram thereof, and FIG.
is the timing chart.

【0033】まず、構成を説明する。図1において、図
7に示した従来例に付された番号と同一番号は同一部分
を示す。表示期間制御部としての駆動波形発生回路40
は、ビット0〜ビット3までのN=4ビットの表示デー
タに対応して、1フレームの表示期間をN=4枚のサブ
フィールドに分割する。また、駆動波形回路40は、重
み付け回路として、該サブフィールドの1枚ずつの表示
期間をビットの桁0〜3に対応させて上位桁側を重み付
けする。さらに、波形駆動回路40は、ドライバ制御部
として、前記サブフィールドの表示順序を奇数ラインと
偶数ラインとで異ならせ、同一フレーム内で前記奇数ラ
イン側ドライバ32と偶数ライン側ドライバ33とを独
立して制御する。本実施例では、前述した従来例と同様
に偶数ラインにおける第3と第4のサブフィールドの表
示順序を入れ替えて、奇数ラインと偶数ラインとの表示
順序を異ならせるものとする。
First, the configuration will be explained. In FIG. 1, the same numbers as those given to the conventional example shown in FIG. 7 indicate the same parts. Drive waveform generation circuit 40 as a display period control section
divides the display period of one frame into N=4 subfields corresponding to N=4 bits of display data from bit 0 to bit 3. Further, the drive waveform circuit 40 functions as a weighting circuit and weights the upper digits by making the display period of each subfield correspond to bit digits 0 to 3. Furthermore, the waveform drive circuit 40, as a driver control unit, makes the display order of the subfields different between odd lines and even lines, and makes the odd line side driver 32 and the even line side driver 33 independent within the same frame. control. In this embodiment, as in the conventional example described above, the display order of the third and fourth subfields on even lines is switched, so that the display order on odd and even lines is made different.

【0034】奇数ライン側ドライバ32は、重み付けさ
れたサブフィールドに従ってガス放電パネルの奇数ライ
ンを励起する。また、偶数ライン側ドライバ33は、重
み付けされたサブフィールドに従ってガス放電パネルの
偶数ラインを励起する。
The odd line side driver 32 excites the odd lines of the gas discharge panel according to the weighted subfields. The even line side driver 33 also excites the even lines of the gas discharge panel according to the weighted subfields.

【0035】ビット入れ替え回路41は、該サブフィー
ルドの表示順序に従ってビット桁のデータを入れ替えて
、該ビットデータの配列順序を奇数ラインと偶数ライン
とで異ならせる。データ側ドライバ42は、該サブフィ
ールドに同期して対応する桁のビットデータを該奇数ラ
インと偶数ラインに印加する。
The bit switching circuit 41 switches the bit digit data according to the display order of the subfield, and makes the arrangement order of the bit data different between odd and even lines. The data side driver 42 applies bit data of the corresponding digit to the odd and even lines in synchronization with the subfield.

【0036】奇数ライン側ドライバ32及び偶数ライン
側ドライバ33により、複数の奇数ライン及び偶数ライ
ンが一括して表示制御される。次に、図2を参照しなが
ら作用を説明する。
The odd line side driver 32 and the even line side driver 33 collectively control the display of a plurality of odd lines and even lines. Next, the operation will be explained with reference to FIG.

【0037】ビット入れ替え回路41は、偶数ラインの
4ビットのデータのうちビット2とビット3(MSB)
について、駆動波形発生回路40からのサブフィールド
制御信号(前記偶数ラインにおける第3と第4のサブフ
ィールドの入れ替えを示す信号)に基づいて、ビット2
とビット3の配列順序を入れ替えてフレームメモリ30
に出力する。
The bit switching circuit 41 selects bits 2 and 3 (MSB) of the 4-bit data on even lines.
Regarding bit 2, based on the subfield control signal (signal indicating exchange of the third and fourth subfields in the even-numbered line) from the drive waveform generation circuit 40,
and frame memory 30 by changing the arrangement order of bit 3.
Output to.

【0038】データ側ドライバ42は、第1のサブフィ
ールド及び第2のサブフィールドに関しては奇数ライン
、偶数ラインの別に関係なく1:2の重み付けでビット
0及びビット1のデータを各ラインに印加する。第3の
サブフィールドにおいては、奇数ラインに対して重み4
にてビット2のデータを印加し、偶数ラインに対して重
み8にてビット3のデータを印加する。また、第4のサ
ブフィールドにおいては、奇数ラインに対して重み8に
てビット3のデータを印加し、偶数ラインに対して重み
4にてビット2のデータを印加する。
Regarding the first subfield and the second subfield, the data side driver 42 applies bit 0 and bit 1 data to each line with a weighting of 1:2, regardless of whether it is an odd line or an even line. . In the third subfield, the weight is 4 for odd lines.
Bit 2 data is applied at a weight of 8, and bit 3 data is applied at a weight of 8 to even lines. Furthermore, in the fourth subfield, bit 3 data is applied to the odd line with a weight of 8, and bit 2 data is applied to the even line with a weight of 4.

【0039】従って、図2において、奇数ラインと偶数
ラインにおける第3と第4のサブフィールドの表示期間
が異なっており、奇数ラインでは従来と同様に1:2:
4:8の重みをもった第1〜第4のサブフィールドが第
1→第2→第3→第4の各サブフィールドの順で表示さ
れる。
Therefore, in FIG. 2, the display periods of the third and fourth subfields in the odd and even lines are different, and in the odd line, the display period is 1:2: as in the conventional case.
The first to fourth subfields having a weight of 4:8 are displayed in the order of first → second → third → fourth subfields.

【0040】これに対し、偶数ラインでは第1〜第4の
サブフィールドは第1→第2→第4→第3の各サブフィ
ールドの順で表示される。
On the other hand, on even-numbered lines, the first to fourth subfields are displayed in the order of first → second → fourth → third subfields.

【0041】このような構成により、一括書き込みアド
レス法によるガス放電パネルの駆動装置において、ライ
ン1,2,3,……,15でそれぞれ階調「1」,「2
」,「3」,……「15」の表示を1フレームで行った
としても、図6に示したライン7と8の関係のように、
隣接するラインでの表示期間を重複させることができる
With this configuration, in the gas discharge panel driving device using the batch writing addressing method, the lines 1, 2, 3, . . .
”, “3”, ... “15” in one frame, as in the relationship between lines 7 and 8 shown in Figure 6,
The display periods of adjacent lines can overlap.

【0042】すなわち、サブフィールドの重み付けを入
力データ・ビット0,1,2,3にそれぞれ対応して1
:2:4:8に設定した場合には、SUS3の奇数ライ
ンの点灯期間は4,偶数ラインの点灯期間は8、またS
US4においては奇数偶数ラインの点灯期間がSUS3
部分とは逆になるように、奇数偶数ラインドライバ32
、33それぞれに制御信号を入力する。
That is, the weighting of the subfields is set to 1 corresponding to input data bits 0, 1, 2, and 3, respectively.
:2:4:8, the lighting period of the odd numbered line of SUS3 is 4, the lighting period of the even numbered line is 8, and the lighting period of SUS3 is 4.
In US4, the lighting period of odd and even lines is SUS3
Odd and even line drivers 32
, 33 respectively.

【0043】このように本実施例では、SUS3,4の
通算期間において隣接ラインの点灯期間を重ね合わせる
ことができるため、隣接する2ラインで階調「7」と「
8」とがそれぞれ表示されても視覚的に輝度の境界線で
の揺らぎ(フリッカ)を殆ど目立たなくすることができ
る。
In this way, in this embodiment, since the lighting periods of adjacent lines can be overlapped in the total period of SUS3 and SUS4, the gradation levels of "7" and "7" are displayed on the two adjacent lines.
8'' are displayed, the fluctuation (flicker) at the boundary line of brightness can be made visually almost inconspicuous.

【0044】一括書込みアドレス法によるガス放電パネ
ルの駆動装置においては、フレームメモリ30に蓄積さ
れているビットデータを読出し、同一サブフィールド内
に奇数ラインと偶数ラインで重みの異なるビットデータ
を印加する。そして、このビットデータに基づき、パネ
ルの放電セル(ガス放電電極)をON、OFFし所定期
間内奇数ラインと偶数ラインを点灯させる。このとき、
奇数ラインと偶数ラインの点灯期間はビットデータの重
みにより異なり、この重み付けは奇数、偶数ライン側ド
ライバ32、33の制御信号を奇数偶数ラインで別に持
つことにより実現される。
In a gas discharge panel driving device using the batch write addressing method, bit data stored in the frame memory 30 is read out, and bit data having different weights is applied to odd and even lines within the same subfield. Then, based on this bit data, the discharge cells (gas discharge electrodes) of the panel are turned on and off to light up the odd and even lines within a predetermined period. At this time,
The lighting periods of the odd and even lines differ depending on the weight of the bit data, and this weighting is achieved by providing separate control signals for the odd and even line drivers 32 and 33 for the odd and even lines.

【0045】このように本実施例では、複数の奇数ライ
ン及び偶数ラインを一括して表示制御しながら、サブフ
ィールドの表示順序を奇数ラインと偶数ラインとで異な
らせ、同一フレーム内で前記奇数ライン側ドライバ32
と偶数ライン側ドライバ33とを独立して制御する。従
って、1フレーム内のアドレスライン数(サブフィール
ド数)を増加せずに、揺らぎが防止できる。
In this way, in this embodiment, while controlling the display of a plurality of odd and even lines at once, the display order of the subfields is made different between the odd and even lines, and the odd lines are displayed in the same frame. side driver 32
and the even line side driver 33 are independently controlled. Therefore, fluctuations can be prevented without increasing the number of address lines (number of subfields) within one frame.

【0046】なお、本発明は上記の実施例に限定される
ものではなく、例えば表示する階調は16以外の他の値
でも本発明を適用できることは勿論である。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and it goes without saying that the present invention can be applied to other values than 16, for example, for displaying gradations.

【0047】[0047]

【発明の効果】以上説明したように、本発明に係るガス
放電パネルの駆動装置によれば、1フレーム内のアドレ
スライン数(サブフィールド数)を増加せずに、同一フ
レーム内で奇数ライン側ドライバと偶数ライン側ドライ
バとを独立して制御することができるため、複数の奇数
ライン及び偶数ラインを一括して表示制御しながら、1
フレームでの表示期間を奇数偶数ラインで重複させるこ
とができ、隣接ライン間で階調差が小さい場合でも揺ら
ぎを防止できる。
[Effects of the Invention] As explained above, according to the gas discharge panel driving device according to the present invention, the number of address lines (number of subfields) in one frame can be increased without increasing the number of address lines (number of subfields) in one frame. Since the driver and the even-numbered line side driver can be controlled independently, one
Display periods in a frame can be overlapped between odd and even lines, and fluctuations can be prevented even when the difference in gradation between adjacent lines is small.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明に係るガス放電パネルの駆動装置の一実
施例を示すブロック構成図である。
FIG. 1 is a block diagram showing an embodiment of a gas discharge panel driving device according to the present invention.

【図2】図1の実施例の動作を示すタイミングチャート
である。
FIG. 2 is a timing chart showing the operation of the embodiment of FIG. 1;

【図3】従来のガス放電パネルの駆動装置の一例を示す
構成図である。
FIG. 3 is a configuration diagram showing an example of a conventional gas discharge panel driving device.

【図4】図3における表示動作を示すタイミングチャー
トである。
FIG. 4 is a timing chart showing the display operation in FIG. 3;

【図5】フリッカを目立たなくさせるガス放電パネルの
駆動装置の従来例を示す構成図である。
FIG. 5 is a configuration diagram showing a conventional example of a driving device for a gas discharge panel that makes flicker less noticeable.

【図6】図5における表示動作を示すタイミングチャー
トである。
FIG. 6 is a timing chart showing the display operation in FIG. 5;

【図7】従来の一括書き込みアドレス法によるガス放電
パネルの駆動装置を示す構成図である。
FIG. 7 is a configuration diagram showing a driving device for a gas discharge panel using a conventional batch write address method.

【図8】図7における表示動作を示すタイミングチャー
トである。
8 is a timing chart showing the display operation in FIG. 7. FIG.

【符号の説明】[Explanation of symbols]

32    奇数ライン側ドライバ 33    偶数ライン側ドライバ 40    駆動波形発生回路(表示期間制御部、重み
付け回路、ドライバ制御部) 41    ビット入れ替え回路 42    データ側ドライバ
32 Odd line side driver 33 Even line side driver 40 Drive waveform generation circuit (display period control section, weighting circuit, driver control section) 41 Bit switching circuit 42 Data side driver

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  N(ただし、Nは自然数)ビットの表
示データに対応して1フレームの表示期間をN枚のサブ
フィールドに分割する表示期間制御部と、該サブフィー
ルドの1枚ずつの表示期間をビットの桁毎に重み付けす
る重み付け回路と、重み付けされたサブフィールドに従
ってガス放電パネルの奇数ラインを励起する奇数ライン
側ドライバと、重み付けされたサブフィールドに従って
ガス放電パネルの偶数ラインを励起する偶数ライン側ド
ライバと、該サブフィールドに同期して対応する桁のビ
ットデータを該奇数ラインと偶数ラインに印加するデー
タ側ドライバと、を備え、複数の奇数ライン及び偶数ラ
インを一括して表示制御するガス放電パネルの駆動装置
において、前記サブフィールドの表示順序を奇数ライン
と偶数ラインとで異ならせ、同一フレーム内で前記奇数
ライン側ドライバと偶数ライン側ドライバとを独立して
制御するドライバ制御部と、該サブフィールドの表示順
序に従ってビット桁のデータを入れ替えて、該ビットデ
ータの配列順序を奇数ラインと偶数ラインとで異ならせ
るビット入れ替え回路と、を備えたことを特徴とするガ
ス放電パネルの駆動装置。
1. A display period control unit that divides a display period of one frame into N subfields corresponding to N (N is a natural number) bits of display data, and displays each of the subfields one by one. a weighting circuit that weights the period by bit order, an odd line side driver that excites the odd lines of the gas discharge panel according to the weighted subfields, and an even number side driver that excites the even lines of the gas discharge panel according to the weighted subfields. It includes a line side driver and a data side driver that applies bit data of the corresponding digit to the odd and even lines in synchronization with the subfield, and collectively controls display of a plurality of odd and even lines. In the gas discharge panel driving device, a driver control unit that makes the display order of the subfields different between odd and even lines and independently controls the odd line side driver and the even line side driver within the same frame. , a bit swapping circuit that swaps bit digit data according to the display order of the subfields to make the arrangement order of the bit data different between odd and even lines. Device.
JP3057404A 1991-03-20 1991-03-20 Gas discharge panel drive Expired - Lifetime JP2977627B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3057404A JP2977627B2 (en) 1991-03-20 1991-03-20 Gas discharge panel drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3057404A JP2977627B2 (en) 1991-03-20 1991-03-20 Gas discharge panel drive

Publications (2)

Publication Number Publication Date
JPH04291392A true JPH04291392A (en) 1992-10-15
JP2977627B2 JP2977627B2 (en) 1999-11-15

Family

ID=13054704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3057404A Expired - Lifetime JP2977627B2 (en) 1991-03-20 1991-03-20 Gas discharge panel drive

Country Status (1)

Country Link
JP (1) JP2977627B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11316571A (en) * 1998-03-13 1999-11-16 Lg Semicon Co Ltd Method for driving ac pdp
KR100429649B1 (en) * 1997-04-01 2004-06-16 주식회사 엘지이아이 Driving Circuit of Plasma Display
KR100942758B1 (en) * 2001-08-03 2010-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and driving method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429649B1 (en) * 1997-04-01 2004-06-16 주식회사 엘지이아이 Driving Circuit of Plasma Display
JPH11316571A (en) * 1998-03-13 1999-11-16 Lg Semicon Co Ltd Method for driving ac pdp
KR100942758B1 (en) * 2001-08-03 2010-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and driving method
US8373625B2 (en) 2001-08-03 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving thereof

Also Published As

Publication number Publication date
JP2977627B2 (en) 1999-11-15

Similar Documents

Publication Publication Date Title
US5541618A (en) Method and a circuit for gradationally driving a flat display device
US6088012A (en) Half tone display method for a display panel
US6023258A (en) Flat display
JPH10207422A (en) Display method and display device
JP2001337646A (en) Plasma display panel drive method
KR19980026935A (en) Gradation adjustment method of display system by irregular addressing
JP2000259121A (en) Display panel driving method
JPH10207427A (en) Driving method for plasma display panel display device and driving control device
KR100490555B1 (en) Panel driving method and apparatus for representing gradation with address-sustain mixed interval
CN100461242C (en) Plasma display device and driving method thereof
JP4313347B2 (en) Plasma display device and driving method thereof
JP2002023694A (en) Multi-tone image display device with reduced power consumption during data writing
JP2002023689A (en) Plasma display device
JP4731939B2 (en) Driving method of display panel
WO2003001494A1 (en) Image display and its drive method
JP2977627B2 (en) Gas discharge panel drive
JP2625220B2 (en) Image display device
JP2900744B2 (en) Halftone image display method for matrix type display panel
KR100822213B1 (en) Plasma Display Panel Driving Method And Apparatus
JPH07210113A (en) Method for driving plasma display panel
JPH02291597A (en) Driving system for gas discharge panel
KR100647706B1 (en) Drive of display panel
KR20050104639A (en) Driving method of plasma display panel
JPH10214058A (en) Driving method for plasma display panel
KR100246237B1 (en) Control Block of Plasma Display Panel

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990831