JPH04291737A - Ｔａｂフィルムキャリアテープ - Google Patents
ＴａｂフィルムキャリアテープInfo
- Publication number
- JPH04291737A JPH04291737A JP3055386A JP5538691A JPH04291737A JP H04291737 A JPH04291737 A JP H04291737A JP 3055386 A JP3055386 A JP 3055386A JP 5538691 A JP5538691 A JP 5538691A JP H04291737 A JPH04291737 A JP H04291737A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- circuit chip
- insulator
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明はＴＡＢフィルムキャリア
テープに関するものである。
テープに関するものである。
【０００２】
【従来の技術】従来のＴＡＢフィルムキャリアテープに
半導体集積回路チップを実装したときの構造を図１７、
図１８に示す。
半導体集積回路チップを実装したときの構造を図１７、
図１８に示す。
【０００３】ＴＡＢフィルムキャリアテープは、フィル
ム基板３に搬送位置決め用スプロケットホール１とデバ
イスホール２を設け、フィルム基板３上に配線パターン
であるリードパターンを導体箔にて形成してある。この
リードパターンのデバイスホール２から突出する部分が
インナーリード４ａであり、フィルム基板３上の部分が
アウターリード４ｂである。一方、半導体集積回路チッ
プ５の電極端子パット上にはインナーリード４ａと接合
されるバンプ６を設けてある。
ム基板３に搬送位置決め用スプロケットホール１とデバ
イスホール２を設け、フィルム基板３上に配線パターン
であるリードパターンを導体箔にて形成してある。この
リードパターンのデバイスホール２から突出する部分が
インナーリード４ａであり、フィルム基板３上の部分が
アウターリード４ｂである。一方、半導体集積回路チッ
プ５の電極端子パット上にはインナーリード４ａと接合
されるバンプ６を設けてある。
【０００４】このような構造のフィルムに半導体集積回
路チップ５をリードパターン形成面表側、またはリード
パターン形成面裏側から位置決めをした後、ボンディン
グツールでインナーリード４ａとバンプ６を熱圧着する
ことで半導体集積回路チップ５を実装し、ポッティング
樹脂により封止、ＴＡＢフィルムキャリアテープを完成
する。図１７は半導体集積回路チップ５をリードパター
ン形成面裏側からデバイスホール２の内側に接合する方
法であり、図１８はリードパターン形成面表側からデバ
イスホール２の外側に接合する方法である。
路チップ５をリードパターン形成面表側、またはリード
パターン形成面裏側から位置決めをした後、ボンディン
グツールでインナーリード４ａとバンプ６を熱圧着する
ことで半導体集積回路チップ５を実装し、ポッティング
樹脂により封止、ＴＡＢフィルムキャリアテープを完成
する。図１７は半導体集積回路チップ５をリードパター
ン形成面裏側からデバイスホール２の内側に接合する方
法であり、図１８はリードパターン形成面表側からデバ
イスホール２の外側に接合する方法である。
【０００５】現在、リード幅は５０μｍ、ピッチ１００
μｍ程度であるが、最近では、半導体集積回路の小型化
、薄型化の要求が強く、高密度実装が切望されている。 そのためのリードパターンの微細化、多ピン化には、リ
ード幅、リードピッチ縮小によって対応せざるを得ない
状況である。
μｍ程度であるが、最近では、半導体集積回路の小型化
、薄型化の要求が強く、高密度実装が切望されている。 そのためのリードパターンの微細化、多ピン化には、リ
ード幅、リードピッチ縮小によって対応せざるを得ない
状況である。
【０００６】
【発明が解決しようとする課題】上述の状況では、リー
ド幅が小さくなるにつれ、リード強度が低下し、リード
ばらつき、特に、フィルム基板面上下方向のリード変形
等が生じる。半導体集積回路チップの表面外周部は半導
体基板が露出しているため、インナーリードにフィルム
面上下方向の変形があると、半導体集積回路チップの表
面外周部とが電気的に接触するという不具合が生じ易い
。また、実装の際、ボンディングツールによって熱圧着
したときにリードが曲げられることもあり、絶縁不良を
誘発することもある。以上のような、絶縁不良は製品の
歩留まりに大きな影響を及ぼすことはいうまでもない。 ［発明の構成］
ド幅が小さくなるにつれ、リード強度が低下し、リード
ばらつき、特に、フィルム基板面上下方向のリード変形
等が生じる。半導体集積回路チップの表面外周部は半導
体基板が露出しているため、インナーリードにフィルム
面上下方向の変形があると、半導体集積回路チップの表
面外周部とが電気的に接触するという不具合が生じ易い
。また、実装の際、ボンディングツールによって熱圧着
したときにリードが曲げられることもあり、絶縁不良を
誘発することもある。以上のような、絶縁不良は製品の
歩留まりに大きな影響を及ぼすことはいうまでもない。 ［発明の構成］
【０００７】
【課題を解決するための手段】本発明は上記の課題を解
決するために、デバイスホールを有するフィルム基板と
、前記フィルム基板上の導体箔によるリードパターンと
、前記リードパターンの一部であり、前記デバイスホー
ル内側に突出したインナーリードと、前記インナーリー
ドの少なくとも半導体集積回路チップ実装側で、前記イ
ンナーリードの先端部を除いた位置に設けた絶縁物とを
具備することを特徴とするＴＡＢフィルムキャリアテー
プを提供する。また、この絶縁物が各々のインナーリー
ドに設けてあるもの、隣接するインナーリードの絶縁物
を連結させたもの、絶縁物の一端をフィルムのデバイス
ホール内壁に接触、または接着させたことを特徴とする
ものである。また、絶縁物の高さを、前記半導体集積回
路チップ上のバンプ高よりも低く形成することを特徴と
するものである。
決するために、デバイスホールを有するフィルム基板と
、前記フィルム基板上の導体箔によるリードパターンと
、前記リードパターンの一部であり、前記デバイスホー
ル内側に突出したインナーリードと、前記インナーリー
ドの少なくとも半導体集積回路チップ実装側で、前記イ
ンナーリードの先端部を除いた位置に設けた絶縁物とを
具備することを特徴とするＴＡＢフィルムキャリアテー
プを提供する。また、この絶縁物が各々のインナーリー
ドに設けてあるもの、隣接するインナーリードの絶縁物
を連結させたもの、絶縁物の一端をフィルムのデバイス
ホール内壁に接触、または接着させたことを特徴とする
ものである。また、絶縁物の高さを、前記半導体集積回
路チップ上のバンプ高よりも低く形成することを特徴と
するものである。
【０００８】
【作用】インナーリードの半導体集積回路チップ実装側
に絶縁物を設けておくことにより、微細化するインナー
リードを補強し、リード変形等を防ぐことができ、また
、多少の変形が生じても半導体集積回路チップとインナ
ーリードとの間に絶縁物が存在するため、インナーリー
ドと半導体集積回路チップが電気的に接触することを防
ぐことができる。
に絶縁物を設けておくことにより、微細化するインナー
リードを補強し、リード変形等を防ぐことができ、また
、多少の変形が生じても半導体集積回路チップとインナ
ーリードとの間に絶縁物が存在するため、インナーリー
ドと半導体集積回路チップが電気的に接触することを防
ぐことができる。
【０００９】
【実施例】（実施例１）第１の実施例を図１から図３を
参照しながら詳細に説明する。
参照しながら詳細に説明する。
【００１０】デバイスホール２を開けたポリイミド製フ
ィルム基板３に銅箔を接着し、パターニングして、ピッ
チ８０μｍ、幅３０μｍ程度でデバイスホール２に突出
するインナーリード４ａを形成し、錫等でメッキする。
ィルム基板３に銅箔を接着し、パターニングして、ピッ
チ８０μｍ、幅３０μｍ程度でデバイスホール２に突出
するインナーリード４ａを形成し、錫等でメッキする。
【００１１】次に、リードパターン形成面表側をマスク
し、リードパターン形成面裏側にマスクを通して部分的
にライニングと呼ばれる吹き付け法により、例えば、シ
リコン樹脂をインナーリード４ａのリードパターン形成
面裏側の、インナーリード先端のバンプ接着部４ｃを除
いた部分に絶縁物７を形成する（図１）。この時、絶縁
物７は、のちに圧着する半導体集積回路チップ上のバン
プの高さ１８μｍよりも薄く、１５μｍ程度に形成して
おく。この後、リードパターン形成面表側のマスクを除
去し、通常のアセンブリ工程を経て、図２のように、半
導体集積回路チップ５を実装する。
し、リードパターン形成面裏側にマスクを通して部分的
にライニングと呼ばれる吹き付け法により、例えば、シ
リコン樹脂をインナーリード４ａのリードパターン形成
面裏側の、インナーリード先端のバンプ接着部４ｃを除
いた部分に絶縁物７を形成する（図１）。この時、絶縁
物７は、のちに圧着する半導体集積回路チップ上のバン
プの高さ１８μｍよりも薄く、１５μｍ程度に形成して
おく。この後、リードパターン形成面表側のマスクを除
去し、通常のアセンブリ工程を経て、図２のように、半
導体集積回路チップ５を実装する。
【００１２】絶縁物７をインナーリード４ａのリードパ
ターン形成面裏側に固着しておくことにより、インナー
リード４ａの強度を補強することができ、フィルム上下
方向の曲り等の変形を抑えることがでるので、半導体回
路チップ５の表面外周部との絶縁不良を防ぐことができ
る。また、インナーリード４ａに変形等があった場合に
も、インナーリード４ａと半導体回路チップ５との間に
は絶縁物７が存在するので、半導体回路チップ５の表面
外周部との電気的接触を防ぐことができる。また、図２
中ＡＡ’の断面図の図３でわかるように、絶縁物７はバ
ンプ６の高さよりも低いので、インナーリード４ａとバ
ンプ６を圧着したときに絶縁物７が半導体回路チップ５
を傷つけることがない。さらに、バンプ接着部４ｃが露
出したままなので、熱圧着の際、ボンディングツールが
直接インナーリードに接触し、特別高温にすることなく
、インナーリード４ａとバンプ６を圧着することができ
る。 以上のような方法により、いよいよリード幅、
ピッチが微細になる中で、歩留まりの良いＴＡＢ実装が
可能になる。 （実施例２）第２の実施例を図４、図５を参照しながら
説明する。第２の実施例は、第１の実施例と同様にして
、インナーリードのバンプ接合部分を除き、かつデバイ
スホール内壁に絶縁物を固着させるものである。
ターン形成面裏側に固着しておくことにより、インナー
リード４ａの強度を補強することができ、フィルム上下
方向の曲り等の変形を抑えることがでるので、半導体回
路チップ５の表面外周部との絶縁不良を防ぐことができ
る。また、インナーリード４ａに変形等があった場合に
も、インナーリード４ａと半導体回路チップ５との間に
は絶縁物７が存在するので、半導体回路チップ５の表面
外周部との電気的接触を防ぐことができる。また、図２
中ＡＡ’の断面図の図３でわかるように、絶縁物７はバ
ンプ６の高さよりも低いので、インナーリード４ａとバ
ンプ６を圧着したときに絶縁物７が半導体回路チップ５
を傷つけることがない。さらに、バンプ接着部４ｃが露
出したままなので、熱圧着の際、ボンディングツールが
直接インナーリードに接触し、特別高温にすることなく
、インナーリード４ａとバンプ６を圧着することができ
る。 以上のような方法により、いよいよリード幅、
ピッチが微細になる中で、歩留まりの良いＴＡＢ実装が
可能になる。 （実施例２）第２の実施例を図４、図５を参照しながら
説明する。第２の実施例は、第１の実施例と同様にして
、インナーリードのバンプ接合部分を除き、かつデバイ
スホール内壁に絶縁物を固着させるものである。
【００１３】インナーリード４ａ、アウターリード４ｂ
を形成したフィルム基板３にリードパターン形成面表側
をマスクし、リードパターン形成面裏側からマスクを通
して、例えば、シリコン樹脂を絶縁物７として１５μｍ
程度の厚さで、インナーリード４ａ先端のバンプ接着部
４ｃを除いた部分にライニングする。
を形成したフィルム基板３にリードパターン形成面表側
をマスクし、リードパターン形成面裏側からマスクを通
して、例えば、シリコン樹脂を絶縁物７として１５μｍ
程度の厚さで、インナーリード４ａ先端のバンプ接着部
４ｃを除いた部分にライニングする。
【００１４】この後、リードパターン形成面表面側のマ
スクを除去し、通常のアセンブリ工程を経て、図４のよ
うに、半導体集積回路チップ５を実装する。図５は図４
中ＢＢ’の断面図である。
スクを除去し、通常のアセンブリ工程を経て、図４のよ
うに、半導体集積回路チップ５を実装する。図５は図４
中ＢＢ’の断面図である。
【００１５】絶縁物７をインナーリード４ａのリードパ
ターン形成面裏側のバンプ接着部４ｃを除いた部分に固
着しておくことにより、インナーリード４ａの強度を第
１の実施例よりも更に補強することができ、フィルム上
下方向の曲り等の変形を抑えることができる。さらに、
絶縁物７の一端がデバイスホール２内壁のフィルム基板
３に接着しているため、インナーリード４ａの安定性も
増し、曲り等の変形を大幅に低減することができ、半導
体回路チップ５の表面外周部との絶縁不良を防ぐことが
できる。また、インナーリード４ａに変形が生じたとし
ても、インナーリード４ａと半導体集積回路チップ５と
の間に絶縁物７が存在するため、より確実に半導体回路
チップ５の表面外周部との電気的接触を防ぐことができ
る。絶縁物７はバンプ６の高さよりも薄いので、インナ
ーリード４ａとバンプ６を圧着したときに絶縁物７が半
導体回路チップ５を傷つけることがなく、バンプ接着部
４ｃが露出したままなので、ボンディングツールが直接
インナーリードに接し、特に高温にしなくてもインナー
リード４ａとバンプ６を圧着することができる。以上の
ような方法により、インナーリード４ａと半導体回路チ
ップ５との短絡不良を防ぐことができ、歩留まりを向上
できる。 （実施例３）第３の実施例を図６、図７を参照しながら
説明する。
ターン形成面裏側のバンプ接着部４ｃを除いた部分に固
着しておくことにより、インナーリード４ａの強度を第
１の実施例よりも更に補強することができ、フィルム上
下方向の曲り等の変形を抑えることができる。さらに、
絶縁物７の一端がデバイスホール２内壁のフィルム基板
３に接着しているため、インナーリード４ａの安定性も
増し、曲り等の変形を大幅に低減することができ、半導
体回路チップ５の表面外周部との絶縁不良を防ぐことが
できる。また、インナーリード４ａに変形が生じたとし
ても、インナーリード４ａと半導体集積回路チップ５と
の間に絶縁物７が存在するため、より確実に半導体回路
チップ５の表面外周部との電気的接触を防ぐことができ
る。絶縁物７はバンプ６の高さよりも薄いので、インナ
ーリード４ａとバンプ６を圧着したときに絶縁物７が半
導体回路チップ５を傷つけることがなく、バンプ接着部
４ｃが露出したままなので、ボンディングツールが直接
インナーリードに接し、特に高温にしなくてもインナー
リード４ａとバンプ６を圧着することができる。以上の
ような方法により、インナーリード４ａと半導体回路チ
ップ５との短絡不良を防ぐことができ、歩留まりを向上
できる。 （実施例３）第３の実施例を図６、図７を参照しながら
説明する。
【００１６】第３の実施例は、インナーリードのバンプ
接着部を除きリードパターン形成面表裏両側で、デバイ
スホール内壁のフィルム基板まで絶縁物を固着させるも
のである。
接着部を除きリードパターン形成面表裏両側で、デバイ
スホール内壁のフィルム基板まで絶縁物を固着させるも
のである。
【００１７】インナーリード４ａ、アウターリード４ｂ
を形成したフィルム基板３に、マスクを通して、例えば
、シリコン樹脂を絶縁物７としてインナーリードリード
４ａのパターン形成面表裏両側に１５μｍ程度の厚さに
ライニングする。この際、絶縁物が隣り合うインナーリ
ード４ａの間隙を埋め合わせたとしても問題はない。 この後、通常のアセンブリ工程を経て、図６のように、
半導体集積回路チップ５を実装する。図７は図６中ＣＣ
’の断面図である。
を形成したフィルム基板３に、マスクを通して、例えば
、シリコン樹脂を絶縁物７としてインナーリードリード
４ａのパターン形成面表裏両側に１５μｍ程度の厚さに
ライニングする。この際、絶縁物が隣り合うインナーリ
ード４ａの間隙を埋め合わせたとしても問題はない。 この後、通常のアセンブリ工程を経て、図６のように、
半導体集積回路チップ５を実装する。図７は図６中ＣＣ
’の断面図である。
【００１８】絶縁物７をインナーリード４ａを包むよう
に固着しておくことにより、インナーリード４ａの強度
を第２の実施例よりも更に補強することができ、さらに
、絶縁物７の一端がデバイスホール２の内壁のフィルム
基板３に接着しているため、インナーリード４ａの安定
性も増し、曲り等の変形を大幅に低減することができる
。また、インナーリード４ａに変形があった場合にも、
半導体回路チップ５とインナーリード４ａの間に絶縁物
７が存在するため、半導体回路チップ５の表面外周部と
インナーリード４ａの電気的接触を確実に防ぐことがで
きる。絶縁物７はバンプ６の高さよりも薄いので、イン
ナーリード４ａとバンプ６を圧着したときに絶縁物７が
半導体回路チップ５を傷つけることがない。また、バン
プ接着部４ｃが露出したままなので、ボンディングツー
ルが直接インナーリードに接し、特に高温にしなくても
インナーリード４ａとバンプ６を圧着することができる
。以上のような方法により、インナーリード４ａと半導
体回路チップ５との短絡不良を防ぐことができ、歩留ま
りを向上できる。 （実施例４）第４の実施例を図８、図９を参照しながら
説明する。フィルム基板３にインナーリード４ａ、アウ
ターリード４ｂを形成する。
に固着しておくことにより、インナーリード４ａの強度
を第２の実施例よりも更に補強することができ、さらに
、絶縁物７の一端がデバイスホール２の内壁のフィルム
基板３に接着しているため、インナーリード４ａの安定
性も増し、曲り等の変形を大幅に低減することができる
。また、インナーリード４ａに変形があった場合にも、
半導体回路チップ５とインナーリード４ａの間に絶縁物
７が存在するため、半導体回路チップ５の表面外周部と
インナーリード４ａの電気的接触を確実に防ぐことがで
きる。絶縁物７はバンプ６の高さよりも薄いので、イン
ナーリード４ａとバンプ６を圧着したときに絶縁物７が
半導体回路チップ５を傷つけることがない。また、バン
プ接着部４ｃが露出したままなので、ボンディングツー
ルが直接インナーリードに接し、特に高温にしなくても
インナーリード４ａとバンプ６を圧着することができる
。以上のような方法により、インナーリード４ａと半導
体回路チップ５との短絡不良を防ぐことができ、歩留ま
りを向上できる。 （実施例４）第４の実施例を図８、図９を参照しながら
説明する。フィルム基板３にインナーリード４ａ、アウ
ターリード４ｂを形成する。
【００１９】次に、絶縁物質の、例えば、シリコン樹脂
による高さ１５μｍ程度で、外径が半導体集積回路チッ
プの外形よりも小さく、内径がバンプ位置よりも大きい
絶縁連結枠８を形成し、この絶縁連結枠８をリードパタ
ーン形成面裏側からインナーリード４ａに接着する。続
けて、通常のアセンブリ工程を経て、図８のように、半
導体集積回路チップ５を実装する。図９は図８中ＤＤ’
の断面図である。
による高さ１５μｍ程度で、外径が半導体集積回路チッ
プの外形よりも小さく、内径がバンプ位置よりも大きい
絶縁連結枠８を形成し、この絶縁連結枠８をリードパタ
ーン形成面裏側からインナーリード４ａに接着する。続
けて、通常のアセンブリ工程を経て、図８のように、半
導体集積回路チップ５を実装する。図９は図８中ＤＤ’
の断面図である。
【００２０】絶縁連結枠８をリードパターン形成面裏側
からインナーリード４ａに接着することにより、インナ
ーリード４ａとバンプ６を圧着後、インナーリード４ａ
と半導体集積回路チップ５が接触することを防ぎ、絶縁
不良を起こすことがない。また、微細化したインナーリ
ードのばらつき、変形を防ぎ、ピッチを保つことができ
る。さらに、バンプ接着部４ｃが露出したままなので、
ボンディングツールが直接インナーリードに接し、特に
高温にしなくてもインナーリード４ａとバンプ６を圧着
することができる。以上のような方法により、インナー
リード４ａと半導体回路チップ５との短絡不良を防ぐこ
とができ、歩留まりを向上できる。 （実施例５）第５の実施例を図１０、図１１を参照して
説明する。第５の実施例は、第４の実施例の絶縁連結枠
の幅を広げ、絶縁連結枠のフィルム側端部をデバイスホ
ール内壁のフィルム基板に接着するようにしたものであ
る。 絶縁物質の、例えば、シリコン樹脂による高さ
１５μｍ程度で、外径はデバイスホール２と同じであり
、内径は半導体集積回路チップ５のバンプ６位置よりも
外側の絶縁連結枠８を形成し、この絶縁連結枠８をリー
ドパターン形成面裏側からインナーリード４ａに接着す
る。続けて、通常のアセンブリ工程を経て、図１０のよ
うに、半導体集積回路チップ５を実装する。図１１は図
１０中ＥＥ’の断面図である。
からインナーリード４ａに接着することにより、インナ
ーリード４ａとバンプ６を圧着後、インナーリード４ａ
と半導体集積回路チップ５が接触することを防ぎ、絶縁
不良を起こすことがない。また、微細化したインナーリ
ードのばらつき、変形を防ぎ、ピッチを保つことができ
る。さらに、バンプ接着部４ｃが露出したままなので、
ボンディングツールが直接インナーリードに接し、特に
高温にしなくてもインナーリード４ａとバンプ６を圧着
することができる。以上のような方法により、インナー
リード４ａと半導体回路チップ５との短絡不良を防ぐこ
とができ、歩留まりを向上できる。 （実施例５）第５の実施例を図１０、図１１を参照して
説明する。第５の実施例は、第４の実施例の絶縁連結枠
の幅を広げ、絶縁連結枠のフィルム側端部をデバイスホ
ール内壁のフィルム基板に接着するようにしたものであ
る。 絶縁物質の、例えば、シリコン樹脂による高さ
１５μｍ程度で、外径はデバイスホール２と同じであり
、内径は半導体集積回路チップ５のバンプ６位置よりも
外側の絶縁連結枠８を形成し、この絶縁連結枠８をリー
ドパターン形成面裏側からインナーリード４ａに接着す
る。続けて、通常のアセンブリ工程を経て、図１０のよ
うに、半導体集積回路チップ５を実装する。図１１は図
１０中ＥＥ’の断面図である。
【００２１】実施例４と同様に、絶縁連結枠８をインナ
ーリード４ａに接着することにより、インナーリード４
ａとバンプ６を圧着後、インナーリード４ａと半導体集
積回路チップ５が接触することを防ぎ、絶縁不良を起こ
すことがない。さらに、本実施例では絶縁連結枠８がデ
バイスホール内壁のフィルム基板に接着しているため、
より一層安定性を増すことができる。また、絶縁連結枠
８は微細化したインナーリードのばらつき、変形を防ぎ
、ピッチを保つことができる。バンプ接着部４ｃが露出
したままなので、特に高温にしなくてもインナーリード
４ａとバンプ６を圧着することができる。
ーリード４ａに接着することにより、インナーリード４
ａとバンプ６を圧着後、インナーリード４ａと半導体集
積回路チップ５が接触することを防ぎ、絶縁不良を起こ
すことがない。さらに、本実施例では絶縁連結枠８がデ
バイスホール内壁のフィルム基板に接着しているため、
より一層安定性を増すことができる。また、絶縁連結枠
８は微細化したインナーリードのばらつき、変形を防ぎ
、ピッチを保つことができる。バンプ接着部４ｃが露出
したままなので、特に高温にしなくてもインナーリード
４ａとバンプ６を圧着することができる。
【００２２】実施例４、５では、絶縁連結枠を形成して
からインナーリード４ａに接着したが、リードパターン
形成面裏側からインナーリード４ａに絶縁物をプリント
することにより絶縁連結枠８を形成するなどの方法を用
いても良い。 （実施例６）第６の実施例を図１２から図１６を参照し
ながら説明する。
からインナーリード４ａに接着したが、リードパターン
形成面裏側からインナーリード４ａに絶縁物をプリント
することにより絶縁連結枠８を形成するなどの方法を用
いても良い。 （実施例６）第６の実施例を図１２から図１６を参照し
ながら説明する。
【００２３】第６の実施例は上記の実施例１から５につ
いて、半導体集積回路チップ５をリードパターン形成面
表側に実装する場合である。このときは、リードパター
ン形成表側のインナーリードに４ａに絶縁物７を形成す
るものである。図１２は実施例１に、図１３は実施例２
に、図１４は実施例３に、図１５は実施例４に、図１６
は実施例５に対応する。以上の実施例では、絶縁物質と
してシリコン樹脂を用いたが、その他、ポリイミド、ゴ
ム製品等を用いても良い。
いて、半導体集積回路チップ５をリードパターン形成面
表側に実装する場合である。このときは、リードパター
ン形成表側のインナーリードに４ａに絶縁物７を形成す
るものである。図１２は実施例１に、図１３は実施例２
に、図１４は実施例３に、図１５は実施例４に、図１６
は実施例５に対応する。以上の実施例では、絶縁物質と
してシリコン樹脂を用いたが、その他、ポリイミド、ゴ
ム製品等を用いても良い。
【００２４】
【発明の効果】以上の説明で明らかなように、インナー
リードの半導体集積回路チップ実装側に絶縁物を設けて
おくことにより、微細化するインナーリードを補強し、
リード変形等を防ぐことができ、インナーリードと半導
体集積回路チップの接触を防ぐことができる。また、イ
ンナーリードが多少変形していても、インナーリードと
半導体集積回路チップの間に絶縁物が存在するため、イ
ンナーリードと半導体集積回路チップが電気的に接触す
ることを良好に防ぐことができ、歩留まりの向上を図る
ことができる。
リードの半導体集積回路チップ実装側に絶縁物を設けて
おくことにより、微細化するインナーリードを補強し、
リード変形等を防ぐことができ、インナーリードと半導
体集積回路チップの接触を防ぐことができる。また、イ
ンナーリードが多少変形していても、インナーリードと
半導体集積回路チップの間に絶縁物が存在するため、イ
ンナーリードと半導体集積回路チップが電気的に接触す
ることを良好に防ぐことができ、歩留まりの向上を図る
ことができる。
【図１】本発明の第１の実施例を示す斜視図。
【図２】本発明の第１の実施例を示す斜視図。
【図３】本発明の第１の実施例を示す断面図。
【図４】本発明の第２の実施例を示す斜視図。
【図５】本発明の第２の実施例を示す断面図。
【図６】本発明の第３の実施例を示す斜視図。
【図７】本発明の第３の実施例を示す断面図。
【図８】本発明の第４の実施例を示す斜視図。
【図９】本発明の第４の実施例を示す断面図。
【図１０】本発明の第５の実施例を示す斜視図。
【図１１】本発明の第５の実施例を示す断面図。
【図１２】本発明の第６の実施例を示す断面図。
【図１３】本発明の第６の実施例を示す断面図。
【図１４】本発明の第６の実施例を示す断面図。
【図１５】本発明の第６の実施例を示す断面図。
【図１６】本発明の第６の実施例を示す断面図。
【図１７】従来例を示す斜視図。
【図１８】従来例を示す斜視図。
１ スプロケットホール
２ デバイスホール
３ フィルム基板
４ａ インナーリード
４ｂ アウターリード
４ｃ バンプ接着部
５ 半導体集積回路チップ
６ バンプ
７ 絶縁物
８ 絶縁連結枠
Claims (5)
- 【請求項１】デバイスホールを有するフィルム基板と、
前記フィルム基板上の導体箔によるリードパターンと、
前記リードパターンの一部であり、前記デバイスホール
内側に突出したインナーリードと、前記インナーリード
の少なくとも半導体集積回路チップ実装側で、前記イン
ナーリードの先端部を除いた位置に設けた絶縁物とを具
備することを特徴とするＴＡＢフィルムキャリアテープ
。 - 【請求項２】前記絶縁物が各々の前記インナーリードに
設けてあることを特徴とする特許請求の範囲請求項１記
載のＴＡＢフィルムキャリアテープ。 - 【請求項３】隣接する前記インナーリードの前期絶縁物
が互いに連結することを特徴とする特許請求の範囲第２
項記載のＴＡＢフィルムキャリアテープ。 - 【請求項４】前記絶縁物の一端が前記フィルム基板の前
記デバイスホール内壁に接触、または接着していること
を特徴とする特許請求の範囲請求項２乃至３記載のＴＡ
Ｂフィルムキャリアテープ。 - 【請求項５】前記絶縁物の高さは、前記半導体集積回路
チップ上のバンプ高よりも低いことを特徴とする特許請
求の範囲請求項１乃至４記載のＴＡＢフィルムキャリア
テープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055386A JPH04291737A (ja) | 1991-03-20 | 1991-03-20 | Ｔａｂフィルムキャリアテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055386A JPH04291737A (ja) | 1991-03-20 | 1991-03-20 | Ｔａｂフィルムキャリアテープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291737A true JPH04291737A (ja) | 1992-10-15 |
Family
ID=12997068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055386A Withdrawn JPH04291737A (ja) | 1991-03-20 | 1991-03-20 | Ｔａｂフィルムキャリアテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291737A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172043A (ja) * | 1995-12-21 | 1997-06-30 | Nec Kyushu Ltd | Ｔａｂテープキャリア及び半導体装置 |
| US5732465A (en) * | 1994-07-15 | 1998-03-31 | Shinko Electric Industries Co., Ltd. | Method of manufacturing one side resin sealing type semiconductor devices |
| US7408242B2 (en) | 2001-05-15 | 2008-08-05 | Oki Electric Industry Co., Ltd. | Carrier with reinforced leads that are to be connected to a chip |
-
1991
- 1991-03-20 JP JP3055386A patent/JPH04291737A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5732465A (en) * | 1994-07-15 | 1998-03-31 | Shinko Electric Industries Co., Ltd. | Method of manufacturing one side resin sealing type semiconductor devices |
| US5918746A (en) * | 1994-07-15 | 1999-07-06 | Shinko Electric Industries Co., Ltd. | Carrier frame used for circuit boards |
| EP0692820B1 (en) * | 1994-07-15 | 2002-10-02 | Shinko Electric Industries Co. Ltd. | Carrier and method of manufacturing one sided resin sealed semiconductor devices using said carrier |
| JPH09172043A (ja) * | 1995-12-21 | 1997-06-30 | Nec Kyushu Ltd | Ｔａｂテープキャリア及び半導体装置 |
| US7408242B2 (en) | 2001-05-15 | 2008-08-05 | Oki Electric Industry Co., Ltd. | Carrier with reinforced leads that are to be connected to a chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP2962586B2 (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JP3269171B2 (ja) | 半導体装置およびそれを有した時計 | |
| EP0683517A2 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
| JPWO1998018161A1 (ja) | 半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープ | |
| KR100630581B1 (ko) | 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| KR20010056778A (ko) | 칩 사이즈 패키지 | |
| JP2002343836A (ja) | 半導体装置及びその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| KR100565766B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2953939B2 (ja) | 半導体装置用テープキャリア型パッケージ | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
| JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2992408B2 (ja) | Ｉｃパッケージとその実装構造 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |