JPH04293383A - 水平及び垂直運動補償機能を有するフィールド間内挿装置 - Google Patents
水平及び垂直運動補償機能を有するフィールド間内挿装置Info
- Publication number
- JPH04293383A JPH04293383A JP3343631A JP34363191A JPH04293383A JP H04293383 A JPH04293383 A JP H04293383A JP 3343631 A JP3343631 A JP 3343631A JP 34363191 A JP34363191 A JP 34363191A JP H04293383 A JPH04293383 A JP H04293383A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- delay
- horizontal
- motion compensation
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
- H04N7/0152—High-definition television systems using spatial or temporal subsampling
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は垂直及び水平運動補償機
能を有するフィールド間内挿装置に係り、特にＨＤＴＶ
用ミューズ信号ディコーダにおいてフィールド映像がい
ずれか一方向に動く時、二つのフィールド映像のずれを
水平及び垂直的に補償してフィールド間映像を一致させ
るフィールド間内挿装置に関する。
能を有するフィールド間内挿装置に係り、特にＨＤＴＶ
用ミューズ信号ディコーダにおいてフィールド映像がい
ずれか一方向に動く時、二つのフィールド映像のずれを
水平及び垂直的に補償してフィールド間映像を一致させ
るフィールド間内挿装置に関する。
【０００２】
【従来の技術】ミューズ方式のＴＶシステムにおいては
１２５走査線が１フレームをなすのでフィールド間内挿
のためには１フィールドを遅延させる時５６２走査線を
遅延させるべきである。
１２５走査線が１フレームをなすのでフィールド間内挿
のためには１フィールドを遅延させる時５６２走査線を
遅延させるべきである。
【０００３】しかし、遅延量が５６２走査線と固定され
れば送信側で送り出される本来の映像が垂直方向に動け
ば受信側で復元される映像は上下に２重映像が現れてそ
の部分が曇ったように見える。
れば送信側で送り出される本来の映像が垂直方向に動け
ば受信側で復元される映像は上下に２重映像が現れてそ
の部分が曇ったように見える。
【０００４】この現象を無くすためにはフィールド映像
の垂直方向の動量に該当する垂直運動ベクトル値ほど補
償すべきである。この補償の為に垂直補償回路が必要で
あった。
の垂直方向の動量に該当する垂直運動ベクトル値ほど補
償すべきである。この補償の為に垂直補償回路が必要で
あった。
【０００５】従来の内挿装置では水平運動補償機能のみ
を有している。従って、送信側の映像が水平方向に動い
ても水平運動補償をすることにより映像を停止画で正確
に処理すれば鮮明な映像が得られる。しかし、垂直運動
補償機能が存しなくて送信側の映像が垂直方向に動いて
も受信側の映像は上下に２重映像が現れた。
を有している。従って、送信側の映像が水平方向に動い
ても水平運動補償をすることにより映像を停止画で正確
に処理すれば鮮明な映像が得られる。しかし、垂直運動
補償機能が存しなくて送信側の映像が垂直方向に動いて
も受信側の映像は上下に２重映像が現れた。
【０００６】従来のフィールド間内挿装置を図１に示す
。
。
【０００７】図１において、映像データが入力端子ＩＮ
を通じて直列接続された遅延器１，２に印加される。遅
延器１，２は受信したデータを所定時間の間遅延させ、
これをフィールド遅延部３及びマルチプレクサ７に伝送
する。フィールド遅延部３は受信したデータを固定的に
５６２ラインほど遅延させる。この遅延された信号は１
Ｈ遅延器４で再び１Ｈほど遅延される。加算器５はその
一端子でフィールド遅延部３からの出力データを受けて
これらを加算して加算された結果値を画素遅延部６に送
る。そうすれば、画素遅延部６は加算器５の結果値に制
御信号検出部（図示せず）から来る水平運動ベクトルデ
ータに応じてそのデータに該当する水平運動ベクトル値
ほど補償を行う。この際、水平運動ベクトルデータは４
ビットより構成され補償値は−８〜＋７になる。
を通じて直列接続された遅延器１，２に印加される。遅
延器１，２は受信したデータを所定時間の間遅延させ、
これをフィールド遅延部３及びマルチプレクサ７に伝送
する。フィールド遅延部３は受信したデータを固定的に
５６２ラインほど遅延させる。この遅延された信号は１
Ｈ遅延器４で再び１Ｈほど遅延される。加算器５はその
一端子でフィールド遅延部３からの出力データを受けて
これらを加算して加算された結果値を画素遅延部６に送
る。そうすれば、画素遅延部６は加算器５の結果値に制
御信号検出部（図示せず）から来る水平運動ベクトルデ
ータに応じてそのデータに該当する水平運動ベクトル値
ほど補償を行う。この際、水平運動ベクトルデータは４
ビットより構成され補償値は−８〜＋７になる。
【０００８】マルチプレクサ７は遅延器２及び画素遅延
部６でそれぞれ伝送された信号を受けてクロック信号に
応じていずれか一つの信号を選択して出力する。ここで
、使用される水平運動ベクトルデータ及びクロック信号
の周波数は２４．３ＭＨｚである。
部６でそれぞれ伝送された信号を受けてクロック信号に
応じていずれか一つの信号を選択して出力する。ここで
、使用される水平運動ベクトルデータ及びクロック信号
の周波数は２４．３ＭＨｚである。
【０００９】前述した通り、前記構成ではフィールド遅
延部が固定的に５６２ライン、即ち１フィールドを遅延
させるのでフィールド映像が動画の時フィールド間映像
が互いにずれることを補償することができなかったし、
高速映像データを低速メモリ素子に貯蔵するためにデー
タ伝送率を低めるべきであった。
延部が固定的に５６２ライン、即ち１フィールドを遅延
させるのでフィールド映像が動画の時フィールド間映像
が互いにずれることを補償することができなかったし、
高速映像データを低速メモリ素子に貯蔵するためにデー
タ伝送率を低めるべきであった。
【００１０】
【発明が解決しようとする課題】従って、本発明の目的
は送信側の映像が垂直方向に動いても垂直運動補償によ
り２重映像でない正確な映像が再現出来る水平及び垂直
運動補償機能を有するフィールド間内挿装置を提供する
ことである。
は送信側の映像が垂直方向に動いても垂直運動補償によ
り２重映像でない正確な映像が再現出来る水平及び垂直
運動補償機能を有するフィールド間内挿装置を提供する
ことである。
【００１１】本発明の他の目的は高速メモリ素子を用い
て同時に水平及び垂直運動補償機能を行わせて回路構成
が簡略化できる水平及び垂直補償機能を有するフィール
ド間内挿装置を提供する。
て同時に水平及び垂直運動補償機能を行わせて回路構成
が簡略化できる水平及び垂直補償機能を有するフィール
ド間内挿装置を提供する。
【００１２】本発明のさらに他の目的は水平運動補償を
画素遅延部と１画素単位遅延部で分担させうる水平及び
垂直運動補償機能を有するフィールド間内挿入装置を提
供することである。
画素遅延部と１画素単位遅延部で分担させうる水平及び
垂直運動補償機能を有するフィールド間内挿入装置を提
供することである。
【００１３】
【課題を解決するための手段】前述した本発明によるフ
ィールド間内挿装置は直列接続され映像データを所定時
間の間遅延させる遅延器と、前記遅延器からの遅延され
た映像データを水平及び垂直運動ベクトルデータによる
所定の走査線及び画素ほど遅延させ水平及び垂直運動補
償を行うフィールド遅延及び運動補償部と、前記遅延器
及びフィールド遅延及び運動補償部から該当出力データ
を受けてクロック信号に応じて受信したデータのうち一
つを選択して出力するマルチプレクサを含む。
ィールド間内挿装置は直列接続され映像データを所定時
間の間遅延させる遅延器と、前記遅延器からの遅延され
た映像データを水平及び垂直運動ベクトルデータによる
所定の走査線及び画素ほど遅延させ水平及び垂直運動補
償を行うフィールド遅延及び運動補償部と、前記遅延器
及びフィールド遅延及び運動補償部から該当出力データ
を受けてクロック信号に応じて受信したデータのうち一
つを選択して出力するマルチプレクサを含む。
【００１４】前記フィールド遅延及び運動補償部は前記
遅延器から遅延された映像データを受けて垂直運動ベク
トルデータに応じて受信したデータを所定の走査線ほど
遅延させ垂直運動補償を行うフィールド遅延部と、前記
フィールド遅延部で垂直補償された映像データを受けて
水平運動ベクトルデータのうち上位３ビットに応じて受
信したデータを所定の画素ほど遅延させ水平運動補償を
行う画素遅延部と、前記画素遅延部で水平補償された映
像データを受けてこれを１Ｈ周期ほど遅延させる１Ｈ遅
延器と、前記画素遅延部で水平補償された映像データ及
び前記１Ｈ遅延器で１Ｈ遅延された映像データを受けて
これらを加算するための加算器と、前記加算器から加算
結果値を受けて前記水平運動ベクトルデータを最下位ビ
ットに応じて１画素単位で受信したデータを遅延させ水
平運動補償を行う１画素単位遅延器を含む。
遅延器から遅延された映像データを受けて垂直運動ベク
トルデータに応じて受信したデータを所定の走査線ほど
遅延させ垂直運動補償を行うフィールド遅延部と、前記
フィールド遅延部で垂直補償された映像データを受けて
水平運動ベクトルデータのうち上位３ビットに応じて受
信したデータを所定の画素ほど遅延させ水平運動補償を
行う画素遅延部と、前記画素遅延部で水平補償された映
像データを受けてこれを１Ｈ周期ほど遅延させる１Ｈ遅
延器と、前記画素遅延部で水平補償された映像データ及
び前記１Ｈ遅延器で１Ｈ遅延された映像データを受けて
これらを加算するための加算器と、前記加算器から加算
結果値を受けて前記水平運動ベクトルデータを最下位ビ
ットに応じて１画素単位で受信したデータを遅延させ水
平運動補償を行う１画素単位遅延器を含む。
【００１５】前記１画素単位遅延部はその一端子で第１
クロック信号を受け、他端子で接地レベルの信号を受け
て排他ＯＲゲーティング動作をする第１排他ＯＲゲート
と、一端子で前記第１クロック信号を受け他端子で前記
水平運動ベクトルデータの反転最下位ビットの信号を受
けて排他ＯＲゲーティング動作をする第２排他ＯＲゲー
トと、クロック信号で前記第１排他ＯＲゲート出力信号
に応じて前記加算器から来る出力データを通過させる第
１Ｄフリップフロップと、クロック信号で第２排他ＯＲ
ゲートの出力信号に応じて第１Ｄフリップフロップの出
力データを通過させる第２Ｄフリップフロップと、クロ
ック信号で前記第１クロック信号の周波数より高い周波
数を有する第２クロック信号に応じて第２Ｄフリップフ
ロップの出力データを通過させる第３フリップフロップ
を含む。
クロック信号を受け、他端子で接地レベルの信号を受け
て排他ＯＲゲーティング動作をする第１排他ＯＲゲート
と、一端子で前記第１クロック信号を受け他端子で前記
水平運動ベクトルデータの反転最下位ビットの信号を受
けて排他ＯＲゲーティング動作をする第２排他ＯＲゲー
トと、クロック信号で前記第１排他ＯＲゲート出力信号
に応じて前記加算器から来る出力データを通過させる第
１Ｄフリップフロップと、クロック信号で第２排他ＯＲ
ゲートの出力信号に応じて第１Ｄフリップフロップの出
力データを通過させる第２Ｄフリップフロップと、クロ
ック信号で前記第１クロック信号の周波数より高い周波
数を有する第２クロック信号に応じて第２Ｄフリップフ
ロップの出力データを通過させる第３フリップフロップ
を含む。
【００１６】
【作用】本発明はフィールド間内挿を行うために現在フ
ィールドに対して直前の映像の遅延量をＦＩＦＯメモリ
素子に可変させ、ＦＩＦＯ高速メモリ素子で水平及び垂
直運動補償を同時に行う。
ィールドに対して直前の映像の遅延量をＦＩＦＯメモリ
素子に可変させ、ＦＩＦＯ高速メモリ素子で水平及び垂
直運動補償を同時に行う。
【００１７】
【実施例】以下、添付図面に基づいて本発明をさらに詳
細に説明する。
細に説明する。
【００１８】図２は本発明によるフィールド間内挿装置
の一実施例を示したもので、図１と同一な部分は同一番
号を付けた。
の一実施例を示したもので、図１と同一な部分は同一番
号を付けた。
【００１９】図２において、１００，２００は遅延器で
あり、３００はフィールド遅延及び運動補償部、３１０
はフィールド遅延部、３２０は画素遅延部、３３０は１
Ｈ遅延器、３４０は加算器、３５０は１画素単位遅延部
であり、４００はマルチプレクサである。
あり、３００はフィールド遅延及び運動補償部、３１０
はフィールド遅延部、３２０は画素遅延部、３３０は１
Ｈ遅延器、３４０は加算器、３５０は１画素単位遅延部
であり、４００はマルチプレクサである。
【００２０】図２に示した通り、本発明のフィールド間
内挿装置で遅延器１００，２００は直列接続され所定時
間の映像データを遅延させる。フィールド遅延部３１０
は遅延器１００，２００から遅延されたデータを受信し
てこれを垂直運動ベクトルデータに応じて所定の垂直運
動ベクトル値ほど補償し、これをフィールド遅延させる
。画素遅延部３２０はフィールド遅延部３１０からのフ
ィールド遅延された映像データを受けてこれを水平運動
ベクトルデータに応じて所定の水平運動ベクトル値ほど
補償しこれを画素遅延させる。１Ｈ遅延器３３０は画素
遅延部３２０の出力データを受けてこれを１Ｈ周期ほど
遅延させる。加算器３４０は画素遅延部３２０及び１Ｈ
遅延器３３０からそれぞれ出力データを受けてこれらを
加算する。１画素単位遅延部３５０は加算器３４０から
加算結果値を受信してこれを水平運動ベクトルデータに
応じて水平運動ベクトル値ほど補償して１画素単位で遅
延させる。マルチプレクサ４００は遅延器２００の出力
データと１画素単位遅延部３５０の出力データを受けて
クロック信号に応じていずれか一つを選択して出力させ
る。
内挿装置で遅延器１００，２００は直列接続され所定時
間の映像データを遅延させる。フィールド遅延部３１０
は遅延器１００，２００から遅延されたデータを受信し
てこれを垂直運動ベクトルデータに応じて所定の垂直運
動ベクトル値ほど補償し、これをフィールド遅延させる
。画素遅延部３２０はフィールド遅延部３１０からのフ
ィールド遅延された映像データを受けてこれを水平運動
ベクトルデータに応じて所定の水平運動ベクトル値ほど
補償しこれを画素遅延させる。１Ｈ遅延器３３０は画素
遅延部３２０の出力データを受けてこれを１Ｈ周期ほど
遅延させる。加算器３４０は画素遅延部３２０及び１Ｈ
遅延器３３０からそれぞれ出力データを受けてこれらを
加算する。１画素単位遅延部３５０は加算器３４０から
加算結果値を受信してこれを水平運動ベクトルデータに
応じて水平運動ベクトル値ほど補償して１画素単位で遅
延させる。マルチプレクサ４００は遅延器２００の出力
データと１画素単位遅延部３５０の出力データを受けて
クロック信号に応じていずれか一つを選択して出力させ
る。
【００２１】入力端子ＩＮを通じて入って来た映像デー
タは直列接続された遅延器１００，２００で所定時間の
間遅延されフィールド遅延及び運動補償部３００及びマ
ルチプレクサ４００に伝送される。
タは直列接続された遅延器１００，２００で所定時間の
間遅延されフィールド遅延及び運動補償部３００及びマ
ルチプレクサ４００に伝送される。
【００２２】フィールド遅延及び運動補償部３００はフ
ィールド間内挿のために遅延器２００からの出力データ
を受けて制御信号検出部（図示せず）で来る水平及び垂
直運動補償データに応じて出力データに水平及び垂直運
動補償値ほど補償するようにフィールド遅延部３１０、
画素遅延部３２０、１Ｈ遅延器３３０、加算器３４０及
び１画素単位遅延部３５０より構成される。
ィールド間内挿のために遅延器２００からの出力データ
を受けて制御信号検出部（図示せず）で来る水平及び垂
直運動補償データに応じて出力データに水平及び垂直運
動補償値ほど補償するようにフィールド遅延部３１０、
画素遅延部３２０、１Ｈ遅延器３３０、加算器３４０及
び１画素単位遅延部３５０より構成される。
【００２３】フィールド遅延部３１０は遅延器２００か
らの出力データを受けてこれをフィールド遅延させたり
垂直運動補償ベクトルデータに該当値ほど受信データを
補償する。この際、補償量は３ビットよりなった垂直運
動補償ベクトルデータに該当する値の−４〜＋３である
。
らの出力データを受けてこれをフィールド遅延させたり
垂直運動補償ベクトルデータに該当値ほど受信データを
補償する。この際、補償量は３ビットよりなった垂直運
動補償ベクトルデータに該当する値の−４〜＋３である
。
【００２４】従って、このフィールド遅延器３１０では
最小５６２−４〜最大５６２＋３ラインでフィールド量
を可変して映像データの垂直方向に垂直運動補償できる
。
最小５６２−４〜最大５６２＋３ラインでフィールド量
を可変して映像データの垂直方向に垂直運動補償できる
。
【００２５】フィールド遅延器３１０でフィールド遅延
されたデータは画素遅延部３２０に印加される。画素遅
延部３２０は前記フィールド遅延された映像データの水
平方向に対しても水平運動補償のために２の倍数単位で
水平運動補償を行う。
されたデータは画素遅延部３２０に印加される。画素遅
延部３２０は前記フィールド遅延された映像データの水
平方向に対しても水平運動補償のために２の倍数単位で
水平運動補償を行う。
【００２６】画素遅延部３２０は画素単位遅延部３５０
（後述する）と共に制御信号検出部（図示せず）からの
４ビットよりなる水平運動ベクトルデータに応じて水平
運動補償を行うが、ここで画素遅延部３２０は４ビット
の水平運動補償ベクトルデータ中で上位３ビットの水平
運動補償ベクトルデータに応じて２ｎほど水平運動補償
をし、残り即ち最下位ビットは画素遅延部３５０で行う
。即ち、補償量が奇数の場合は２ｎ＋１と示せるのでこ
の時には画素遅延部３２０で２ｎほど補償し、残り１は
画素単位遅延部３５０で遅延される。また補償量が偶数
の時は２ｎと表現されるので、この時には画素遅延部３
２０で２ｎほど遅延されるので１画素単位遅延部３５０
では遅延されないようにする。
（後述する）と共に制御信号検出部（図示せず）からの
４ビットよりなる水平運動ベクトルデータに応じて水平
運動補償を行うが、ここで画素遅延部３２０は４ビット
の水平運動補償ベクトルデータ中で上位３ビットの水平
運動補償ベクトルデータに応じて２ｎほど水平運動補償
をし、残り即ち最下位ビットは画素遅延部３５０で行う
。即ち、補償量が奇数の場合は２ｎ＋１と示せるのでこ
の時には画素遅延部３２０で２ｎほど補償し、残り１は
画素単位遅延部３５０で遅延される。また補償量が偶数
の時は２ｎと表現されるので、この時には画素遅延部３
２０で２ｎほど遅延されるので１画素単位遅延部３５０
では遅延されないようにする。
【００２７】図１において、フィールド遅延部３１０及
び画素遅延部３２０は別途のブロックで構成されている
が、実際には一つのブロックで構成される。フィールド
遅延部３１０及び画素遅延部３２０を含む一つのブロッ
クはＦＩＦＯ構造を有する直列メモリ素子である。
び画素遅延部３２０は別途のブロックで構成されている
が、実際には一つのブロックで構成される。フィールド
遅延部３１０及び画素遅延部３２０を含む一つのブロッ
クはＦＩＦＯ構造を有する直列メモリ素子である。
【００２８】この素子はＴＩ社のＴＭＳ４Ｃ１０５０や
ＯＫＩ社のＭ５１４２２１等がある。ＦＩＦＯメモリ素
子のリード再開始信号及びライトー再開始信号のそれぞ
れを５６２＋ＶＭＶライン毎に反復されるよう周期を設
定する。この際、ＶＭＶは垂直運動ベクトルである。
ＯＫＩ社のＭ５１４２２１等がある。ＦＩＦＯメモリ素
子のリード再開始信号及びライトー再開始信号のそれぞ
れを５６２＋ＶＭＶライン毎に反復されるよう周期を設
定する。この際、ＶＭＶは垂直運動ベクトルである。
【００２９】従って、再開始信号の反復周期がつまりＦ
ＩＦＯメモリ素子の入出力データ間の遅延時間なので垂
直運動補償を行う。また、リードー再信号とライト−再
信号相互間の時間間隔を調整して水平運動補償をする。
ＩＦＯメモリ素子の入出力データ間の遅延時間なので垂
直運動補償を行う。また、リードー再信号とライト−再
信号相互間の時間間隔を調整して水平運動補償をする。
【００３０】フィールド遅延部３１０及び画素遅延部３
２０で水平及び垂直補償された映像データは１Ｈ遅延器
３３０に印加され１Ｈ周期ほど遅延される。加算器３４
０は一端子で画素遅延部３２０の出力データを受け、そ
の他端子で１Ｈ遅延器３３０の出力データを受けてこれ
らを加算してその結果を１画素単位遅延部３５０に供給
する。
２０で水平及び垂直補償された映像データは１Ｈ遅延器
３３０に印加され１Ｈ周期ほど遅延される。加算器３４
０は一端子で画素遅延部３２０の出力データを受け、そ
の他端子で１Ｈ遅延器３３０の出力データを受けてこれ
らを加算してその結果を１画素単位遅延部３５０に供給
する。
【００３１】１画素単位遅延部３５０は前述した通り１
画素単位で映像データを水平補償するために提供される
。
画素単位で映像データを水平補償するために提供される
。
【００３２】図３は本発明による１画素単位遅延部３５
０の詳細回路を示す。
０の詳細回路を示す。
【００３３】図３において、３５１及び３５２は第１及
び第２排他ＯＲゲートであり、３５３，３５４及び３５
５は第１ないし第３Ｄフリップフロップである。
び第２排他ＯＲゲートであり、３５３，３５４及び３５
５は第１ないし第３Ｄフリップフロップである。
【００３４】その一端子で第１クロック信号を受けてそ
の他端子で接地電位信号を受けて排他ＯＲゲーティング
動作を行う第１排他ＯＲゲート３５１と、その一端子で
第１クロック信号を受けその他端子で水平運動補償ベク
トルデータの最下位ビットの信号を受けて排他ＯＲゲー
ティング動作をする第２排他ＯＲゲート３５２と、クロ
ック信号で第１排他ＯＲゲート３５１の出力信号に応じ
てラッチ状態の加算器３４０出力データを通過させる第
１Ｄフリップフロップ３５３と、クロック信号で第２排
他ＯＲゲート３５２の出力信号に応じて第１Ｄフリップ
フロップの出力データを通過させる第２Ｄフリップフロ
ップ３５４と、クロック信号で第１クロック信号の周波
数より２倍の周波数を有する第２クロック信号に応じて
第２Ｄフリップフロップ３５４の出力データを通過させ
る第３Ｄフリップフロップ３５５は画素単位遅延部３５
０を形成する。ここで、第１クロック信号の周波数は２
４．３ＭＨｚであり、第２クロック信号の周波数は４８
．６ＭＨｚである。
の他端子で接地電位信号を受けて排他ＯＲゲーティング
動作を行う第１排他ＯＲゲート３５１と、その一端子で
第１クロック信号を受けその他端子で水平運動補償ベク
トルデータの最下位ビットの信号を受けて排他ＯＲゲー
ティング動作をする第２排他ＯＲゲート３５２と、クロ
ック信号で第１排他ＯＲゲート３５１の出力信号に応じ
てラッチ状態の加算器３４０出力データを通過させる第
１Ｄフリップフロップ３５３と、クロック信号で第２排
他ＯＲゲート３５２の出力信号に応じて第１Ｄフリップ
フロップの出力データを通過させる第２Ｄフリップフロ
ップ３５４と、クロック信号で第１クロック信号の周波
数より２倍の周波数を有する第２クロック信号に応じて
第２Ｄフリップフロップ３５４の出力データを通過させ
る第３Ｄフリップフロップ３５５は画素単位遅延部３５
０を形成する。ここで、第１クロック信号の周波数は２
４．３ＭＨｚであり、第２クロック信号の周波数は４８
．６ＭＨｚである。
【００３５】図４は１画素遅延部３５０の第１ないし第
３Ｄフリップフロップ３５３〜３５５を動作させるクロ
ック信号を示す。ここで、Ａは水平運動ベクトルデータ
が奇数の時第１ないし第３フリップフロップ３５３〜３
５５のクロック端子ＣＫに印加されるクロック信号のタ
イミング図であり、Ｂは水平運動ベクトルデータが偶数
の時の第１ないし第３Ｄフリップフロップ３５３〜３５
５のクロック端子ＣＫに印加されるクロック信号のタイ
ミング図である。
３Ｄフリップフロップ３５３〜３５５を動作させるクロ
ック信号を示す。ここで、Ａは水平運動ベクトルデータ
が奇数の時第１ないし第３フリップフロップ３５３〜３
５５のクロック端子ＣＫに印加されるクロック信号のタ
イミング図であり、Ｂは水平運動ベクトルデータが偶数
の時の第１ないし第３Ｄフリップフロップ３５３〜３５
５のクロック端子ＣＫに印加されるクロック信号のタイ
ミング図である。
【００３６】次いで、図３及び図４に基づいて本発明に
よる１画素単位遅延部３５０の動作を詳細に説明する。
よる１画素単位遅延部３５０の動作を詳細に説明する。
【００３７】水平運動ベクトルデータの値が奇数の時、
水平運動ベクトルデータの最下位ビットＨＭＶＯは０な
ので第１，２排他ＯＲゲート３５１，３５２の出力信号
は同相である。即ち、図４Ａから分かるように、第１，
２排他ＯＲゲート３５１，３５２の出力信号はそれらの
一端子に印加される第１クロック信号と同期される。第
１，２排他ＯＲゲート３５１，３５２の出力信号は第１
，２Ｄフリップフロップ３５３，３５４のクロック端子
ＣＫに印加される一方、第１クロック信号と同期化され
た第２クロック信号が第３Ｄフリップフロップ３５５に
印加される。
水平運動ベクトルデータの最下位ビットＨＭＶＯは０な
ので第１，２排他ＯＲゲート３５１，３５２の出力信号
は同相である。即ち、図４Ａから分かるように、第１，
２排他ＯＲゲート３５１，３５２の出力信号はそれらの
一端子に印加される第１クロック信号と同期される。第
１，２排他ＯＲゲート３５１，３５２の出力信号は第１
，２Ｄフリップフロップ３５３，３５４のクロック端子
ＣＫに印加される一方、第１クロック信号と同期化され
た第２クロック信号が第３Ｄフリップフロップ３５５に
印加される。
【００３８】第１Ｄフリップフロップ３５３は第１排他
ＯＲゲート３５１の出力信号に応じて加算器３４０から
の出力データを受けて出力し、第２Ｄフリップフロップ
３５４は第２排他ＯＲゲート３５２の出力信号に応じて
ラッチ状態にある第１Ｄフリップフロップの出力データ
を通過させる第３Ｄフリップフロップ３５５に供給する
。
ＯＲゲート３５１の出力信号に応じて加算器３４０から
の出力データを受けて出力し、第２Ｄフリップフロップ
３５４は第２排他ＯＲゲート３５２の出力信号に応じて
ラッチ状態にある第１Ｄフリップフロップの出力データ
を通過させる第３Ｄフリップフロップ３５５に供給する
。
【００３９】この際、第３Ｄフリップフロップ３５５の
クロック端子ＣＫに印加されており、第１クロック信号
と同期されており第１クロック信号の周波数より大きい
周波数を有する第２クロック信号が上昇エッジにおれば
第３Ｄフリップフロップ３５５は第２Ｄフリップフロッ
プ３５４の出力データを通過させる。
クロック端子ＣＫに印加されており、第１クロック信号
と同期されており第１クロック信号の周波数より大きい
周波数を有する第２クロック信号が上昇エッジにおれば
第３Ｄフリップフロップ３５５は第２Ｄフリップフロッ
プ３５４の出力データを通過させる。
【００４０】従って、第１，２Ｄフリップフロップ３５
３，３５４を経ながら映像データ２４．３ＭＨｚ単位で
２回、即ち４８．６ＭＨｚ単位では４ほど遅延され、第
３フリップフロップ３５５で４８．６ＭＨｚ単位で１ほ
ど遅延されるので全体的に５ほど遅延される。
３，３５４を経ながら映像データ２４．３ＭＨｚ単位で
２回、即ち４８．６ＭＨｚ単位では４ほど遅延され、第
３フリップフロップ３５５で４８．６ＭＨｚ単位で１ほ
ど遅延されるので全体的に５ほど遅延される。
【００４１】水平運動ベクトルデータの値が偶数の時、
水平運動ベクトルデータの最下位ビットＶＭＨＯは１な
ので第１，２排他ＯＲゲート３５１，３５２の出力信号
は逆相になる。即ち、図４Ｂに示した通り第１排他ＯＲ
ゲート３５２の出力信号が上昇エッジにある時、第２排
他ＯＲゲート３５２の出力信号は下降エッジにある反面
、第１排他ＯＲゲート３５１の出力信号が下降エッジに
あれば第２排他ＯＲゲート３５２の出力信号は上昇エッ
ジにある。
水平運動ベクトルデータの最下位ビットＶＭＨＯは１な
ので第１，２排他ＯＲゲート３５１，３５２の出力信号
は逆相になる。即ち、図４Ｂに示した通り第１排他ＯＲ
ゲート３５２の出力信号が上昇エッジにある時、第２排
他ＯＲゲート３５２の出力信号は下降エッジにある反面
、第１排他ＯＲゲート３５１の出力信号が下降エッジに
あれば第２排他ＯＲゲート３５２の出力信号は上昇エッ
ジにある。
【００４２】従って、加算器３４０の出力データが第１
Ｄフリップフロップ３５３を通過する途端、第２Ｄフリ
ップフロップ３５４は第２クロック信号に応じて第１Ｄ
フリップフロップ３５３で受けた出力データを通過させ
る。
Ｄフリップフロップ３５３を通過する途端、第２Ｄフリ
ップフロップ３５４は第２クロック信号に応じて第１Ｄ
フリップフロップ３５３で受けた出力データを通過させ
る。
【００４３】次いで、第３Ｄフリップフロップ３５５は
第１クロック信号と同期化され、同相である第２クロッ
ク信号に応じて第２Ｄフリップフロップ３５４で受けた
データを通過させる。
第１クロック信号と同期化され、同相である第２クロッ
ク信号に応じて第２Ｄフリップフロップ３５４で受けた
データを通過させる。
【００４４】従って、映像データは第１，２Ｄフリップ
フロップ３５３，３５４を経ながら２４．３ＭＨｚ単位
で１回半、即ち４８．６ＭＨｚ単位では３ほど遅延され
第３Ｄフリップフロップ３５５で４８．６ＭＨｚ単位で
１ほど遅延されるので全体的には４ほど遅延される。
フロップ３５３，３５４を経ながら２４．３ＭＨｚ単位
で１回半、即ち４８．６ＭＨｚ単位では３ほど遅延され
第３Ｄフリップフロップ３５５で４８．６ＭＨｚ単位で
１ほど遅延されるので全体的には４ほど遅延される。
【００４５】一方、水平運動補償を画素遅延部３２０と
１画素単位遅延部３５０の二部分で分けて行わせたこと
は、前述した通りフィールド遅延部３１０及び画素遅延
部３２０を有するＦＩＦＯメモリ素子が同時に水平及び
垂直運動補償を行い、かつＦＩＦＯメモリ素子で使用す
る垂直及び水平運動ベクトルデータの周波数が２４．３
ＭＨｚ単位であるからである。
１画素単位遅延部３５０の二部分で分けて行わせたこと
は、前述した通りフィールド遅延部３１０及び画素遅延
部３２０を有するＦＩＦＯメモリ素子が同時に水平及び
垂直運動補償を行い、かつＦＩＦＯメモリ素子で使用す
る垂直及び水平運動ベクトルデータの周波数が２４．３
ＭＨｚ単位であるからである。
【００４６】従って、水平運動補償を４８．６ＭＨｚ単
位で、即ち偶数でしかできなく、奇数では補償できない
ので画素単位遅延部３５０が要求された。ここで、画素
遅延部３２０はＨＭＶ−４程の水平運動補償を行い１画
素単位遅延部３５０は５又は４ほど水平運動補償を行う
。
位で、即ち偶数でしかできなく、奇数では補償できない
ので画素単位遅延部３５０が要求された。ここで、画素
遅延部３２０はＨＭＶ−４程の水平運動補償を行い１画
素単位遅延部３５０は５又は４ほど水平運動補償を行う
。
【００４７】１Ｈ遅延器３３０に入力される信号はＱＴ
構造を有する映像データなので正方格子構造に変えるた
めに上下隣接した画素の平均値を求める。加算器３４０
を通じて正方格子構造に変わった信号を受信する１画素
単位遅延部３５０は制御信号検出部（図示せず）で来る
水平運動ベクトルデータの値が奇数であれば１画素遅延
させ、偶数であれば遅延させない。マルチプレクサ４０
０は遅延器２００と画素遅延部３５０でそれぞれ伝送さ
れた信号を受けてクロック信号に応じて伝送された信号
のうち一つを選択して出力させる。
構造を有する映像データなので正方格子構造に変えるた
めに上下隣接した画素の平均値を求める。加算器３４０
を通じて正方格子構造に変わった信号を受信する１画素
単位遅延部３５０は制御信号検出部（図示せず）で来る
水平運動ベクトルデータの値が奇数であれば１画素遅延
させ、偶数であれば遅延させない。マルチプレクサ４０
０は遅延器２００と画素遅延部３５０でそれぞれ伝送さ
れた信号を受けてクロック信号に応じて伝送された信号
のうち一つを選択して出力させる。
【００４８】
【発明の効果】以上述べたように、本発明によれば、フ
ィールド間内挿を行うために、現在フィールドに対して
直前にフィールド映像の遅延量をＦＩＦＯメモリ素子に
可変させ２重映像が生ずることを防止する一方、ＦＩＦ
Ｏ高速メモリ素子で水平及び垂直補償運動を同時に行う
ことによりハードウェアが簡略化できる。
ィールド間内挿を行うために、現在フィールドに対して
直前にフィールド映像の遅延量をＦＩＦＯメモリ素子に
可変させ２重映像が生ずることを防止する一方、ＦＩＦ
Ｏ高速メモリ素子で水平及び垂直補償運動を同時に行う
ことによりハードウェアが簡略化できる。
【図１】従来のフィールド間内挿装置のブロック図であ
る。
る。
【図２】本発明によるフィールド間内挿装置の概念を示
すブロック図である。
すブロック図である。
【図３】図２の一部分の詳細回路図である。
【図４】図３の動作波形図である。
１００，２００ 遅延器
３００ フィールド遅延及び運動補償部３１０ フ
ィールド遅延部 ３２０ 画素遅延部 ３３０ １Ｈ遅延器 ３４０ 加算器 ３５０ １画素単位遅延部 ４００ マルチプレクサ
ィールド遅延部 ３２０ 画素遅延部 ３３０ １Ｈ遅延器 ３４０ 加算器 ３５０ １画素単位遅延部 ４００ マルチプレクサ
Claims (6)
- 【請求項１】 直列接続され映像データを所定時間の
間遅延させる遅延器と、前記遅延器からの遅延された映
像データを水平及び垂直運動ベクトルデータによる所定
の走査線及び画素ほど遅延させ水平及び垂直運動補償を
行うフィールド遅延及び運動補償部と、前記遅延器及び
フィールド遅延及び運動補償部から該当出力データを受
けてクロック信号に応じて受信したデータのうち一つを
選択して出力するマルチプレクサを含む水平及び垂直運
動補償機能を有するフィールド間内挿装置。 - 【請求項２】 前記フィールド遅延及び運動補償部は
前記遅延器から遅延された映像データを受けて垂直運動
ベクトルデータに応じて受信したデータを所定の走査線
ほど遅延させ垂直運動補償を行うフィールド遅延部と、
前記フィールド遅延部で垂直補償された映像データを受
けて水平運動ベクトルデータのうち上位３ビットに応じ
て受信したデータを所定の画素ほど遅延させ水平運動補
償を行う画素遅延部と、前記画素遅延部で水平補償され
た映像データを受けてこれを１Ｈ周期ほど遅延させる１
Ｈ遅延器と、前記画素遅延部で水平補償された映像デー
タ及び前記１Ｈ遅延器で１Ｈ遅延された映像データを受
けてこれらを加算するための加算器と、前記加算器から
加算結果値を受けて前記水平運動ベクトルデータの最下
位ビットに応じて１画素単位で受信したデータを遅延さ
せ水平運動補償を行う１画素単位遅延器を含むことを特
徴とする請求項１項記載の水平及び垂直運動補償機能を
有するフィールド間内挿装置。 - 【請求項３】 前記画素遅延部の水平運動補償は前記
水平運動ベクトル値を偶数単位とし１画素単位遅延部へ
の水平運動補償は１画素単位とすることを特徴とする請
求項２項記載の水平及び垂直運動補償機能を有するフィ
ールド間内挿装置。 - 【請求項４】 前記フィールド遅延部及び前記画素遅
延部は一つのＦＩＦＯ構造の高速メモリ素子を形成して
フィールド遅延と水平及び垂直運動補償が同時にできる
ことを特徴とする請求項２項記載の水平及び垂直運動補
償機能を有するフィールド間内挿装置。 - 【請求項５】 前記１画素単位遅延部はその一端子で
第１クロック信号を受け、他端子で接地レベルの信号を
受けて排他ＯＲゲーティング動作をする第１排他ＯＲゲ
ートと、一端子で前記第１クロック信号を受け他端子で
前記水平運動データの反転最下位ビットの信号を受けて
排他ＯＲゲーティング動作をする第２排他ＯＲゲートと
、クロック信号で前記第１排他ＯＲゲート出力信号に応
じて前記加算器から来る出力データを通過させる第１Ｄ
フリップフロップと、クロック信号で第２の排他ＯＲゲ
ートの出力信号に応じて第１Ｄフリップフロップの出力
データを通過させる第２Ｄフリップフロップと、クロッ
ク信号で前記第１クロック信号の周波数より高い周波数
を有する第２クロック信号に応じて第２フリップフロッ
プの出力データを通過させる第３フリップフロップを含
むことを特徴とする請求項２項記載の水平及び垂直運動
補償機能を有するフィールド間内挿装置。 - 【請求項６】 前記反転最下位ビットの信号が論理的
に“０”の時前記第１排他ＯＲゲートの出力信号と前記
第２排他ＯＲゲートの出力信号が同相である反面、前記
反転最下位ビット信号が論理的に“１”の時前記第１排
他ＯＲゲートの出力信号と前記第２排他ＯＲゲートの出
力信号が逆相であることを特徴とする請求項５項記載の
水平及び垂直運動補償機能を有するフィールド間内挿装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR21770/1990 | 1990-12-26 | ||
| KR1019900021770A KR950008710B1 (ko) | 1990-12-26 | 1990-12-26 | 필드간 내삽장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04293383A true JPH04293383A (ja) | 1992-10-16 |
| JP2575251B2 JP2575251B2 (ja) | 1997-01-22 |
Family
ID=19308438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3343631A Expired - Fee Related JP2575251B2 (ja) | 1990-12-26 | 1991-12-25 | 水平及び垂直運動補償機能を有するフィールド間内挿装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5251026A (ja) |
| JP (1) | JP2575251B2 (ja) |
| KR (1) | KR950008710B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2318243B (en) * | 1996-10-09 | 2000-09-13 | British Broadcasting Corp | Video signal processing |
| IL121521A (en) | 1997-08-11 | 2003-04-10 | Nds Ltd | Television signal glitch detector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201580A (ja) * | 1985-03-04 | 1986-09-06 | Toshiba Corp | フイ−ルド間補間装置 |
| JPS62102680A (ja) * | 1985-10-30 | 1987-05-13 | Hitachi Ltd | 画像信号処理回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4692801A (en) * | 1985-05-20 | 1987-09-08 | Nippon Hoso Kyokai | Bandwidth compressed transmission system |
| JPS6386990A (ja) * | 1986-09-30 | 1988-04-18 | Nippon Hoso Kyokai <Nhk> | 動き検出方法 |
| JPS63215185A (ja) * | 1987-03-03 | 1988-09-07 | Matsushita Electric Ind Co Ltd | サブナイキスト符号化装置および復号化装置 |
| US5067016A (en) * | 1990-03-07 | 1991-11-19 | Industrial Technology Research Institute | Progressive scan system with field-offset sampling |
-
1990
- 1990-12-26 KR KR1019900021770A patent/KR950008710B1/ko not_active Expired - Fee Related
-
1991
- 1991-12-20 US US07/810,874 patent/US5251026A/en not_active Expired - Lifetime
- 1991-12-25 JP JP3343631A patent/JP2575251B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201580A (ja) * | 1985-03-04 | 1986-09-06 | Toshiba Corp | フイ−ルド間補間装置 |
| JPS62102680A (ja) * | 1985-10-30 | 1987-05-13 | Hitachi Ltd | 画像信号処理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920014201A (ko) | 1992-07-30 |
| KR950008710B1 (ko) | 1995-08-04 |
| JP2575251B2 (ja) | 1997-01-22 |
| US5251026A (en) | 1993-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0294958B1 (en) | Motion compensated interpolation of digital television images | |
| US4862266A (en) | Television standards converters | |
| US4668985A (en) | Video signal processing apparatus | |
| EP0356453B1 (en) | Interpolator for expanding video data | |
| JP2880168B2 (ja) | 拡大表示可能な映像信号処理回路 | |
| KR19990067399A (ko) | 적응성 화상 지연 | |
| JPH04293384A (ja) | 画像表示装置 | |
| EP0703704B1 (en) | Half-pixel motion compensation controller accepting MPEG2 | |
| US4543607A (en) | Video processors | |
| KR0138120B1 (ko) | 동작보상 보간 방법 및 그 장치 | |
| US5181110A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| US5831684A (en) | Subpicture image signal vertical compression circuit | |
| JP2575251B2 (ja) | 水平及び垂直運動補償機能を有するフィールド間内挿装置 | |
| GB2129651A (en) | Video processors | |
| US5070394A (en) | Image signal processing device | |
| JP2779007B2 (ja) | ノイズ低減回路 | |
| KR930011839B1 (ko) | 운동량에 따른 동화 보간장치 | |
| KR100323661B1 (ko) | 영상신호의주사선수변환방법및프레임율변환방법 | |
| JP3018384B2 (ja) | ビデオ信号処理回路 | |
| JP3292233B2 (ja) | 補間処理回路 | |
| KR0157542B1 (ko) | 텔레비젼의 필드주파수 변환회로 | |
| JPH0918740A (ja) | フレーム同期方法及びフレームシンクロナイザ | |
| JPS6112185A (ja) | 走査線補間回路 | |
| JPH077655A (ja) | 高精細撮像装置 | |
| JPH0354781Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |