JPH04294547A - ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ - Google Patents
ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタInfo
- Publication number
- JPH04294547A JPH04294547A JP6017191A JP6017191A JPH04294547A JP H04294547 A JPH04294547 A JP H04294547A JP 6017191 A JP6017191 A JP 6017191A JP 6017191 A JP6017191 A JP 6017191A JP H04294547 A JPH04294547 A JP H04294547A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- composition ratio
- ingaas
- inalas
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＩｎＡｌＡｓ／ＩｎＧａ
Ａｓヘテロ接合構造半導体装置に関し、特に電界効果ト
ランジスタの高キャリア移動度に対する改良に用いて好
適なものである。
Ａｓヘテロ接合構造半導体装置に関し、特に電界効果ト
ランジスタの高キャリア移動度に対する改良に用いて好
適なものである。
【０００２】
【従来の技術】電界効果トランジスタの材料としてＳｉ
が一般的に用いられているが、Ｓｉより大きいキャリア
移動度を持ちトランジスタ性能を向上させる材料に化合
物半導体がある。なかでもＡｌＧａＡｓ／ＧａＡｓヘテ
ロ接合に形成される２次元電子ガス層を能動層とするＨ
ＥＭＴ素子は、高速性，低雑音性に優れ、１２ＧＨＺ
の衛星放送受信器に実用化されている。しかし、近年、
より高い周波数帯利用の要望が強く、ＧａＡｓに比べて
さらに高移動度を持ち、より高速動作を可能にする材料
としてＩｎＧａＡｓが注目されており、特に半絶縁性Ｉ
ｎＰ基板上に成長させたＩｎＡｌＡｓ／ＩｎＧａＡｓヘ
テロ接合を利用したＨＥＭＴ素子はＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合を用いたものより移動度，飽和電子速度
，シートキャリア濃度に優れ、高周波・ＯＥＩＣ材料と
して注目されている。
が一般的に用いられているが、Ｓｉより大きいキャリア
移動度を持ちトランジスタ性能を向上させる材料に化合
物半導体がある。なかでもＡｌＧａＡｓ／ＧａＡｓヘテ
ロ接合に形成される２次元電子ガス層を能動層とするＨ
ＥＭＴ素子は、高速性，低雑音性に優れ、１２ＧＨＺ
の衛星放送受信器に実用化されている。しかし、近年、
より高い周波数帯利用の要望が強く、ＧａＡｓに比べて
さらに高移動度を持ち、より高速動作を可能にする材料
としてＩｎＧａＡｓが注目されており、特に半絶縁性Ｉ
ｎＰ基板上に成長させたＩｎＡｌＡｓ／ＩｎＧａＡｓヘ
テロ接合を利用したＨＥＭＴ素子はＡｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合を用いたものより移動度，飽和電子速度
，シートキャリア濃度に優れ、高周波・ＯＥＩＣ材料と
して注目されている。
【０００３】ここで、ＩｎＧａＡｓはＩｎＡｓとＧａＡ
ｓを混晶成長させた材料である。ＩｎＡｓとＧａＡｓの
格子定数を比較してみると、ＩｎＡｓは６．０６Å，Ｇ
ａＡｓは５．６５Åと異なるため、これらの中間の格子
定数５．８７Åを持つＩｎＰがＩｎＧａＡｓのエピタキ
シャル成長用の基板として用いられる。
ｓを混晶成長させた材料である。ＩｎＡｓとＧａＡｓの
格子定数を比較してみると、ＩｎＡｓは６．０６Å，Ｇ
ａＡｓは５．６５Åと異なるため、これらの中間の格子
定数５．８７Åを持つＩｎＰがＩｎＧａＡｓのエピタキ
シャル成長用の基板として用いられる。
【０００４】
【発明が解決しようとする課題】ところで、このＩｎＡ
ｌＡｓ／ＩｎＧａＡｓヘテロ接合系では、図２に示すよ
うに、そのＩｎ組成比ｘを大きくする程、高速動作に必
要な移動度は大きくなる。なお、図２は２次元電子ガス
層の形成されるＩｎＧａＡｓのＩｎ組成比ｘと格子定数
，室温での移動度の関係を示す特性図である。
ｌＡｓ／ＩｎＧａＡｓヘテロ接合系では、図２に示すよ
うに、そのＩｎ組成比ｘを大きくする程、高速動作に必
要な移動度は大きくなる。なお、図２は２次元電子ガス
層の形成されるＩｎＧａＡｓのＩｎ組成比ｘと格子定数
，室温での移動度の関係を示す特性図である。
【０００５】しかし、図２に示すように、Ｉｎ組成比に
対応して格子定数も変化する。ここで、ＩｎＧａＡｓ，
ＩｎＡｌＡｓはその組成比によりＩｎＰ基板に対して、
−３．７〜＋３．２％の格子不整合率をもっているため
、ＩｎＧａＡｓ，ＩｎＡｌＡｓをＩｎＰ基板上に結晶性
よく成長させるにはＩｎ組成比ｘをＩｎＸ Ｇａ１−ｘ
Ａｓで０．５３，ＩｎＸ Ｇａ１−ｘ Ａｓで０．５
２に精密に制御して格子定数を基板に一致させる必要が
ある。これは格子不整合で成長させた場合、基板と成長
層の格子定数の違いにより歪みが発生し、歪みの影響ま
たは歪みによって発生した転位により結晶性が劣化し、
電気特性（特に移動度）が大きく低下するためである。
対応して格子定数も変化する。ここで、ＩｎＧａＡｓ，
ＩｎＡｌＡｓはその組成比によりＩｎＰ基板に対して、
−３．７〜＋３．２％の格子不整合率をもっているため
、ＩｎＧａＡｓ，ＩｎＡｌＡｓをＩｎＰ基板上に結晶性
よく成長させるにはＩｎ組成比ｘをＩｎＸ Ｇａ１−ｘ
Ａｓで０．５３，ＩｎＸ Ｇａ１−ｘ Ａｓで０．５
２に精密に制御して格子定数を基板に一致させる必要が
ある。これは格子不整合で成長させた場合、基板と成長
層の格子定数の違いにより歪みが発生し、歪みの影響ま
たは歪みによって発生した転位により結晶性が劣化し、
電気特性（特に移動度）が大きく低下するためである。
【０００６】即ち、ＩｎＧａＡｓを用いた系の移動度は
ＩｎＧａＡｓを基板に格子整合させる必要性からＩｎ組
成比０．５３のときのものに制約され、この系のもつ高
移動度効果を充分に利用することができない。
ＩｎＧａＡｓを基板に格子整合させる必要性からＩｎ組
成比０．５３のときのものに制約され、この系のもつ高
移動度効果を充分に利用することができない。
【０００７】本発明は上記実情に鑑み、その目的はＩｎ
ＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造半導体装置を見
直し、しいてはその系のもつ高移動度効果を充分利用す
ることのできる電界効果トランジスタを提供せんとする
ものである。
ＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造半導体装置を見
直し、しいてはその系のもつ高移動度効果を充分利用す
ることのできる電界効果トランジスタを提供せんとする
ものである。
【０００８】
【発明の案出過程】そこで、本発明者らは上記目的を達
成するために、基板とＩｎＧａＡｓ層との格子不整合は
その間に緩衝層を設けて吸収し、２次元電子ガス層が形
成されるこのＩｎＧａＡｓ層のＩｎ組成比を大きくとっ
て高移動度を実現することに着眼した。この場合、Ｉｎ
ＧａＡｓ層とヘテロ接合を形成するＩｎＡｌＡｓ層のＩ
ｎ組成比は、格子定数をＩｎＧａＡｓ層に一致させるた
め、ＩｎＧａＡｓ層のそれに制御する必要がある。
成するために、基板とＩｎＧａＡｓ層との格子不整合は
その間に緩衝層を設けて吸収し、２次元電子ガス層が形
成されるこのＩｎＧａＡｓ層のＩｎ組成比を大きくとっ
て高移動度を実現することに着眼した。この場合、Ｉｎ
ＧａＡｓ層とヘテロ接合を形成するＩｎＡｌＡｓ層のＩ
ｎ組成比は、格子定数をＩｎＧａＡｓ層に一致させるた
め、ＩｎＧａＡｓ層のそれに制御する必要がある。
【０００９】ところが、考察検討を重ねた結果、ｎ型Ｉ
ｎＸ Ａｌ１−ｘ Ａｓ／ＩｎＸ Ｇａ１−ｘ Ａｓヘ
テロ接合において、Ｉｎ組成比ｘを増大させれば確かに
２次元電子ガス層の移動度は向上するが、その反面ヘテ
ロ界面のバンド不連続量が小さくなり、２次元電子ガス
層のシートキャリア濃度即ち、電子濃度が低下してしま
うことが明らかとなった。
ｎＸ Ａｌ１−ｘ Ａｓ／ＩｎＸ Ｇａ１−ｘ Ａｓヘ
テロ接合において、Ｉｎ組成比ｘを増大させれば確かに
２次元電子ガス層の移動度は向上するが、その反面ヘテ
ロ界面のバンド不連続量が小さくなり、２次元電子ガス
層のシートキャリア濃度即ち、電子濃度が低下してしま
うことが明らかとなった。
【００１０】図３にはＩｎ組成比を変化させた場合のＩ
ｎＧａＡｓとＩｎＡｌＡｓのバンドギャップを示す。ｎ
型ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合のヘテロ界面
でのバンド不連続量は、ｎ型ＩｎＡｌＡｓ層とＩｎＧａ
Ａｓ層のバンドギャップの差に比例する。従って、図３
より明らかなように、ＩｎＡｌＡｓ層の格子定数をＩｎ
ＧａＡｓ層のそれに一致させてＩｎ組成比を増大させた
場合、それに伴ってバンド不連続量が小さくなってしま
うことになる。そして、図４のバンド不連続量と電子濃
度との関係から示されるように、バンド不連続量が小さ
くなると２次元電子ガス層の電子濃度は低下してしまう
のである。
ｎＧａＡｓとＩｎＡｌＡｓのバンドギャップを示す。ｎ
型ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合のヘテロ界面
でのバンド不連続量は、ｎ型ＩｎＡｌＡｓ層とＩｎＧａ
Ａｓ層のバンドギャップの差に比例する。従って、図３
より明らかなように、ＩｎＡｌＡｓ層の格子定数をＩｎ
ＧａＡｓ層のそれに一致させてＩｎ組成比を増大させた
場合、それに伴ってバンド不連続量が小さくなってしま
うことになる。そして、図４のバンド不連続量と電子濃
度との関係から示されるように、バンド不連続量が小さ
くなると２次元電子ガス層の電子濃度は低下してしまう
のである。
【００１１】即ち、電界効果トランジスタの高周波性能
が移動度と電子濃度の積に略比例することを考慮すると
、Ｉｎ組成比を増大させて移動度を向上させても電子濃
度が低下してしまうことになり、全体としてトランジス
タの性能向上は実現できていないことになる。なお、図
４はｎ型ＩｎＡｌＡｓ層へのｎ型ドーパントのドープ濃
度を２×１０１８ｃｍ−３，ドナーレベルを４ｍｅＶ，
ヘテロ界面にノンドープＩｎＡｌＡｓのスペーサ層を５
０Å形成させたものの特性を例として示している。
が移動度と電子濃度の積に略比例することを考慮すると
、Ｉｎ組成比を増大させて移動度を向上させても電子濃
度が低下してしまうことになり、全体としてトランジス
タの性能向上は実現できていないことになる。なお、図
４はｎ型ＩｎＡｌＡｓ層へのｎ型ドーパントのドープ濃
度を２×１０１８ｃｍ−３，ドナーレベルを４ｍｅＶ，
ヘテロ界面にノンドープＩｎＡｌＡｓのスペーサ層を５
０Å形成させたものの特性を例として示している。
【００１２】
【発明の概要】従って本発明の適用される電界効果トラ
ンジスタは、トランジスタ全体としての高周波特性を向
上させた上で上記目的を実現すべく、そのＩｎＡｌＡｓ
のＩｎ組成比はＩｎＧａＡｓのＩｎ組成比より小として
ＩｎＧａＡｓとＩｎＡｌＡｓのバンド不連続量をＩｎ組
成比が同等である場合より大きくし、かつ、ＩｎＡｌＡ
ｓの膜厚はＩｎＧａＡｓとのＩｎ組成比差によって生じ
る格子不整合に伴う転位発生を抑制すべく該Ｉｎ組成比
差に応じた臨界膜厚以下に設定されていることを特徴と
している。
ンジスタは、トランジスタ全体としての高周波特性を向
上させた上で上記目的を実現すべく、そのＩｎＡｌＡｓ
のＩｎ組成比はＩｎＧａＡｓのＩｎ組成比より小として
ＩｎＧａＡｓとＩｎＡｌＡｓのバンド不連続量をＩｎ組
成比が同等である場合より大きくし、かつ、ＩｎＡｌＡ
ｓの膜厚はＩｎＧａＡｓとのＩｎ組成比差によって生じ
る格子不整合に伴う転位発生を抑制すべく該Ｉｎ組成比
差に応じた臨界膜厚以下に設定されていることを特徴と
している。
【００１３】本発明者らの実験的考察によって、格子不
整合を伴う成長であっても、その格子歪みのエネルギー
を結晶格子が吸収し、ミスフィット転位を発生させずに
成長が行える最大膜厚（臨界膜厚）があり、この膜厚を
超えて成長させなければ準安定（ｐｓｅｕｄｏｍｏｒｐ
ｈｉｃ）な状態が実現され、結晶性が劣化することなく
良好な電気特性が得られることが確認された。
整合を伴う成長であっても、その格子歪みのエネルギー
を結晶格子が吸収し、ミスフィット転位を発生させずに
成長が行える最大膜厚（臨界膜厚）があり、この膜厚を
超えて成長させなければ準安定（ｐｓｅｕｄｏｍｏｒｐ
ｈｉｃ）な状態が実現され、結晶性が劣化することなく
良好な電気特性が得られることが確認された。
【００１４】即ち、例えばＩｎＡｌＡｓ／ＩｎＧａＡｓ
ヘテロ接合において、２次元電子ガス層の形成されるＩ
ｎＧａＡｓ層のＩｎ組成比を高移動度実現のために大き
くしたことによって電子濃度が低下してしまうことを抑
制するため、即ちバンド不連続量を大きくとるようにす
るために、図３に示す如く、ＩｎＡｌＡｓ層のＩｎ組成
比をＩｎＧａＡｓ層のＩｎ組成比より小さくなるように
ずらし、かつＩｎＡｌＡｓ層の厚さをそのＩｎ組成比に
応じた臨界膜厚以下とすれば、ヘテロ接合界面での格子
不整合による転位欠陥の発生は吸収できることになる。
ヘテロ接合において、２次元電子ガス層の形成されるＩ
ｎＧａＡｓ層のＩｎ組成比を高移動度実現のために大き
くしたことによって電子濃度が低下してしまうことを抑
制するため、即ちバンド不連続量を大きくとるようにす
るために、図３に示す如く、ＩｎＡｌＡｓ層のＩｎ組成
比をＩｎＧａＡｓ層のＩｎ組成比より小さくなるように
ずらし、かつＩｎＡｌＡｓ層の厚さをそのＩｎ組成比に
応じた臨界膜厚以下とすれば、ヘテロ接合界面での格子
不整合による転位欠陥の発生は吸収できることになる。
【００１５】以上のように、本発明によれば電子濃度の
低下を抑制した上で移動度を格段に向上させることがで
き、高速動作に有利となり、マイクロ波以上の超高周波
領域における増幅器等に最適な基本構造を得ることがで
きる。
低下を抑制した上で移動度を格段に向上させることがで
き、高速動作に有利となり、マイクロ波以上の超高周波
領域における増幅器等に最適な基本構造を得ることがで
きる。
【００１６】
【実施例】以下本発明を図に示す実施例に基づいて説明
する。なお、実施例としては、ＩｎＡｌＡｓ／ＩｎＧａ
Ａｓヘテロ接合電界効果トランジスタを例にとって説明
する。
する。なお、実施例としては、ＩｎＡｌＡｓ／ＩｎＧａ
Ａｓヘテロ接合電界効果トランジスタを例にとって説明
する。
【００１７】図１には本発明第１実施例の断面構造図を
示す。図１において、半絶縁性ＧａＡｓ基板１上には、
Ｉｎの組成を略ゼロからＩｎＸ Ａｌ１−ｘ Ａｓバリ
ア層３の組成（実施例ではｘ＝０．８）まで徐々に変化
させたＩｎＧａＡｓグレーディッド（組成徐変）バッフ
ァ層２が形成されている。このグレーディッドバッファ
層２は、ＧａＡｓの格子定数（５．６５４Å）とＩｎＡ
ｌＡｓバリア層３の格子定数（Ｉｎ組成０．５で５．８
６Å，Ｉｎ組成０．８で５．９７９Å）の差を緩和・吸
収し、格子不整合による転位欠陥の発生を抑制するため
のものである。なお、グレーディッドバッファ層２のＩ
ｎ組成変化率は、本実施例では０．４μｍ−１としてい
る。 即ち、グレーディッドバッファ層２の厚さ１μｍ当りＩ
ｎ組成比を０．４だけ変化させることであり、本実施例
では組成を０から０．８まで変化させているためバッフ
ァ層を厚さ２μｍに形成している。
示す。図１において、半絶縁性ＧａＡｓ基板１上には、
Ｉｎの組成を略ゼロからＩｎＸ Ａｌ１−ｘ Ａｓバリ
ア層３の組成（実施例ではｘ＝０．８）まで徐々に変化
させたＩｎＧａＡｓグレーディッド（組成徐変）バッフ
ァ層２が形成されている。このグレーディッドバッファ
層２は、ＧａＡｓの格子定数（５．６５４Å）とＩｎＡ
ｌＡｓバリア層３の格子定数（Ｉｎ組成０．５で５．８
６Å，Ｉｎ組成０．８で５．９７９Å）の差を緩和・吸
収し、格子不整合による転位欠陥の発生を抑制するため
のものである。なお、グレーディッドバッファ層２のＩ
ｎ組成変化率は、本実施例では０．４μｍ−１としてい
る。 即ち、グレーディッドバッファ層２の厚さ１μｍ当りＩ
ｎ組成比を０．４だけ変化させることであり、本実施例
では組成を０から０．８まで変化させているためバッフ
ァ層を厚さ２μｍに形成している。
【００１８】このグレーディッドバッファ層２の上層に
は、高電界時の特性劣化を防止するＩｎＸ Ａｌ１−ｘ
Ａｓバリア層３が２０００Å程度形成されており、さ
らにこの上には、２次元電子ガス４ａが蓄積され能動層
として働くＩｎＸ Ｇａ１−ｘ Ａｓチャネル層４が１
０００Å形成されている。ここでＩｎＸ Ａｌ１−ｘ
Ａｓバリア層３とＩｎＸ Ｇａ１−ｘ Ａｓチャネル層
４のＩｎ組成比はどちらもｘという同一の値（本実施例
では０．８）とされている。
は、高電界時の特性劣化を防止するＩｎＸ Ａｌ１−ｘ
Ａｓバリア層３が２０００Å程度形成されており、さ
らにこの上には、２次元電子ガス４ａが蓄積され能動層
として働くＩｎＸ Ｇａ１−ｘ Ａｓチャネル層４が１
０００Å形成されている。ここでＩｎＸ Ａｌ１−ｘ
Ａｓバリア層３とＩｎＸ Ｇａ１−ｘ Ａｓチャネル層
４のＩｎ組成比はどちらもｘという同一の値（本実施例
では０．８）とされている。
【００１９】そして、ＩｎＸ Ｇａ１−ｘ Ａｓチャネ
ル層４上に、Ｉｎｙ Ａｌ１−ｙ Ａｓスペーサ層５が
３０Å形成されている。このスペーサ層５はｎ型ＩｎＡ
ｌＡｓドープ層６に添加したｎ型不純物と２次元電子ガ
ス４ａの空間的分離を大きくして移動度を高くする役割
をもっている。
ル層４上に、Ｉｎｙ Ａｌ１−ｙ Ａｓスペーサ層５が
３０Å形成されている。このスペーサ層５はｎ型ＩｎＡ
ｌＡｓドープ層６に添加したｎ型不純物と２次元電子ガ
ス４ａの空間的分離を大きくして移動度を高くする役割
をもっている。
【００２０】さらに、上層には、ＩｎＧａＡｓチャネル
層４に電子を供給するためｎ型ドーパントとしてＳｉを
ドープしたｎ型Ｉｎｙ Ａｌ１−ｙＡｓドープ層６が４
００Å、このＩｎＡｌＡｓドープ層６が酸化するのを防
止するｎ型Ｉｎｙ Ｇａ１−ｙ Ａｓキャップ層７が１
００Å形成されている。
層４に電子を供給するためｎ型ドーパントとしてＳｉを
ドープしたｎ型Ｉｎｙ Ａｌ１−ｙＡｓドープ層６が４
００Å、このＩｎＡｌＡｓドープ層６が酸化するのを防
止するｎ型Ｉｎｙ Ｇａ１−ｙ Ａｓキャップ層７が１
００Å形成されている。
【００２１】ここで、符号５，６，７を付した層はその
Ｉｎ組成が同一のＩｎ組成ｙ（本実施例では０．６５）
に制御されており、２つのＩｎ組成比ｘ，ｙはｘ＞ｙの
関係（例えばｘ＝０．８，ｙ＝０．６５）を有している
。なお、以上の構造はＭＢＥ法（分子線エピタキシャル
成長法）あるいはＭＯＣＶＤ法により順次形成される。
Ｉｎ組成が同一のＩｎ組成ｙ（本実施例では０．６５）
に制御されており、２つのＩｎ組成比ｘ，ｙはｘ＞ｙの
関係（例えばｘ＝０．８，ｙ＝０．６５）を有している
。なお、以上の構造はＭＢＥ法（分子線エピタキシャル
成長法）あるいはＭＯＣＶＤ法により順次形成される。
【００２２】そして、この構造を電界効果トランジスタ
として動作させるため、最表面にはオーム性電極である
ドレイン電極８，ソース電極１０と、ショットキー電極
であるゲート電極９が形成される。なお、これらの電極
材料は従来公知のものを用いている。
として動作させるため、最表面にはオーム性電極である
ドレイン電極８，ソース電極１０と、ショットキー電極
であるゲート電極９が形成される。なお、これらの電極
材料は従来公知のものを用いている。
【００２３】こうしたヘテロ接合電界効果トランジスタ
では、ＩｎＡｌＡｓドープ層６にドーピングされている
キャリアはヘテロ接合界面に蓄積され、ＩｎＧａＡｓチ
ャネル層４側に２次元キャリアガス４ａを生成する。ヘ
テロ接合を用いた電界効果トランジスタでは、ヘテロ接
合界面のチャネル層４側に形成される２次元キャリアガ
スに対し、ソース，ドレイン電極１０，８を介して平行
に電界を印加し、該ガス層４ａを能動層とした上で、こ
の能動層中に誘起されるキャリアをゲート電極９からの
印加電界により制御することにより、ソース−ドレイン
電極間に流れる電流を制御してトランジスタ動作とする
。従ってキャリアガスが実際に走行するＩｎＧａＡｓチ
ャネル層４の電気特性（特に移動度）がトランジスタの
高速動作に大きく関わることになる。
では、ＩｎＡｌＡｓドープ層６にドーピングされている
キャリアはヘテロ接合界面に蓄積され、ＩｎＧａＡｓチ
ャネル層４側に２次元キャリアガス４ａを生成する。ヘ
テロ接合を用いた電界効果トランジスタでは、ヘテロ接
合界面のチャネル層４側に形成される２次元キャリアガ
スに対し、ソース，ドレイン電極１０，８を介して平行
に電界を印加し、該ガス層４ａを能動層とした上で、こ
の能動層中に誘起されるキャリアをゲート電極９からの
印加電界により制御することにより、ソース−ドレイン
電極間に流れる電流を制御してトランジスタ動作とする
。従ってキャリアガスが実際に走行するＩｎＧａＡｓチ
ャネル層４の電気特性（特に移動度）がトランジスタの
高速動作に大きく関わることになる。
【００２４】従来は２次元キャリアガスが走行するＩｎ
ＧａＡｓチャネル層４のＩｎ組成比を基板に対して転位
が発生しないように、基板に格子整合する０．５３とし
ていた。このような組成であるとＩｎＡｓの持つ高移動
度の特長が充分に発揮されない。
ＧａＡｓチャネル層４のＩｎ組成比を基板に対して転位
が発生しないように、基板に格子整合する０．５３とし
ていた。このような組成であるとＩｎＡｓの持つ高移動
度の特長が充分に発揮されない。
【００２５】これに対し、本実施例構造では、ＩｎＧａ
Ａｓチャネル層４のＩｎ組成比を０．８に制御して移動
度の大きくなるＩｎＡｓの組成を多くすると同時に、Ｉ
ｎＡｓの組成を多くしたことによる基板との格子不整合
からくる歪みにより発生する転位を抑えるため、ＧａＡ
ｓ基板１とＩｎＡｌＡｓバリア層３との間に格子不整合
緩衝層としてＩｎＧａＡｓグレーディッドバッファ層２
を形成し、転位欠陥の発生を防止している。
Ａｓチャネル層４のＩｎ組成比を０．８に制御して移動
度の大きくなるＩｎＡｓの組成を多くすると同時に、Ｉ
ｎＡｓの組成を多くしたことによる基板との格子不整合
からくる歪みにより発生する転位を抑えるため、ＧａＡ
ｓ基板１とＩｎＡｌＡｓバリア層３との間に格子不整合
緩衝層としてＩｎＧａＡｓグレーディッドバッファ層２
を形成し、転位欠陥の発生を防止している。
【００２６】バッファ層２により基板との格子不整合が
緩和されたＩｎＧａＡｓチャネル層４の電子移動度のＩ
ｎ組成比依存性を図７に示す。ここで、図７は温度を室
温（３００゜Ｋ）としたときの移動度を示しており、フ
ォノン散乱、合金散乱、イオン化不純物散乱を考慮した
ものである。なお、不純物濃度として２×１０１５ｃｍ
−３と高純度な場合を仮定しており、イオン化不純物散
乱の寄与は小さく、図には現れていない。図７に示され
るように、ＩｎＧａＡｓチャネル層４のＩｎ組成比を従
来の０．５３より本実施例では０．８とすることにより
、従来に比して移動度を室温において１００００ｃｍ２
／Ｖｓから１４０００ｃｍ２ ／Ｖｓと４割程度アッ
プさせることができ、電界効果トランジスタとして高速
動作に有用なものを得ることができる。
緩和されたＩｎＧａＡｓチャネル層４の電子移動度のＩ
ｎ組成比依存性を図７に示す。ここで、図７は温度を室
温（３００゜Ｋ）としたときの移動度を示しており、フ
ォノン散乱、合金散乱、イオン化不純物散乱を考慮した
ものである。なお、不純物濃度として２×１０１５ｃｍ
−３と高純度な場合を仮定しており、イオン化不純物散
乱の寄与は小さく、図には現れていない。図７に示され
るように、ＩｎＧａＡｓチャネル層４のＩｎ組成比を従
来の０．５３より本実施例では０．８とすることにより
、従来に比して移動度を室温において１００００ｃｍ２
／Ｖｓから１４０００ｃｍ２ ／Ｖｓと４割程度アッ
プさせることができ、電界効果トランジスタとして高速
動作に有用なものを得ることができる。
【００２７】また、ＩｎＧａＡｓ層４と基板１との格子
不整合はバッファ層２にて吸収するため、基板として従
来のようにＩｎＰ基板にこだわる必要もなく、安価で特
性も安定的なＧａＡｓ基板を用いることができ、またＳ
ｉ基板を使用することも可能となる。
不整合はバッファ層２にて吸収するため、基板として従
来のようにＩｎＰ基板にこだわる必要もなく、安価で特
性も安定的なＧａＡｓ基板を用いることができ、またＳ
ｉ基板を使用することも可能となる。
【００２８】次に、ＩｎＧａＡｓチャネル層４とｎ型Ｉ
ｎＡｌＡｓドープ層６との各々のＩｎ組成比について説
明する。上述のように、高移動度化を図ってＩｎ組成比
を大きくして１に近づけた場合、チャネル層４と格子整
合をとるためにＩｎＡｌＡｓドープ層６のＩｎ組成比も
１に近づくことになる。即ち、両者は共にＩｎＡｓ層に
近づくため、図３に示す如くバンド不連続量は小さくな
り、２次元電子ガス４ａの電子濃度Ｎｓは低下してしま
うことになる。
ｎＡｌＡｓドープ層６との各々のＩｎ組成比について説
明する。上述のように、高移動度化を図ってＩｎ組成比
を大きくして１に近づけた場合、チャネル層４と格子整
合をとるためにＩｎＡｌＡｓドープ層６のＩｎ組成比も
１に近づくことになる。即ち、両者は共にＩｎＡｓ層に
近づくため、図３に示す如くバンド不連続量は小さくな
り、２次元電子ガス４ａの電子濃度Ｎｓは低下してしま
うことになる。
【００２９】そのため、本実施例では、ＩｎＸ Ｇａ１
−ｘ Ａｓチャネル層４のＩｎ組成比ｘよりＩｎｙ Ａ
ｌ１−ｙ Ａｓドープ層６のＩｎ組成比ｙを小さくして
いる。即ち、図３より明らかなように、ｘ＞ｙの関係と
することにより、ｘ＝ｙの場合よりも大きなバンド不連
続量を得ることが可能となり、結果として電子濃度の低
下を防ぐことが可能となる。
−ｘ Ａｓチャネル層４のＩｎ組成比ｘよりＩｎｙ Ａ
ｌ１−ｙ Ａｓドープ層６のＩｎ組成比ｙを小さくして
いる。即ち、図３より明らかなように、ｘ＞ｙの関係と
することにより、ｘ＝ｙの場合よりも大きなバンド不連
続量を得ることが可能となり、結果として電子濃度の低
下を防ぐことが可能となる。
【００３０】そして、Ｉｎ組成比をｘ＞ｙと異ならせる
ことにより発生する格子不整合とこれに伴う転位欠陥の
発生に対して、本実施例では、Ｉｎ組成比がｙ（＝０．
６５）である層（ＩｎＡｌＡｓスペーサ層５，ｎ型Ｉｎ
ＡｌＡｓドープ層６，ｎ型ＩｎＧａＡｓキャップ層７）
の厚さの合計が臨界膜厚より小さくなるように設定し、
結晶格子を弾性的に歪ませて転位欠陥の発生を防止して
いる。図５にＩｎ組成比のズレとエネルギーバランスモ
デルによる臨界膜厚の関係を示す。
ことにより発生する格子不整合とこれに伴う転位欠陥の
発生に対して、本実施例では、Ｉｎ組成比がｙ（＝０．
６５）である層（ＩｎＡｌＡｓスペーサ層５，ｎ型Ｉｎ
ＡｌＡｓドープ層６，ｎ型ＩｎＧａＡｓキャップ層７）
の厚さの合計が臨界膜厚より小さくなるように設定し、
結晶格子を弾性的に歪ませて転位欠陥の発生を防止して
いる。図５にＩｎ組成比のズレとエネルギーバランスモ
デルによる臨界膜厚の関係を示す。
【００３１】本実施例では、充分な電子の供給を行うた
めに、ＩｎＡｌＡｓスペーサ層５を３０Å，ｎ型ＩｎＡ
ｌＡｓドープ層６を４００Å，ｎ型ＩｎＧａＡｓキャッ
プ層７を１００Åとしてこれらキャリア供給層側の合計
膜厚を５３０Åとしている。なお、充分な電子の供給の
ためにはこの程度の膜厚が必要と一般的に言われている
。ここで、臨界膜厚は図５に示す値と常に一致するもの
でもなく、条件によってはある範囲でバラつくことがあ
り、本実施例では、図５の臨界膜厚値に安全係数２を見
込み、図５に示す臨界膜厚値の１／２以下の膜厚として
転位の発生を確実に防ぐことを考慮している。
めに、ＩｎＡｌＡｓスペーサ層５を３０Å，ｎ型ＩｎＡ
ｌＡｓドープ層６を４００Å，ｎ型ＩｎＧａＡｓキャッ
プ層７を１００Åとしてこれらキャリア供給層側の合計
膜厚を５３０Åとしている。なお、充分な電子の供給の
ためにはこの程度の膜厚が必要と一般的に言われている
。ここで、臨界膜厚は図５に示す値と常に一致するもの
でもなく、条件によってはある範囲でバラつくことがあ
り、本実施例では、図５の臨界膜厚値に安全係数２を見
込み、図５に示す臨界膜厚値の１／２以下の膜厚として
転位の発生を確実に防ぐことを考慮している。
【００３２】即ち、本実施例ではＩｎＡｌＡｓスペーサ
層５，ｎ型ＩｎＡｌＡｓドープ層６，ｎ型ＩｎＧａＡｓ
キャップ層７の合計膜厚を５３０Åとしているため、こ
の合計膜厚が許容される膜厚とすれば図５における臨界
膜厚は安全係数の２より１２００Å程度となり、しかし
て本実施例の膜厚において最適なＩｎ組成比のズレは図
５より０．１５であり、Ｉｎ組成比ｙを０．６５に設定
しているのである。
層５，ｎ型ＩｎＡｌＡｓドープ層６，ｎ型ＩｎＧａＡｓ
キャップ層７の合計膜厚を５３０Åとしているため、こ
の合計膜厚が許容される膜厚とすれば図５における臨界
膜厚は安全係数の２より１２００Å程度となり、しかし
て本実施例の膜厚において最適なＩｎ組成比のズレは図
５より０．１５であり、Ｉｎ組成比ｙを０．６５に設定
しているのである。
【００３３】なお、図３よりＩｎ組成比のズレを大きく
とればバンド不連続量は大きくなり電子濃度をより向上
させ得ることが考えられるが、図５に示すように臨界膜
厚はより小さくなる。その場合、２次元電子ガス４ａに
充分な電子を供給するためには臨界膜厚により薄くなる
キャリア供給層に充分なドーパントを導入しておくよう
にすればよい。
とればバンド不連続量は大きくなり電子濃度をより向上
させ得ることが考えられるが、図５に示すように臨界膜
厚はより小さくなる。その場合、２次元電子ガス４ａに
充分な電子を供給するためには臨界膜厚により薄くなる
キャリア供給層に充分なドーパントを導入しておくよう
にすればよい。
【００３４】次に、図６にＩｎＧａＡｓチャネル層４の
Ｉｎ組成比ｘと電子濃度Ｎｓの関係を、Ｉｎ組成比のズ
レをパラメータとして示す。なお、図６の特性は、ｎ型
ＩｎＡｌＡｓドープ層６へのドープ濃度は４×１０１８
ｃｍ−３，ＩｎＡｌＡｓスペーサ層５の厚さは３０Å，
温度は３００゜Ｋの場合のものである。
Ｉｎ組成比ｘと電子濃度Ｎｓの関係を、Ｉｎ組成比のズ
レをパラメータとして示す。なお、図６の特性は、ｎ型
ＩｎＡｌＡｓドープ層６へのドープ濃度は４×１０１８
ｃｍ−３，ＩｎＡｌＡｓスペーサ層５の厚さは３０Å，
温度は３００゜Ｋの場合のものである。
【００３５】Ｉｎ組成比のズレが０，即ちｘ＝ｙの場合
に比べて、Ｉｎ組成比のズレが大きい程、高移動度の望
めるＩｎ組成比の高い領域において電子濃度の低下が抑
制されているのがわかる。
に比べて、Ｉｎ組成比のズレが大きい程、高移動度の望
めるＩｎ組成比の高い領域において電子濃度の低下が抑
制されているのがわかる。
【００３６】ここで、図７の移動度値を利用して、Ｉｎ
ＧａＡｓチャネル層４のＩｎ組成比ｘとトランジスタの
高周波特性，即ち電子濃度と移動度との積の関係を表す
と、図８の如くなる。
ＧａＡｓチャネル層４のＩｎ組成比ｘとトランジスタの
高周波特性，即ち電子濃度と移動度との積の関係を表す
と、図８の如くなる。
【００３７】図８から明らかなように、Ｉｎ組成比差（
ズレ）が大きい程、移動度と電子濃度の積の値は大きく
なり、また、その最大値をとるＩｎ組成比（性能上最適
と考えられる組成比）も大きくなる。即ち、Ｉｎ組成比
差を０．１５とする本実施例では厳密にはＩｎＧａＡｓ
チャネル層４のＩｎ組成比ｘを０．８３、一方ＩｎＡｌ
Ａｓドープ層６のＩｎ組成比ｙは０．６８に制御するの
が最適である。また、図８より、ｘ＝ｙとする従来構造
に比して、その積の最大値，即ち電界効果トランジスタ
の高周波特性は約１．６倍向上させることができる。
ズレ）が大きい程、移動度と電子濃度の積の値は大きく
なり、また、その最大値をとるＩｎ組成比（性能上最適
と考えられる組成比）も大きくなる。即ち、Ｉｎ組成比
差を０．１５とする本実施例では厳密にはＩｎＧａＡｓ
チャネル層４のＩｎ組成比ｘを０．８３、一方ＩｎＡｌ
Ａｓドープ層６のＩｎ組成比ｙは０．６８に制御するの
が最適である。また、図８より、ｘ＝ｙとする従来構造
に比して、その積の最大値，即ち電界効果トランジスタ
の高周波特性は約１．６倍向上させることができる。
【００３８】以上のように、ＩｎＧａＡｓチャネル層４
のＩｎ組成比ｘを大きくして高移動度化を図るとともに
、該ＩｎＧａＡｓチャネル層４へキャリア供給をするＩ
ｎＡｌＡｓ層６はそのＩｎ組成ｙをｙ＜ｘの関係とする
ことにより、バンドギャップ差を大きくとることができ
、電子濃度の低下を抑制することができ、トランジスタ
の全体的な性能向上を図ることができる。また、ＩｎＧ
ａＡｓ層４とＩｎＡｌＡｓ層６のＩｎ組成比差より生じ
る格子不整合の影響はＩｎＡｌＡｓ層をそのＩｎ組成比
差に応じた臨界膜厚以下とすることで解決することがで
き、高速動作に優れ、マイクロ波以上の超高周波デバイ
スに最適な基本構造を得ることができる。
のＩｎ組成比ｘを大きくして高移動度化を図るとともに
、該ＩｎＧａＡｓチャネル層４へキャリア供給をするＩ
ｎＡｌＡｓ層６はそのＩｎ組成ｙをｙ＜ｘの関係とする
ことにより、バンドギャップ差を大きくとることができ
、電子濃度の低下を抑制することができ、トランジスタ
の全体的な性能向上を図ることができる。また、ＩｎＧ
ａＡｓ層４とＩｎＡｌＡｓ層６のＩｎ組成比差より生じ
る格子不整合の影響はＩｎＡｌＡｓ層をそのＩｎ組成比
差に応じた臨界膜厚以下とすることで解決することがで
き、高速動作に優れ、マイクロ波以上の超高周波デバイ
スに最適な基本構造を得ることができる。
【００３９】次に本発明の第２実施例について説明する
。上記第１実施例では、図１におけるＩｎＡｌＡｓスペ
ーサ層５のＩｎ組成比をｙとしてｎ型ＩｎＡｌＡｓドー
プ層６のＩｎ組成比ｙと同じとするものであったが、本
第２実施例ではＩｎＡｌＡｓスペーサ層５のＩｎ組成比
をＩｎＧａＡｓチャネル層４と同じ組成比ｘとするもの
である。
。上記第１実施例では、図１におけるＩｎＡｌＡｓスペ
ーサ層５のＩｎ組成比をｙとしてｎ型ＩｎＡｌＡｓドー
プ層６のＩｎ組成比ｙと同じとするものであったが、本
第２実施例ではＩｎＡｌＡｓスペーサ層５のＩｎ組成比
をＩｎＧａＡｓチャネル層４と同じ組成比ｘとするもの
である。
【００４０】これは、各層をＭＢＥ成長装置で成長させ
る場合、Ｉｎ蒸発源を２本有していれば上記第１実施例
の構造でも問題ないが、Ｉｎ蒸発源が１本の場合、上記
第１実施例の構造ではＩｎＧａＡｓチャネル層４とＩｎ
ＡｌＡｓスペーサ層５のＩｎ組成比が異なるため、ここ
で一度結晶成長を中断してＩｎ蒸発源の温度を変える必
要がある。この成長中断させる界面は２次元電子ガス４
ａが走行する重要なヘテロ界面であるため、成長中断に
より真空中の残留不純物が付着すると移動度低下を引き
起こす要因となる。そこで、第２実施例のようにＩｎＡ
ｌＡｓスペーサ層５のＩｎ組成をＩｎＧａＡｓチャネル
層４と同じとすれば、この界面での成長中断は必要でな
くなる。なお、ＩｎＡｌＡｓスペーサ層５とｎ型ＩｎＡ
ｌＡｓドープ層６の間で成長中断が必要となるが、この
界面は２次元電子ガスの存在確率はほとんど０の領域で
あり、移動度低下の原因とならない。従って、本第２実
施例によればＩｎ蒸発源が１本の場合、移動度低下を有
効に防止することができる。
る場合、Ｉｎ蒸発源を２本有していれば上記第１実施例
の構造でも問題ないが、Ｉｎ蒸発源が１本の場合、上記
第１実施例の構造ではＩｎＧａＡｓチャネル層４とＩｎ
ＡｌＡｓスペーサ層５のＩｎ組成比が異なるため、ここ
で一度結晶成長を中断してＩｎ蒸発源の温度を変える必
要がある。この成長中断させる界面は２次元電子ガス４
ａが走行する重要なヘテロ界面であるため、成長中断に
より真空中の残留不純物が付着すると移動度低下を引き
起こす要因となる。そこで、第２実施例のようにＩｎＡ
ｌＡｓスペーサ層５のＩｎ組成をＩｎＧａＡｓチャネル
層４と同じとすれば、この界面での成長中断は必要でな
くなる。なお、ＩｎＡｌＡｓスペーサ層５とｎ型ＩｎＡ
ｌＡｓドープ層６の間で成長中断が必要となるが、この
界面は２次元電子ガスの存在確率はほとんど０の領域で
あり、移動度低下の原因とならない。従って、本第２実
施例によればＩｎ蒸発源が１本の場合、移動度低下を有
効に防止することができる。
【００４１】また、格子定数の異なる結晶であるＩｎＸ
Ｇａ１−ｘ Ａｓチャネル層４とｎ型Ｉｎｙ Ａｌ１
−ｙ Ａｓドープ層６の接合では、基本的には厚さの薄
いｎ型Ｉｎｙ Ａｌ１−ｙ Ａｓドープ層６側が歪むと
考えられるが、厚い方であるＩｎＸ Ｇａ１−ｘ Ａｓ
チャネル層４の界面近傍も若干歪むものと推測される。 歪みは移動度低下を引き起こす。しかしながら、本第２
実施例の構造においては、ＩｎＡｌＡｓスペーサ層５と
ｎ型ＩｎＡｌＡｓドープ層６の界面でＩｎ組成が切り換
えられるので、厚い方の界面近傍（即ち、若干の歪みが
予想される領域）はＩｎＡｌＡｓスペーサ層５であり、
２次元電子ガス４ａが走行するＩｎＧａＡｓチャネル層
４の歪みは低減される。この点においても、本第２実施
例は移動度低下抑制に有利である。
Ｇａ１−ｘ Ａｓチャネル層４とｎ型Ｉｎｙ Ａｌ１
−ｙ Ａｓドープ層６の接合では、基本的には厚さの薄
いｎ型Ｉｎｙ Ａｌ１−ｙ Ａｓドープ層６側が歪むと
考えられるが、厚い方であるＩｎＸ Ｇａ１−ｘ Ａｓ
チャネル層４の界面近傍も若干歪むものと推測される。 歪みは移動度低下を引き起こす。しかしながら、本第２
実施例の構造においては、ＩｎＡｌＡｓスペーサ層５と
ｎ型ＩｎＡｌＡｓドープ層６の界面でＩｎ組成が切り換
えられるので、厚い方の界面近傍（即ち、若干の歪みが
予想される領域）はＩｎＡｌＡｓスペーサ層５であり、
２次元電子ガス４ａが走行するＩｎＧａＡｓチャネル層
４の歪みは低減される。この点においても、本第２実施
例は移動度低下抑制に有利である。
【００４２】なお、上記実施例ではＩｎＧａＡｓグレー
ディッドバッファ層を用いて基板１とチャネル層４の格
子不整合による影響を緩和するようにしていたが、これ
はＩｎＡｌＡｓによるものであってもよく、また歪超格
子バッファ層あるいはこれらの組合せ等を用いることに
より転位欠陥を低減するようにしてもよい。
ディッドバッファ層を用いて基板１とチャネル層４の格
子不整合による影響を緩和するようにしていたが、これ
はＩｎＡｌＡｓによるものであってもよく、また歪超格
子バッファ層あるいはこれらの組合せ等を用いることに
より転位欠陥を低減するようにしてもよい。
【００４３】また、上記実施例ではキャリア供給層とし
てＳｉをドープしたｎ型のＩｎＡｌＡｓドープ層６を用
いてヘテロ界面に２次元電子ガスを生成するものを説明
したが、Ｐ型ドーパントを注入して２次元正孔ガスを形
成するものにおいても本発明は実施可能である。
てＳｉをドープしたｎ型のＩｎＡｌＡｓドープ層６を用
いてヘテロ界面に２次元電子ガスを生成するものを説明
したが、Ｐ型ドーパントを注入して２次元正孔ガスを形
成するものにおいても本発明は実施可能である。
【図１】本発明第１実施例の電界効果トランジスタを示
す断面構造図である。
す断面構造図である。
【図２】ＩｎＧａＡｓのＩｎ組成比ｘと格子定数と移動
度の関係を示すグラフである。
度の関係を示すグラフである。
【図３】ＩｎＡｌＡｓ，ＩｎＧａＡｓのバンドギャップ
のＩｎ組成比依存性を示す特性図である。
のＩｎ組成比依存性を示す特性図である。
【図４】２次元電子ガス層の電子濃度ＮＳ とバンド不
連続量との関係を示す特性図である。
連続量との関係を示す特性図である。
【図５】ＩｎＡｌＡｓドープ層を含むＩｎ組成比ｙの各
層の合計の臨界膜厚とＩｎ組成比差との関係を示す特性
図である。
層の合計の臨界膜厚とＩｎ組成比差との関係を示す特性
図である。
【図６】Ｉｎ組成比差をパラメータとする電子濃度ＮＳ
とＩｎ組成比ｘの関係を示す特性図である。
とＩｎ組成比ｘの関係を示す特性図である。
【図７】ＩｎＧａＡｓの電子移動度のＩｎ組成比依存性
を示す特性図である。
を示す特性図である。
【図８】ＩｎＧａＡｓの移動度と電子濃度との積のＩｎ
組成比ｘ依存性をＩｎ組成比差をパラメータにして示す
特性図である。
組成比ｘ依存性をＩｎ組成比差をパラメータにして示す
特性図である。
１ 半絶縁性ＧａＡｓ基板
２ ＩｎＧａＡｓグレーディッドバッファ層３ Ｉ
ｎＸ Ａｌ１−ｘ Ａｓバリア層４ ＩｎＸ Ｇａ１
−ｘ Ａｓチャネル層４ａ ２次元電子ガス ５ Ｉｎｙ Ａｌ１−ｙ Ａｓスペーサ層６ ｎ型
Ｉｎｙ Ａｌ１−ｙ Ａｓドープ層７ ｎ型Ｉｎｙ
Ｇａ１−ｙ Ａｓキャップ層８ ドレイン電極 ９ ゲート電極 １０ ソース電極
ｎＸ Ａｌ１−ｘ Ａｓバリア層４ ＩｎＸ Ｇａ１
−ｘ Ａｓチャネル層４ａ ２次元電子ガス ５ Ｉｎｙ Ａｌ１−ｙ Ａｓスペーサ層６ ｎ型
Ｉｎｙ Ａｌ１−ｙ Ａｓドープ層７ ｎ型Ｉｎｙ
Ｇａ１−ｙ Ａｓキャップ層８ ドレイン電極 ９ ゲート電極 １０ ソース電極
Claims (2)
- 【請求項１】 ＩｎＧａＡｓとそれよりエネルギ・バ
ンド幅の広いＩｎＡｌＡｓによるＩｎＡｌＡｓ／ＩｎＧ
ａＡｓヘテロ接合において、ＩｎＡｌＡｓのＩｎ組成比
はＩｎＧａＡｓのＩｎ組成比より小としてＩｎＧａＡｓ
とＩｎＡｌＡｓのバンド不連続量をＩｎ組成比が同等で
ある場合より大きくし、かつ、ＩｎＡｌＡｓの膜厚はＩ
ｎＧａＡｓとのＩｎ組成比差によって生じる格子不整合
に伴う転位発生を抑制すべく該Ｉｎ組成比差に応じた臨
界膜厚以下に設定されていることを特徴とするＩｎＡｌ
Ａｓ／ＩｎＧａＡｓヘテロ接合構造半導体装置。 - 【請求項２】 ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接
合界面のＩｎＧａＡｓ層に形成される２次元キャリアガ
スを能動層として、この２次元キャリアガスへＩｎＡｌ
Ａｓ層を介してソース・ドレイン電極よりキャリアを供
給し、該２次元キャリアガスのキャリア走行をゲート電
極に印加される電界によって制御する電界効果トランジ
スタであって、前記ＩｎＧａＡｓ層はそのＩｎ組成比が
０．５３より大なる値に設定されており、前記ＩｎＧａ
Ａｓ層に形成される前記２次元キャリアガスにキャリア
を供給する前記ＩｎＡｌＡｓ層は、そのＩｎ組成比が前
記ＩｎＧａＡｓ層のＩｎ組成比より小なる値に設定され
るとともに、その膜厚が前記ＩｎＧａＡｓ層とのＩｎ組
成比差によって生じる格子不整合に伴う転位発生を抑制
すべく該Ｉｎ組成比差に応じた臨界膜厚以下に設定され
ていることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06017191A JP3158467B2 (ja) | 1991-03-25 | 1991-03-25 | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06017191A JP3158467B2 (ja) | 1991-03-25 | 1991-03-25 | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04294547A true JPH04294547A (ja) | 1992-10-19 |
| JP3158467B2 JP3158467B2 (ja) | 2001-04-23 |
Family
ID=13134452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06017191A Expired - Fee Related JP3158467B2 (ja) | 1991-03-25 | 1991-03-25 | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3158467B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367182A (en) * | 1992-03-25 | 1994-11-22 | Nippondenso Co., Ltd. | Compound semiconductor device for reducing the influence of resistance anisotropy on operating characteristics thereof |
| US5449928A (en) * | 1992-10-27 | 1995-09-12 | Nippondenso Co., Ltd. | Compound semiconductor substrate having a hetero-junction and a field-effect transistor using the same |
| CN112736132A (zh) * | 2021-01-06 | 2021-04-30 | 湖北文理学院 | InP PHEMT外延结构及其制备方法 |
-
1991
- 1991-03-25 JP JP06017191A patent/JP3158467B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367182A (en) * | 1992-03-25 | 1994-11-22 | Nippondenso Co., Ltd. | Compound semiconductor device for reducing the influence of resistance anisotropy on operating characteristics thereof |
| US5449928A (en) * | 1992-10-27 | 1995-09-12 | Nippondenso Co., Ltd. | Compound semiconductor substrate having a hetero-junction and a field-effect transistor using the same |
| CN112736132A (zh) * | 2021-01-06 | 2021-04-30 | 湖北文理学院 | InP PHEMT外延结构及其制备方法 |
| CN112736132B (zh) * | 2021-01-06 | 2023-06-20 | 湖北文理学院 | InP PHEMT外延结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3158467B2 (ja) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5837565A (en) | Semiconductor device | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JP2004221363A (ja) | 高速電子移動度トランジスタ用エピタキシャルウェハ | |
| US20120025170A1 (en) | P-type semiconductor devices | |
| JP2004207471A (ja) | 化合物半導体エピタキシャル基板及びその製造方法 | |
| JP3158467B2 (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| KR102781870B1 (ko) | 다중 스트레인 구조를 가지는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP2003332353A (ja) | 通信機器用半導体装置及び通信システム用機器 | |
| JP5119644B2 (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP2572484B2 (ja) | 電界効果トランジスタ | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JP2004342742A (ja) | 通信機器用半導体装置 | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JPH06244217A (ja) | ヘテロ接合半導体装置 | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JPH0645368A (ja) | ヘテロ接合半導体装置 | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JPS62266874A (ja) | 半導体装置 | |
| JP2006114659A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000627 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| LAPS | Cancellation because of no payment of annual fees |