JPH04298031A - ＴｉＷ／Ａｌ積層配線上のタングステン選択成長方法 - Google Patents
ＴｉＷ／Ａｌ積層配線上のタングステン選択成長方法Info
- Publication number
- JPH04298031A JPH04298031A JP6332291A JP6332291A JPH04298031A JP H04298031 A JPH04298031 A JP H04298031A JP 6332291 A JP6332291 A JP 6332291A JP 6332291 A JP6332291 A JP 6332291A JP H04298031 A JPH04298031 A JP H04298031A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- hole
- gas
- tiw
- sih4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にＴｉＷ／Ａｌ−Ｓｉ積層配線上にタングス
テンを選択成長させる方法の改良に関する。
に関し、特にＴｉＷ／Ａｌ−Ｓｉ積層配線上にタングス
テンを選択成長させる方法の改良に関する。
【０００２】
【従来の技術と課題】底部がＴｉＷ／Ａｌ−Ｓｉ積層で
構成されたスルーホールにタングステンを選択成長させ
て埋め込む場合、従来ＷＦ６の還元種としてＳｉＨ４を
用いるＣＶＤ法でタングステン成長を行う方法がある。
構成されたスルーホールにタングステンを選択成長させ
て埋め込む場合、従来ＷＦ６の還元種としてＳｉＨ４を
用いるＣＶＤ法でタングステン成長を行う方法がある。
【０００３】しかしこの方法によって生成するタングス
テン膜は下地のメタル配線とＷとの界面が制御しにくく
厚みのばらつきも大きいのでばらつきの少ない安定した
抵抗値を有するスルーホールを得ることができない。し
たがって得られた半導体装置はデバイスに適用するには
不適切である。
テン膜は下地のメタル配線とＷとの界面が制御しにくく
厚みのばらつきも大きいのでばらつきの少ない安定した
抵抗値を有するスルーホールを得ることができない。し
たがって得られた半導体装置はデバイスに適用するには
不適切である。
【０００４】
【課題を解決するための手段と作用】この発明は上記の
問題点を改善するのを目的とするもので底部がＴｉＷ／
Ａｌ−Ｓｉ積層配線で構成されたスルーホールに、ＷＦ
６の還元種として水素ガスを用いるＣＶＤ法で上記積層
上をタングステンにて被覆させ、次いでＷＦ６の還元種
としてＳｉＨ４を用いるＣＶＤ法でタングステンを選択
成長させて、スルーホールを埋めることからなる半導体
装置のＴｉＷ／Ａｌ積層配線上のタングステン選択成長
方法を提供するものである。
問題点を改善するのを目的とするもので底部がＴｉＷ／
Ａｌ−Ｓｉ積層配線で構成されたスルーホールに、ＷＦ
６の還元種として水素ガスを用いるＣＶＤ法で上記積層
上をタングステンにて被覆させ、次いでＷＦ６の還元種
としてＳｉＨ４を用いるＣＶＤ法でタングステンを選択
成長させて、スルーホールを埋めることからなる半導体
装置のＴｉＷ／Ａｌ積層配線上のタングステン選択成長
方法を提供するものである。
【０００５】底部がＴｉＷ／Ａｌ−Ｓｉ積層で構成され
たスルーホールは一般に、次のようにして作製される。 まずＳｉ基板上に熱酸化法やＣＶＤ法で絶縁膜としての
ＳｉＯ２膜を堆積させ、その上にスパッタリング法でＴ
ｉＷ／Ａｌ−Ｓｉの積層配線を形成し、次にフォトリソ
グラフィとドライエッチングによってＴｉＷ／Ａｌ−Ｓ
ｉ層をエッチングしてＴｉＷ／Ａｌ−Ｓｉ層の積層配線
を作製する。
たスルーホールは一般に、次のようにして作製される。 まずＳｉ基板上に熱酸化法やＣＶＤ法で絶縁膜としての
ＳｉＯ２膜を堆積させ、その上にスパッタリング法でＴ
ｉＷ／Ａｌ−Ｓｉの積層配線を形成し、次にフォトリソ
グラフィとドライエッチングによってＴｉＷ／Ａｌ−Ｓ
ｉ層をエッチングしてＴｉＷ／Ａｌ−Ｓｉ層の積層配線
を作製する。
【０００６】次にその上に常法によってプラズマＳｉＯ
２膜、スピンオングラス（ＳＯＧ）、およびＣＶＤ酸化
膜〔ＮＳＧ（非ドープトケイ酸ガラス）、ＰＳＧ（リン
ケイ酸ガラス）など〕の絶縁膜を積層し、次いでフォト
リソグラフィとドライエッチングによって、上記の絶縁
膜の積層をエッチングしてスルーホールが形成される。
２膜、スピンオングラス（ＳＯＧ）、およびＣＶＤ酸化
膜〔ＮＳＧ（非ドープトケイ酸ガラス）、ＰＳＧ（リン
ケイ酸ガラス）など〕の絶縁膜を積層し、次いでフォト
リソグラフィとドライエッチングによって、上記の絶縁
膜の積層をエッチングしてスルーホールが形成される。
【０００７】次にまず２７０〜４００°ＣでＷＦ６を水
素ガスで還元して各スルーホールにタングステンを成長
させ、次いで２３０〜２７０°ＣでＷＦ６をＳｉＨ４で
還元し約２２０〜２７０°Ｃでダンステンを成長させる
。
素ガスで還元して各スルーホールにタングステンを成長
させ、次いで２３０〜２７０°ＣでＷＦ６をＳｉＨ４で
還元し約２２０〜２７０°Ｃでダンステンを成長させる
。
【０００８】上記のこの発明の方法によれば、タングス
テン成長をＷＦ６の還元種としてＳｉＨ４のみを用いて
行った場合と比べて、膜厚制御性がよいタングステン層
が得られて、抵抗のばらつきが小さく、しかもスルーホ
ールの抵抗値も低くすることができて歩留まりも向上す
る。
テン成長をＷＦ６の還元種としてＳｉＨ４のみを用いて
行った場合と比べて、膜厚制御性がよいタングステン層
が得られて、抵抗のばらつきが小さく、しかもスルーホ
ールの抵抗値も低くすることができて歩留まりも向上す
る。
【０００９】上記の現象は、ＷＦ６の還元種として水素
ガスを用いてＴｉＷ層上をタングステンで被覆させる場
合２７０°Ｃ以上の温度が必要であるが、この場合、Ｗ
Ｆ６の還元がゆっくりと行われ、２００Å／ｍｉｎ以下
の成膜速度でＷ成長の反応が行われるので、ＴｉＷ層上
に多数のタングステン核が発生するためと考えられる。
ガスを用いてＴｉＷ層上をタングステンで被覆させる場
合２７０°Ｃ以上の温度が必要であるが、この場合、Ｗ
Ｆ６の還元がゆっくりと行われ、２００Å／ｍｉｎ以下
の成膜速度でＷ成長の反応が行われるので、ＴｉＷ層上
に多数のタングステン核が発生するためと考えられる。
【００１０】
【実施例】以下図に示す実施例に基づいてこの発明を詳
述するが、これによってこの発明は限定を受けるもので
はない。
述するが、これによってこの発明は限定を受けるもので
はない。
【００１１】まずＳｉ基板１の上に熱酸化法（９００°
Ｃ）によって約３０００Å厚のＳｉＯ２膜２を作製する
。次に、スパッタリング法（物理的蒸気凝縮法）で約４
０００Å厚のＡｌ−Ｓｉ膜３と約５００Å厚のＴｉＷ膜
４を順に形成させる 図１（ａ） 。
Ｃ）によって約３０００Å厚のＳｉＯ２膜２を作製する
。次に、スパッタリング法（物理的蒸気凝縮法）で約４
０００Å厚のＡｌ−Ｓｉ膜３と約５００Å厚のＴｉＷ膜
４を順に形成させる 図１（ａ） 。
【００１２】次にレジスト５を用いて上記３と４の層を
ドライエッチングして３と４との層からなるゲート電極
３４を作製する［図１（ｂ）］。
ドライエッチングして３と４との層からなるゲート電極
３４を作製する［図１（ｂ）］。
【００１３】次いで、これらの上に、順に、２０００Å
厚のプラズマＳｉＯ２層６、タイプ７のＳＯＧ７（シラ
ノール系樹脂）、２０００Å厚のＰＳＧ層８、タイプ２
のＳＯＧ９および３０００Å厚のＰＳＧ層１０を積層す
る［図１（ｃ）］。
厚のプラズマＳｉＯ２層６、タイプ７のＳＯＧ７（シラ
ノール系樹脂）、２０００Å厚のＰＳＧ層８、タイプ２
のＳＯＧ９および３０００Å厚のＰＳＧ層１０を積層す
る［図１（ｃ）］。
【００１４】次にレジスト１１を用いて、上記の６，８
および１０の層をドライエッチングして、スルーホール
１２を形成する［図１（ｄ）］。
および１０の層をドライエッチングして、スルーホール
１２を形成する［図１（ｄ）］。
【００１５】次に水素ガスとＷＦガスの混合物（流量Ｈ
２／ＷＦ６＝５０ｓｃｃｍ／１ｓｃｃｍ）を約３２０°
Ｃで１５ｍＴｏｒｒの圧力下で反応させてスルーホール
１２内にタングステンを成長させ、さらにＳｉＨ４ガス
とＷＦ６ガスの混合物（流量ＳｉＨ４／ＷＦ６＝８ｓｃ
ｃｍ／１０ｓｃｃｍ）を約２５０°Ｃで１５ｍＴｏｒｒ
の圧力下で反応させてタングステン１３を成長させた。
２／ＷＦ６＝５０ｓｃｃｍ／１ｓｃｃｍ）を約３２０°
Ｃで１５ｍＴｏｒｒの圧力下で反応させてスルーホール
１２内にタングステンを成長させ、さらにＳｉＨ４ガス
とＷＦ６ガスの混合物（流量ＳｉＨ４／ＷＦ６＝８ｓｃ
ｃｍ／１０ｓｃｃｍ）を約２５０°Ｃで１５ｍＴｏｒｒ
の圧力下で反応させてタングステン１３を成長させた。
【００１６】一方別個に同様の方法で作製したスルーホ
ールに比較対照として上記のＳｉＨ４ガスとＷＦ６とだ
けでタングステン１３を成長させた。
ールに比較対照として上記のＳｉＨ４ガスとＷＦ６とだ
けでタングステン１３を成長させた。
【００１７】タングステンの成長をこの発明の方法で実
施した場合のスルーホール抵抗値の測定結果を図２に示
し、またタングステンの成長をＷＦ６／ＳｉＨ４の１段
階のみで行った場合のスルーホール抵抗値の測定結果を
図３に示すが、本願発明の方法によるものの方が抵抗値
のばらつきが小さいことは明らかである。
施した場合のスルーホール抵抗値の測定結果を図２に示
し、またタングステンの成長をＷＦ６／ＳｉＨ４の１段
階のみで行った場合のスルーホール抵抗値の測定結果を
図３に示すが、本願発明の方法によるものの方が抵抗値
のばらつきが小さいことは明らかである。
【００１８】
【発明の効果】この発明の方法によれば、スルーホール
内のタングステンの膜厚制御性が向上し抵抗値のばらつ
きが小さくなる。したがってスルーホールの抵抗自体を
小さくすることができ、歩留まりが向上する。
内のタングステンの膜厚制御性が向上し抵抗値のばらつ
きが小さくなる。したがってスルーホールの抵抗自体を
小さくすることができ、歩留まりが向上する。
【図１】図１の（ａ）〜（ｄ）は、この発明の方法の工
程を示す説明図である。
程を示す説明図である。
【図２】スルーホール（ＴｉＷ／Ａｌ−Ｓｉ上）にこの
発明の方法でタングステンを選択成長させた場合の抵抗
値測定結果を示す図である。
発明の方法でタングステンを選択成長させた場合の抵抗
値測定結果を示す図である。
【図３】ＷＦ６／ＳｉＨ４のみでスルーホール（同上）
にタングステンを選択成長させた場合の抵抗値測定結果
を示す図である。
にタングステンを選択成長させた場合の抵抗値測定結果
を示す図である。
１ Ｓｉ基板
２ ＳｉＯ２膜
３ Ａｌ−Ｓｉ膜
４ ＴｉＷ膜
５ レジスト
６ プラズマＳｉＯ２層
７ ＳＯＧ
８ ＰＳＧ
９ ＳＯＧ
１０ ＰＳＧ
１１ レジスト
１２ スルーホール
１３ タングステン層
３４ ゲート電極
Claims (1)
- 【請求項１】 底部がＴｉＷ／Ａｌ−Ｓｉ積層配線で
構成されたスルーホールに、ＷＦ６の還元種として水素
ガスを用いるＣＶＤ法で上記積層上をタングステンにて
被覆させ、次いでＷＦ６の還元種としてＳｉＨ４を用い
るＣＶＤ法でタングステンを選択成長させて、スルーホ
ールを埋めることからなる半導体装置のＴｉＷ／Ａｌ積
層配線上のタングステン選択成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6332291A JPH04298031A (ja) | 1991-03-27 | 1991-03-27 | ＴｉＷ／Ａｌ積層配線上のタングステン選択成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6332291A JPH04298031A (ja) | 1991-03-27 | 1991-03-27 | ＴｉＷ／Ａｌ積層配線上のタングステン選択成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04298031A true JPH04298031A (ja) | 1992-10-21 |
Family
ID=13225915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6332291A Pending JPH04298031A (ja) | 1991-03-27 | 1991-03-27 | ＴｉＷ／Ａｌ積層配線上のタングステン選択成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04298031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048792A (en) * | 1996-06-27 | 2000-04-11 | Nec Corporation | Method for manufacturing an interconnection structure in a semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208850A (ja) * | 1985-03-13 | 1986-09-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63250463A (ja) * | 1987-04-08 | 1988-10-18 | Ulvac Corp | 金属薄膜形成方法 |
-
1991
- 1991-03-27 JP JP6332291A patent/JPH04298031A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208850A (ja) * | 1985-03-13 | 1986-09-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63250463A (ja) * | 1987-04-08 | 1988-10-18 | Ulvac Corp | 金属薄膜形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048792A (en) * | 1996-06-27 | 2000-04-11 | Nec Corporation | Method for manufacturing an interconnection structure in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| JP3100575B2 (ja) | 半導体の開口に選択的に金属を蒸着する方法 | |
| JPH0548935B2 (ja) | ||
| JPH0750295A (ja) | 半導体装置の製造方法 | |
| JPH04298031A (ja) | ＴｉＷ／Ａｌ積層配線上のタングステン選択成長方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH0529470A (ja) | 配線の形成方法 | |
| JP3057869B2 (ja) | 半導体装置の製造方法 | |
| US5324536A (en) | Method of forming a multilayered structure | |
| JP2819869B2 (ja) | 半導体装置の製造方法 | |
| JP2998444B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3158421B2 (ja) | 配線の形成方法 | |
| JPH0611045B2 (ja) | 多層配線の製造方法 | |
| JPH056938A (ja) | 多層配線の形成方法 | |
| JP2702293B2 (ja) | 半導体装置の製造方法 | |
| JPH0513407A (ja) | 半導体装置およびその製造方法 | |
| JP2677180B2 (ja) | 半導体装置の製造方法 | |
| JPH0828357B2 (ja) | 多層構造の形成方法 | |
| JPH0810692B2 (ja) | 半導体装置の製造方法 | |
| JPH0336734A (ja) | 半導体装置の製造方法 |