JPH04299722A - マイクロコンピュータシステムのキースキャン回路及びその方法 - Google Patents
マイクロコンピュータシステムのキースキャン回路及びその方法Info
- Publication number
- JPH04299722A JPH04299722A JP3273930A JP27393091A JPH04299722A JP H04299722 A JPH04299722 A JP H04299722A JP 3273930 A JP3273930 A JP 3273930A JP 27393091 A JP27393091 A JP 27393091A JP H04299722 A JPH04299722 A JP H04299722A
- Authority
- JP
- Japan
- Prior art keywords
- key
- bit
- value
- memory
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/003—Phantom keys detection and prevention
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は双方向ポートを使うマイ
クロコンピュータシステムに適用されるキースキャン回
路及びその方法に係り、特にキースキャン時回路短落防
止用のダイオードが不必要であり、簡単な回路の構成で
キーチェックまたは自動でシステムを動作させる機能を
実現するに使われるマイクロコンピュータシステムのキ
ースキャン回路及びその方法に関する。
クロコンピュータシステムに適用されるキースキャン回
路及びその方法に係り、特にキースキャン時回路短落防
止用のダイオードが不必要であり、簡単な回路の構成で
キーチェックまたは自動でシステムを動作させる機能を
実現するに使われるマイクロコンピュータシステムのキ
ースキャン回路及びその方法に関する。
【０００２】
【従来の技術】本出願人の韓国特許第８９−２２９７号
に開示されている通りの従来のキースキャン回路には図
１に示したように、キーマトリックス回路３で感知され
た信号がマルチプレクサ４を通じてマイクロプロセッサ
１のデータ入力ポートに連結している。図１において、
マイクロプロセッサ１の出力ポートＰ０〜Ｐ３をデマル
チプレクサ２の入力端ａ，ｂ，ｃ，ｄに連結し、デマル
チプレクサ２の出力端０〜Ｆで順次に下降パルスをマト
リックス回路３の行スキャンラインＹ０〜Ｙ１５に出力
する。その後、マトリックス回路３の列スキャンライン
Ｘ０〜Ｘ７に対するデータがマルチプレクサ４の入力端
子０〜７に入力され、マルチプレクサ４の出力Ｑ０〜Ｑ
２はマイクロプロセッサ１のデータ入力ポートＤ０〜Ｄ
２に入力されキーボードをスキャンしている。
に開示されている通りの従来のキースキャン回路には図
１に示したように、キーマトリックス回路３で感知され
た信号がマルチプレクサ４を通じてマイクロプロセッサ
１のデータ入力ポートに連結している。図１において、
マイクロプロセッサ１の出力ポートＰ０〜Ｐ３をデマル
チプレクサ２の入力端ａ，ｂ，ｃ，ｄに連結し、デマル
チプレクサ２の出力端０〜Ｆで順次に下降パルスをマト
リックス回路３の行スキャンラインＹ０〜Ｙ１５に出力
する。その後、マトリックス回路３の列スキャンライン
Ｘ０〜Ｘ７に対するデータがマルチプレクサ４の入力端
子０〜７に入力され、マルチプレクサ４の出力Ｑ０〜Ｑ
２はマイクロプロセッサ１のデータ入力ポートＤ０〜Ｄ
２に入力されキーボードをスキャンしている。
【０００３】従って、従来はキーボードからキースキャ
ンをするためにデマルチプレクサ及びデータバッファ等
の付加回路が必要であり、またポートを直接に駆動させ
てキーをチェックすることになり、二つキー以上押す時
ポートが回路的に短落されることを防止するためにダイ
オードの付加的な回路が必要になる問題点があった。
ンをするためにデマルチプレクサ及びデータバッファ等
の付加回路が必要であり、またポートを直接に駆動させ
てキーをチェックすることになり、二つキー以上押す時
ポートが回路的に短落されることを防止するためにダイ
オードの付加的な回路が必要になる問題点があった。
【０００４】
【発明が解決しようとする課題】従って、本発明は前述
した問題点を解決するために案出したもので、双方向ポ
ートを使うマイクロコンピュータ等により容易にキーを
処理するキースキャン回路及びその方法を提供すること
によりキースキャン時別途の回路短落防止用のダイオー
ドが不必要になり、簡単な回路の構成によりキーチェッ
クまたは自動にシステムをオンさせる機能を実現するこ
とを目的とする。
した問題点を解決するために案出したもので、双方向ポ
ートを使うマイクロコンピュータ等により容易にキーを
処理するキースキャン回路及びその方法を提供すること
によりキースキャン時別途の回路短落防止用のダイオー
ドが不必要になり、簡単な回路の構成によりキーチェッ
クまたは自動にシステムをオンさせる機能を実現するこ
とを目的とする。
【０００５】
【課題を解決するための手段】前述した目的を達成する
ために、本発明はｍ×ｎキーマトリックス回路を有する
キーパッドと前記キーパッドからのキーイング動作を認
識するマイクロコンピュータよりなるマイクロコンピュ
ータシステムのキースキャン回路において、前記マイク
ロコンピュータ内に前記キーパッドからのｍ個の行信号
を行スキャンラインを通じて直接に受け入れる第１ポー
トと、前記第１ポートに入力されるｍ個の行信号の論理
値とその時まで第１メモリに貯蔵された論理値との論理
積された値を貯蔵する第１メモリと、前記マイクロコン
ピュータ内に前記キーパッドからのｎ個の列信号を列ス
キャンラインを通じて直接に受け入れる第２ポートキと
、前記第２ポートのｎ個の各ビットが入力用または出力
用で使われるようセッティングさせる方向設定レジスタ
と、前記第２ポートに入力されたｎ個の列信号の論理値
と前記方向設定レジスタの論理値の論理和された値を貯
蔵する第２メモリと、前記ｍ×ｎキーマトリックス回路
に基準論理信号値を供給するプルアップレジスタ部を含
むことを特徴とする。
ために、本発明はｍ×ｎキーマトリックス回路を有する
キーパッドと前記キーパッドからのキーイング動作を認
識するマイクロコンピュータよりなるマイクロコンピュ
ータシステムのキースキャン回路において、前記マイク
ロコンピュータ内に前記キーパッドからのｍ個の行信号
を行スキャンラインを通じて直接に受け入れる第１ポー
トと、前記第１ポートに入力されるｍ個の行信号の論理
値とその時まで第１メモリに貯蔵された論理値との論理
積された値を貯蔵する第１メモリと、前記マイクロコン
ピュータ内に前記キーパッドからのｎ個の列信号を列ス
キャンラインを通じて直接に受け入れる第２ポートキと
、前記第２ポートのｎ個の各ビットが入力用または出力
用で使われるようセッティングさせる方向設定レジスタ
と、前記第２ポートに入力されたｎ個の列信号の論理値
と前記方向設定レジスタの論理値の論理和された値を貯
蔵する第２メモリと、前記ｍ×ｎキーマトリックス回路
に基準論理信号値を供給するプルアップレジスタ部を含
むことを特徴とする。
【０００６】また、本発明は前述した目的を達成するた
めに、ｍ×ｎキーマトリックス回路を有するキーパッド
と、ｍ×ｎの行信号及び列信号を処理するための第１ポ
ート及び第２ポートと、前記第１及び第２ポートに対応
する論理値を貯蔵するｍビット第１メモリ及びｎビット
第２メモリと、前記第２ポートに対応してそのポートの
各ビットに入出力用途を指定する方向設定レジスタを含
むマイクロコンピュータシステムのキースキャン方法に
おいて、前記第１ポートを入力モードにし、前記第２ポ
ート、前記第１及び第２メモリと、前記方向設定レジス
タに所定の論理値を設定することにより前記マイクロコ
ンピュータシステムを初期化する過程と、前記ｍ×ｎキ
ーマトリックス回路を有するキーパッドのうちいずれか
キーが押された時前記方向設定レジスタの各ビット別に
スキャンする過程と、前記方向設定レジスタのキャリビ
ットが１になる時まで前記スキャニング過程を繰り返す
ことにより前記ｍビット第１メモリの現在論理値と第１
ポートの現在論理値を論理積してその値を第１メモリに
貯蔵し、ｎビット第２メモリの現在論理値と方向設定レ
ジスタの現在論理値を論理和してその値を第２メモリに
貯蔵する過程と、前記第１メモリの各ビットに貯蔵され
ている現在論理値の０の個数が１より大きいか否かを判
断したりまたは前記第２メモリの各ビットに貯蔵されて
いる現在論理値の１の個数が１より大きいか否かを判断
する過程と、前記個数判断結果、いずれか一方でも１よ
り大きければ複数のキーが押されたことをチェックした
後エラー処理し作業終了段階に進む過程と、その個数が
１より大きくなければ所定の計算式により押されたキー
の確定されたキー値を計算してキー処理する過程を含む
ことを特徴とする。
めに、ｍ×ｎキーマトリックス回路を有するキーパッド
と、ｍ×ｎの行信号及び列信号を処理するための第１ポ
ート及び第２ポートと、前記第１及び第２ポートに対応
する論理値を貯蔵するｍビット第１メモリ及びｎビット
第２メモリと、前記第２ポートに対応してそのポートの
各ビットに入出力用途を指定する方向設定レジスタを含
むマイクロコンピュータシステムのキースキャン方法に
おいて、前記第１ポートを入力モードにし、前記第２ポ
ート、前記第１及び第２メモリと、前記方向設定レジス
タに所定の論理値を設定することにより前記マイクロコ
ンピュータシステムを初期化する過程と、前記ｍ×ｎキ
ーマトリックス回路を有するキーパッドのうちいずれか
キーが押された時前記方向設定レジスタの各ビット別に
スキャンする過程と、前記方向設定レジスタのキャリビ
ットが１になる時まで前記スキャニング過程を繰り返す
ことにより前記ｍビット第１メモリの現在論理値と第１
ポートの現在論理値を論理積してその値を第１メモリに
貯蔵し、ｎビット第２メモリの現在論理値と方向設定レ
ジスタの現在論理値を論理和してその値を第２メモリに
貯蔵する過程と、前記第１メモリの各ビットに貯蔵され
ている現在論理値の０の個数が１より大きいか否かを判
断したりまたは前記第２メモリの各ビットに貯蔵されて
いる現在論理値の１の個数が１より大きいか否かを判断
する過程と、前記個数判断結果、いずれか一方でも１よ
り大きければ複数のキーが押されたことをチェックした
後エラー処理し作業終了段階に進む過程と、その個数が
１より大きくなければ所定の計算式により押されたキー
の確定されたキー値を計算してキー処理する過程を含む
ことを特徴とする。
【０００７】
【作用】本発明は簡単に双方向ポートのＤＤＲ（データ
ディレクションレジスタ）またはオープンコレクタタイ
プのトランジスタ等の論理値を適切に設定する。
ディレクションレジスタ）またはオープンコレクタタイ
プのトランジスタ等の論理値を適切に設定する。
【０００８】
【実施例】以下、添付図面に基づいて本発明の好適な一
実施例を詳細に説明する。
実施例を詳細に説明する。
【０００９】図２は本発明によるマイクロコンピュータ
システムのキースキャン回路を示した概略回路図である
。
システムのキースキャン回路を示した概略回路図である
。
【００１０】図２によれば、本発明によるマイクロコン
ピュータシステムのキースキャン回路は従来のように付
加的なデマルチプレクサ等の回路を接続せずｍ×ｎキー
マトリックス回路を有するキーパッド２０を行スキャン
ライン５０及び列スキャンライン４０を通じてマイクロ
コンピュータ１０に直接に連結している。ただし、本発
明の好適な一実施例においてはｍ×ｎキーマトリックス
回路を４×４キーマトリックス、即ち０からＦまでの１
６個のキーで構成したキーマトリックス回路を有するキ
ーパッド２０に限って説明することとする。
ピュータシステムのキースキャン回路は従来のように付
加的なデマルチプレクサ等の回路を接続せずｍ×ｎキー
マトリックス回路を有するキーパッド２０を行スキャン
ライン５０及び列スキャンライン４０を通じてマイクロ
コンピュータ１０に直接に連結している。ただし、本発
明の好適な一実施例においてはｍ×ｎキーマトリックス
回路を４×４キーマトリックス、即ち０からＦまでの１
６個のキーで構成したキーマトリックス回路を有するキ
ーパッド２０に限って説明することとする。
【００１１】前記マイクロコンピュータ１０には前記キ
ーパッド２０からいずれか一つキーが押されれば４ビッ
トの行信号を行スキャンラインを通じて受け入れる４ビ
ットｂ０〜ｂ３の第１ポートＰＡと、前記第１ポートＰ
Ａに入力される４ビットの行信号の論理値とその時まで
第１メモリに貯蔵された論理値との論理積された値を貯
蔵する第１メモリＭＡと、前記キーパッド２０からの４
ビットの列信号を列スキャンラインを通じて出力する４
ビットｂ０〜ｂ３の第２ポートＰＢと、前記第２ポート
の各ビットが入力用で使用されるかそれとも出力用で使
用されるかを設定する方向設定レジスタＤＤＲ及び前記
第２ポートＰＢに入力された４ビットの列信号の論理値
と前記方向設定レジスタＤＤＲの各ビットの論理値の論
理和した値を貯蔵する第２メモリＭＢを含んでいる。キ
ーパッド２０に基準論理信号値を供給するプルアップレ
ジスタ部３０がキーパッド２０及びアンドゲート６０に
接続されている。アンドゲート６０はキーパッド２０か
ら出力される信号の論理積を提供しており、その論理積
された制御信号は前記マイクロシステムの自動オンオフ
機能を具現したり、またはキーチェック信号を供給する
ための制御信号として使用し得る。
ーパッド２０からいずれか一つキーが押されれば４ビッ
トの行信号を行スキャンラインを通じて受け入れる４ビ
ットｂ０〜ｂ３の第１ポートＰＡと、前記第１ポートＰ
Ａに入力される４ビットの行信号の論理値とその時まで
第１メモリに貯蔵された論理値との論理積された値を貯
蔵する第１メモリＭＡと、前記キーパッド２０からの４
ビットの列信号を列スキャンラインを通じて出力する４
ビットｂ０〜ｂ３の第２ポートＰＢと、前記第２ポート
の各ビットが入力用で使用されるかそれとも出力用で使
用されるかを設定する方向設定レジスタＤＤＲ及び前記
第２ポートＰＢに入力された４ビットの列信号の論理値
と前記方向設定レジスタＤＤＲの各ビットの論理値の論
理和した値を貯蔵する第２メモリＭＢを含んでいる。キ
ーパッド２０に基準論理信号値を供給するプルアップレ
ジスタ部３０がキーパッド２０及びアンドゲート６０に
接続されている。アンドゲート６０はキーパッド２０か
ら出力される信号の論理積を提供しており、その論理積
された制御信号は前記マイクロシステムの自動オンオフ
機能を具現したり、またはキーチェック信号を供給する
ための制御信号として使用し得る。
【００１２】本発明による前記キースキャン回路の動作
を本発明によるマイクロコンピュータシステムのキース
キャン方法を示した図３のフローチャートに基づいて詳
細に説明する。
を本発明によるマイクロコンピュータシステムのキース
キャン方法を示した図３のフローチャートに基づいて詳
細に説明する。
【００１３】図３によれば、本発明によるマイクロコン
ピュータシステムのキースキャン方法はキーパッド２０
上のキーの押しをチェックするために所定のパラメータ
を初期化している。これはＳ６０１段階で第１ポートＰ
Ａを入力モードにし、第２ポートＰＢ及び第１及び第２
メモリＭＡ，ＭＢと方向設定レジスタＤＤＲの各ビット
に所定の論理値‘００００’，‘１１１１’，‘０００
０’及び‘１１１１’を設定することにより行われる。
ピュータシステムのキースキャン方法はキーパッド２０
上のキーの押しをチェックするために所定のパラメータ
を初期化している。これはＳ６０１段階で第１ポートＰ
Ａを入力モードにし、第２ポートＰＢ及び第１及び第２
メモリＭＡ，ＭＢと方向設定レジスタＤＤＲの各ビット
に所定の論理値‘００００’，‘１１１１’，‘０００
０’及び‘１１１１’を設定することにより行われる。
【００１４】ここで、双方向ポートＰＢの各ビットは方
向設定レジスタＤＤＲの対応ビット値が‘１’の時出力
モードとして指定され、双方向ポートＰＢの各ビットは
方向設定レジスタＤＤＲの対応ビット値が‘０’の時入
力モードとして指定される。Ｓ６０２段階はユーザーの
機能を示す。ユーザーがＳ６０２段階でひとつ以上のキ
ーを押せば、プログラムをいずれかキーが押されたかを
チェックするめたにＳ６０３段階に進む。Ｓ６０３段階
で、方向設定レジスタＤＤＲは‘０００１’にセットさ
れ一番目列からキーをチェックし始める。この特定動作
は第２ポートＰＢのｂ３，ｂ２及びｂ１が入力モードで
あり、ｂ０は出力モードであることを意味する。その例
でいずれかキーが押されればそのキーはＳ６０４段階で
探され、ここで第１ポートＰＡはプルアップレジスタ部
３０に対応する値‘１１１１’に対してチェックされる
。もしＰＡが‘１１１１’と一致すれば入力ポートのい
ずれもローにならないのでいずれのキーもその列で押さ
れていないことを判断することになる。次いで、プログ
ラムはＳ６０６段階に進み、ここで方向設定レジスタＤ
ＤＲはキャリビット値Ｃをクリアし、図４に示したよう
に次の列をチェックするために左側移動循環ＲＳＬ機能
を行う。
向設定レジスタＤＤＲの対応ビット値が‘１’の時出力
モードとして指定され、双方向ポートＰＢの各ビットは
方向設定レジスタＤＤＲの対応ビット値が‘０’の時入
力モードとして指定される。Ｓ６０２段階はユーザーの
機能を示す。ユーザーがＳ６０２段階でひとつ以上のキ
ーを押せば、プログラムをいずれかキーが押されたかを
チェックするめたにＳ６０３段階に進む。Ｓ６０３段階
で、方向設定レジスタＤＤＲは‘０００１’にセットさ
れ一番目列からキーをチェックし始める。この特定動作
は第２ポートＰＢのｂ３，ｂ２及びｂ１が入力モードで
あり、ｂ０は出力モードであることを意味する。その例
でいずれかキーが押されればそのキーはＳ６０４段階で
探され、ここで第１ポートＰＡはプルアップレジスタ部
３０に対応する値‘１１１１’に対してチェックされる
。もしＰＡが‘１１１１’と一致すれば入力ポートのい
ずれもローにならないのでいずれのキーもその列で押さ
れていないことを判断することになる。次いで、プログ
ラムはＳ６０６段階に進み、ここで方向設定レジスタＤ
ＤＲはキャリビット値Ｃをクリアし、図４に示したよう
に次の列をチェックするために左側移動循環ＲＳＬ機能
を行う。
【００１５】一方、Ｓ６０４段階でＰＡが‘１１１１’
以外のものであれば判断過程においては少なくとも一つ
のキーがＳ６０２段階で押されたことを判断し、マイク
ロプロセッサ１０が２個の論理機能を行うＳ６０５段階
に進む。一番目、第１メモリＭＡの現在値を第１ポート
ＰＡの論理値にかけてＭＡに貯蔵し、二番目、第２メモ
リＭＢの現在値を方向設定レジスタＤＤＲの論理値と加
えてＭＢに貯蔵する。Ｓ６０５段階後、キャリビットは
クリアされ、ＲＳＬ機能はＳ６０６段階で方向設定レジ
スタＤＤＲにより行われる。
以外のものであれば判断過程においては少なくとも一つ
のキーがＳ６０２段階で押されたことを判断し、マイク
ロプロセッサ１０が２個の論理機能を行うＳ６０５段階
に進む。一番目、第１メモリＭＡの現在値を第１ポート
ＰＡの論理値にかけてＭＡに貯蔵し、二番目、第２メモ
リＭＢの現在値を方向設定レジスタＤＤＲの論理値と加
えてＭＢに貯蔵する。Ｓ６０５段階後、キャリビットは
クリアされ、ＲＳＬ機能はＳ６０６段階で方向設定レジ
スタＤＤＲにより行われる。
【００１６】Ｓ６０７段階ではキャリビット値Ｃが‘１
’であるかをチェックする。Ｓ６０３段階で‘０００１
’にセットされた方向設定レジスタＤＤＲは４回のＲＳ
Ｌ機能を完了し総ての列はスキャニングになる。Ｓ６０
４段階、Ｓ６０５段階及びＳ６０６段階はＣ＝１になる
時まで繰り返される。
’であるかをチェックする。Ｓ６０３段階で‘０００１
’にセットされた方向設定レジスタＤＤＲは４回のＲＳ
Ｌ機能を完了し総ての列はスキャニングになる。Ｓ６０
４段階、Ｓ６０５段階及びＳ６０６段階はＣ＝１になる
時まで繰り返される。
【００１７】キースキャニング後、もしもＳ６０８段階
及びＳ６０９段階があれば何個のキーが押されたかを判
断する。もしＳ６０７段階でＣ＝１とすれば、第２メモ
リＭＢがＳ６０８段階で‘００００’にセットされたか
を判断する。Ｓ６０８段階でＭＢ＝００００とすれば、
どのキーも押されていないことを検出し動作は完了する
。しかし、Ｓ６０８段階でＭＢ≠００００とすればＳ６
０９段階に進み、二重キーエラーが起こったかを判断す
る。一つ以上の論理“０”が第１メモリＭＡにおるか、
一つ以上の論理“１”が第２メモリＭＢに存するとＳ６
０９段階は多数のキーが押されたことを判断し、次のＳ
６１０段階に進んでエラー処理を行い作業を終了する。
及びＳ６０９段階があれば何個のキーが押されたかを判
断する。もしＳ６０７段階でＣ＝１とすれば、第２メモ
リＭＢがＳ６０８段階で‘００００’にセットされたか
を判断する。Ｓ６０８段階でＭＢ＝００００とすれば、
どのキーも押されていないことを検出し動作は完了する
。しかし、Ｓ６０８段階でＭＢ≠００００とすればＳ６
０９段階に進み、二重キーエラーが起こったかを判断す
る。一つ以上の論理“０”が第１メモリＭＡにおるか、
一つ以上の論理“１”が第２メモリＭＢに存するとＳ６
０９段階は多数のキーが押されたことを判断し、次のＳ
６１０段階に進んでエラー処理を行い作業を終了する。
【００１８】一方、前記Ｓ６０９段階でＭＡの０の個数
またはＭＢの１の個数が１であれば、Ｓ６１１段階では
所定の計算式４ｍ＋ｎ＝ＭＶによりキー値を確定する。 これはキー入力処理をした後（Ｓ６１２段階）作業を終
了させる。
またはＭＢの１の個数が１であれば、Ｓ６１１段階では
所定の計算式４ｍ＋ｎ＝ＭＶによりキー値を確定する。 これはキー入力処理をした後（Ｓ６１２段階）作業を終
了させる。
【００１９】前記計算式でＭＶはキー値であり、ｍは第
１メモリＭＡのｍ番目ビット値が論理‘０’の時のｍ値
であり、ｎは第２メモリＭＢのｎ番目ビット値が論理‘
１’の時のｎ値を示す。例えば、Ｓ６０２段階でキーパ
ッドのマトリックスの９番キーが押された場合は第１ポ
ートＰＡには‘１０１１’が入力される。このようにし
て‘１１１１’の値（Ｓ６０１段階でセットされた初期
化値ＭＡと‘１０１１’の値（現在維持されたＰＡの入
力値）と論理積を取ってその論理積‘１０１１’が第１
メモリＭＡに貯蔵される。
１メモリＭＡのｍ番目ビット値が論理‘０’の時のｍ値
であり、ｎは第２メモリＭＢのｎ番目ビット値が論理‘
１’の時のｎ値を示す。例えば、Ｓ６０２段階でキーパ
ッドのマトリックスの９番キーが押された場合は第１ポ
ートＰＡには‘１０１１’が入力される。このようにし
て‘１１１１’の値（Ｓ６０１段階でセットされた初期
化値ＭＡと‘１０１１’の値（現在維持されたＰＡの入
力値）と論理積を取ってその論理積‘１０１１’が第１
メモリＭＡに貯蔵される。
【００２０】また、‘００００’の値（Ｓ６０１段階で
セットされた初期化値ＭＢ）と、‘００１０’の値方向
設定レジスタＤＤＲの現在値との論理和を取って、その
論理和‘００１０’が第２メモリＭＢに貯蔵される。従
って、ｍ＝２（ｂ２），ｎ＝１（ｂ１）になりＭＶ＝９
が得られ、マトリックスで９番目キーが押されたことを
処理することになる。
セットされた初期化値ＭＢ）と、‘００１０’の値方向
設定レジスタＤＤＲの現在値との論理和を取って、その
論理和‘００１０’が第２メモリＭＢに貯蔵される。従
って、ｍ＝２（ｂ２），ｎ＝１（ｂ１）になりＭＶ＝９
が得られ、マトリックスで９番目キーが押されたことを
処理することになる。
【００２１】言い換えれば、前記Ｓ６０３段階ないしＳ
６０７段階ではキーをスキャンして第１メモリＭＡ及び
第２メモリＭＢの各ビットにはそのキーの行列信号値の
行信号及び列信号の論理値を貯蔵することになる。また
、Ｓ６０３段階で方向設定レジスタＤＤＲに‘０００１
’を設定する理由はキーパッド２０の一番目列からスキ
ャンするためのことで、双方向第２ポートＰＢのビット
ｂ３ないしｂ１を入力モードで指定することにより２個
以上のキーが同時に押される場合回路的なショート（短
路）を防止するためである。
６０７段階ではキーをスキャンして第１メモリＭＡ及び
第２メモリＭＢの各ビットにはそのキーの行列信号値の
行信号及び列信号の論理値を貯蔵することになる。また
、Ｓ６０３段階で方向設定レジスタＤＤＲに‘０００１
’を設定する理由はキーパッド２０の一番目列からスキ
ャンするためのことで、双方向第２ポートＰＢのビット
ｂ３ないしｂ１を入力モードで指定することにより２個
以上のキーが同時に押される場合回路的なショート（短
路）を防止するためである。
【００２２】Ｓ６０４段階では各列のキー押しをチェッ
クし、Ｓ６０５段階では前記各メモリＭＡ，ＭＢに押さ
れたキー位置を示す信号を貯蔵する。前記Ｓ６０６段階
では次の列をチェックするために方向設定レジスタＤＤ
Ｒの値をシフトさせ、Ｓ６０７段階でキャリ発生与否を
チェックしてスキャン完了与否を判断する。
クし、Ｓ６０５段階では前記各メモリＭＡ，ＭＢに押さ
れたキー位置を示す信号を貯蔵する。前記Ｓ６０６段階
では次の列をチェックするために方向設定レジスタＤＤ
Ｒの値をシフトさせ、Ｓ６０７段階でキャリ発生与否を
チェックしてスキャン完了与否を判断する。
【００２３】Ｓ６０８段階では第２メモリＭＢの値が変
わられなければ、どのキーも押されていないことをチェ
ックし、Ｓ６０９段階では第１メモリＭＡまたは第２メ
モリＭＢのビット値が変わった場合、２キー以上が押さ
れたかを判別する。この時２キー以上押されたと判断さ
れればＳ６１０段階でエラーまたは二重キー処理をし、
１キーのみが押されたと判断されれば即ち入力された有
効キーが１キーと判断されればＳ６１１段階でどのキー
が押されたかを算出する。
わられなければ、どのキーも押されていないことをチェ
ックし、Ｓ６０９段階では第１メモリＭＡまたは第２メ
モリＭＢのビット値が変わった場合、２キー以上が押さ
れたかを判別する。この時２キー以上押されたと判断さ
れればＳ６１０段階でエラーまたは二重キー処理をし、
１キーのみが押されたと判断されれば即ち入力された有
効キーが１キーと判断されればＳ６１１段階でどのキー
が押されたかを算出する。
【００２４】ここで、どのキーが押されたかを算出する
方法は第１メモリＭＡ及び第２メモリＭＢに貯蔵された
ビット値から算出されることができる。即ち図２を例と
する時ビット値は０→４→８→Ｃの順に変わる。これは
４の倍数に変わるビット値を示し、構成を単純にする。 第２ポートＰＢのビット０ｂ０列で第１メモリＭＡのビ
ット０ｂ０が変わると前記ＭＶ＝４ｍ＋ｎの式に従って
キー値は‘０’値と確定される。もし前記のように同一
ビット列で第１メモリＭＡのビット１ｂ１が変わったら
、キー値は‘４’と確定される。同一の方向でＭＡのビ
ット２ｂ２とＭＢのビット１ｂ１が変わった場合、前記
計算式にｍ＝２、ｎ＝１を代入すると４×２＋１、即ち
９番キーを押すことがわかる。
方法は第１メモリＭＡ及び第２メモリＭＢに貯蔵された
ビット値から算出されることができる。即ち図２を例と
する時ビット値は０→４→８→Ｃの順に変わる。これは
４の倍数に変わるビット値を示し、構成を単純にする。 第２ポートＰＢのビット０ｂ０列で第１メモリＭＡのビ
ット０ｂ０が変わると前記ＭＶ＝４ｍ＋ｎの式に従って
キー値は‘０’値と確定される。もし前記のように同一
ビット列で第１メモリＭＡのビット１ｂ１が変わったら
、キー値は‘４’と確定される。同一の方向でＭＡのビ
ット２ｂ２とＭＢのビット１ｂ１が変わった場合、前記
計算式にｍ＝２、ｎ＝１を代入すると４×２＋１、即ち
９番キーを押すことがわかる。
【００２５】本発明によるマイクロコンピュータシステ
ムのキースキャン回路の他の実施例が図５Ａ及び図５Ｂ
に示した。この実施例はそれぞれマイクロコンピュータ
の第２ポートＰＢと等しい双方向ポートを使う代わり列
スキャンラインに沿って設置したオープンコレクタタイ
プ又はオープンドレインタイプのトランジスタを使用す
ることにより双方向ポートと同一の効果が得られる。こ
れに対する動作説明としてはインバータの入力端に“ハ
イ”が入力されればトランジスタのコレクタはオープン
され、“ロー”が入力されればトランジスタのコレクタ
にはロー信号が入力され、双方向ポートの場合と同じく
方向設定レジスタの値を適切に設定することにより回路
的にショートが防止出来る。
ムのキースキャン回路の他の実施例が図５Ａ及び図５Ｂ
に示した。この実施例はそれぞれマイクロコンピュータ
の第２ポートＰＢと等しい双方向ポートを使う代わり列
スキャンラインに沿って設置したオープンコレクタタイ
プ又はオープンドレインタイプのトランジスタを使用す
ることにより双方向ポートと同一の効果が得られる。こ
れに対する動作説明としてはインバータの入力端に“ハ
イ”が入力されればトランジスタのコレクタはオープン
され、“ロー”が入力されればトランジスタのコレクタ
にはロー信号が入力され、双方向ポートの場合と同じく
方向設定レジスタの値を適切に設定することにより回路
的にショートが防止出来る。
【００２６】また、図２に示したように、本発明の各実
施例のマイクロコンピュータシステムのキースキャン回
路の出力端にアンドゲートを付加することにより各ポー
トに供給される論理信号の論理積信号はキーを押すと自
動にシステムがオンされるようにする機能またはキー処
理する機能のための制御信号として使える。
施例のマイクロコンピュータシステムのキースキャン回
路の出力端にアンドゲートを付加することにより各ポー
トに供給される論理信号の論理積信号はキーを押すと自
動にシステムがオンされるようにする機能またはキー処
理する機能のための制御信号として使える。
【００２７】
【発明の効果】以上述べたように、本発明によるマイク
ロコンピュータシステムのキースキャン回路及びその方
法は簡単な双方向ポートのＤＤＲまたはオープンコレク
タタイプのトランジスタ等の論理値を適切に設定するこ
とにより、２個以上のキーを押す場合発生する回路短落
が防止できるのみならず、過度な回路構成を除去するこ
とができる。
ロコンピュータシステムのキースキャン回路及びその方
法は簡単な双方向ポートのＤＤＲまたはオープンコレク
タタイプのトランジスタ等の論理値を適切に設定するこ
とにより、２個以上のキーを押す場合発生する回路短落
が防止できるのみならず、過度な回路構成を除去するこ
とができる。
【図１】従来のキースキャン回路を示した概略回路図で
ある。
ある。
【図２】本発明によるキースキャン回路の好適な一実施
例を示した概略回路図である。
例を示した概略回路図である。
【図３】図２に示したキースキャン回路のキースキャン
方法を示したフローチャートである。
方法を示したフローチャートである。
【図４】図２に示した方向設定レジスタの左側移動循環
作用を示す概略図である。
作用を示す概略図である。
【図５】本発明によるマイクロコンピュータシステムの
キースキャン回路に適用される双方向ポートの他の実施
例の概略回路図である。
キースキャン回路に適用される双方向ポートの他の実施
例の概略回路図である。
【図６】図５の実施例の変形例の回路図である。
１０ マイクロコンピュータ
２０ キーパッド
３０ プルアップレジスタ
４０ 列スキャンライン
５０ 行スキャンライン
６０ アンドゲート
ＰＡ，ＰＢ 第１及び第２ポート
ＭＡ，ＭＢ 第１及び第２メモリ
ＤＤＲ 方向設定レジスタ
Claims (10)
- 【請求項１】 ｍ×ｎキーマトリックス回路を有する
キーパッドと前記キーパッドからのキーイング動作を認
識するマイクロコンピュータよりなるマイクロコンピュ
ータシステムのキースキャン回路において、前記マイク
ロコンピュータ内に前記キーパッドからのｍ個の行信号
を行スキャンラインを通じて直接に受け入れる第１ポー
トと、前記第１ポートに入力されるｍ個の行信号の論理
値とその時まで第１メモリに貯蔵された論理値との論理
積された値を貯蔵する第１メモリと、前記マイクロコン
ピュータ内に前記キーパッドからのｎ個の列信号を列ス
キャンラインを通じて直接に受け入れる第２ポートと、
前記第２ポートのｎ個の各ビットが入力用または出力用
より使われるようセッティングさせる方向設定レジスタ
と、前記第２ポートに入力されたｎ個の列信号の論理値
と前記方向設定レジスタの論理値の論理和された値を貯
蔵する第２メモリと、前記ｍ×ｎキーマトリックス回路
に基準論理信号値を供給するプルアップレジスタ部を含
むことを特徴とするマイクロコンピュータシステムのキ
ースキャン回路。 - 【請求項２】 前記キーパッド内のキーマトリックス
回路は各行の一番目列のキー値が４の倍数に増加する関
係を有することを特徴とする請求項１項記載のマイクロ
コンピュータシステムのキースキャン回路。 - 【請求項３】 前記ｍ×ｎキーマトリックス回路は４
×４キーマトリックス回路より構成することを特徴とす
る請求項１項記載のマイクロコンピュータシステムのキ
ースキャン回路。 - 【請求項４】 前記キーマトリックス回路の他出力端
にアンドゲートをさらに含むことを特徴とする請求項１
項記載のマイクロコンピュータシステムのキースキャン
回路。 - 【請求項５】 前記第２ポートはオープンコレクタタ
イプのバイポーラトランジスタより構成されることを特
徴とする請求項１項記載のマイクロコンピュータシステ
ムのキースキャン回路。 - 【請求項６】 前記第２ポートはオープンドレインタ
イプのＭＯＳトランジスタより構成されることを特徴と
する請求項１項記載のマイクロコンピュータシステムの
キースキャン回路。 - 【請求項７】 ｍ×ｎキーマトリックス回路を有する
キーパッドと、ｍ×ｎの行信号及び列信号を処理するた
めの第１ポート及び第２ポートと、前記第１及び第２ポ
ートに対応する論理値を貯蔵するｍビット第１メモリ及
びｎビット第２メモリと、前記第２ポートに対応してそ
のポートの各ビットに入出力用途を指定する方向設定レ
ジスタを含むマイクロコンピュータシステムのキースキ
ャン方法において、前記第１ポートを入力モードにし、
前記第２ポート、前記第１及び第２メモリと、前記方向
設定レジスタに所定の論理値を設定することにより前記
マイクロコンピュータシステムを初期化する過程と、前
記ｍ×ｎキーマトリックス回路を有するキーパッドのう
ちいずれかキーが押された時前記方向設定レジスタの各
ビット別にスキャンする過程と、前記方向設定レジスタ
のキャリビットが１になる時まで前記スキャニング過程
を繰り返すことにより前記ｍビット第１メモリの現在論
理値と第１ポート現在論理値を論理積してその値を第１
メモリに貯蔵し、ｎビット第２メモリの現在論理値と方
向設定レジスタの現在論理値を論理和してその値を第２
メモリに貯蔵する過程と、前記第１メモリに貯蔵されて
いる現在論理値の０の個数が１より大きいか否かを判断
したりまたは前記第２メモリに貯蔵されている現在論理
値の１の個数が１より大きいか否かを判断する過程と、
前記個数判断結果、いずれか一方でも１より大きければ
複数のキーが押されたことをチェックした後エラー処理
し作業終了段階に進み、その個数が１より大きくなけれ
ば所定の計算式により算出されたキー値でキー処理する
過程を含むことを特徴とするマイクロコンピュータシス
テムのキースキャン方法。 - 【請求項８】 前記初期化過程は前記第１ポートを入
力専用として指定する過程と、前記第２ポートを出力専
用として指定する過程を含むことを特徴とする請求項７
項記載のマイクロコンピュータシステムのキースキャン
方法。 - 【請求項９】 前記キー処理過程において次の計算式
：４ｍ＋ｎ＝ＭＶ （ここで、ｍは第１メモリのｍ番目ビット値が‘０’の
時のｍ値であり、ｎは第２メモリのｎ番目ビット値が‘
１’の時のｍ値であり、ＭＶはキー値を示す）によりキ
ー値を算出する段階を含むことを特徴とする請求項７項
記載のマイクロコンピュータシステムのキースキャン方
法。 - 【請求項１０】 ｍ×ｎキーマトリックス回路を有す
るキーパッドと、ｍ×ｎの行信号を処理するための第１
ポート及び第２ポートと、前記第１及び第２ポートに対
応して論理値を貯蔵するｍビット第１メモリ及びｎビッ
ト第２メモリと、前記第２ポートに対応してそのポート
の各ビットに入出力用途を指定する方向設定レジスタを
含むマイクロコンピュータシステムのキースキャン方法
において、前記第１及び第２ポート、前記第１及び第２
メモリと、前記方向設定レジスタに所定の論理値を設定
することにより前記マイクロコンピュータシステムを初
期化する過程と、前記ｍ×ｎキーマトリックス回路を有
するキーパッドのうちいずれかキーが押された時前記方
向設定レジスタの各ビット別にスキャンする過程と、前
記第１ポートに入力された現在値が前記初期化段階で設
定された所定の論理値（プルアップ抵抗値）と同一であ
るかを判断して、同一の場合は方向設定レジスタのキャ
リビットをクリアし、第２ポートビット値を左側に１ビ
ットほどシフトさせ、同一でない場合はｍビット第１メ
モリの現在論理値と第１ポートの現在論理値とを論理積
してその値を第１メモリに貯蔵し、ｎビット第２メモリ
の現在論理値と方向設定レジスタの現在論理値を論理和
してその値を第２メモリに貯蔵した後キャリビットをク
リアし前記方向設定レジスタのビット値を１ビットほど
左側にシフトさせる過程をキャリビットが１になる時ま
で繰り返す過程と、前記キャリビットが１になれば、第
２メモリの現在論理値が前記初期化段階で設定された所
定の論理値と同一であるかを判断して、同一の場合は作
業終了段階を進み、同一でない場合は第１メモリに貯蔵
されている現在論理値の０の個数が１より大きいか否か
を判断したりまたは第２メモリに貯蔵されている現在論
理値の１の個数が１より大きいか否かを判断してその個
数が１より大きければ複数のキーが押されたかをチェッ
クした後エラー処理し作業終了段階に進み、その個数が
１より大きくなければ所定の計算式により確定されたキ
ー値を計算してキー処理する過程を含むことを特徴とす
るマイクロコンピュータシステムのキースキャン方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900017286A KR930005841B1 (ko) | 1990-10-27 | 1990-10-27 | 마이크로_콤퓨터시스템의 키스캔회로 및 그 방법 |
| KR17286/1990 | 1990-10-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04299722A true JPH04299722A (ja) | 1992-10-22 |
| JP2567167B2 JP2567167B2 (ja) | 1996-12-25 |
Family
ID=19305267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3273930A Expired - Fee Related JP2567167B2 (ja) | 1990-10-27 | 1991-10-22 | マイクロコンピュータシステムのキースキャン回路及びその方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5264845A (ja) |
| JP (1) | JP2567167B2 (ja) |
| KR (1) | KR930005841B1 (ja) |
| DE (1) | DE4135278A1 (ja) |
| GB (1) | GB2249205B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5621402A (en) * | 1993-07-21 | 1997-04-15 | Advanced Micro Devices, Inc. | Keypad scanner |
| US5486824A (en) * | 1994-10-05 | 1996-01-23 | Motorola, Inc. | Data processor with a hardware keyscan circuit, hardware keyscan circuit, and method therefor |
| US5552781A (en) * | 1994-10-31 | 1996-09-03 | Ford Motor Company | Fault tolerant method of decoding an electronic key system |
| US5554985A (en) * | 1995-06-14 | 1996-09-10 | United Microelectronics Corporation | Method for scanning keypad architecutre employing power source and ground of digital electronic devices |
| US6744386B2 (en) | 2000-06-02 | 2004-06-01 | Thomson Licensing, S.A. | Prevention of incompatible keyboard selections from being entered during power initialization |
| HUP0303866A3 (en) * | 2000-12-04 | 2008-03-28 | Nova Chem Inc | Foamed cellular particles of an expandable polymer composition |
| US7386882B2 (en) * | 2001-06-29 | 2008-06-10 | Hewlett-Packard Development Company, L.P. | Key pad decoder |
| US10037857B2 (en) * | 2012-09-19 | 2018-07-31 | Duckychannel International Co, Ltd. | Light emitting keyboard |
| TWI602085B (zh) * | 2015-12-14 | 2017-10-11 | 聯陽半導體股份有限公司 | 鍵盤裝置及其按鍵狀態的偵測方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5477534A (en) * | 1977-12-02 | 1979-06-21 | Matsushita Electric Ind Co Ltd | Digital input circuit |
| JPS6132127A (ja) * | 1984-07-24 | 1986-02-14 | Alps Electric Co Ltd | キーボードのキーコード出力装置 |
| US4833672A (en) * | 1986-03-10 | 1989-05-23 | Amp Incorporated | Multiplex system |
| US4906993A (en) * | 1988-04-04 | 1990-03-06 | John Fluke Mfg. Co., Inc. | Keyboard scanner apparatus and method |
| FR2641656B1 (fr) * | 1988-12-20 | 1991-08-02 | Bull Sa | Procede de brouillage de l'identification d'une touche d'un clavier non code, et circuit pour la mise en oeuvre du procede |
| US5059974A (en) * | 1989-02-02 | 1991-10-22 | Acer Incorporated | Method for determining phantom switch condition |
-
1990
- 1990-10-27 KR KR1019900017286A patent/KR930005841B1/ko not_active Expired - Fee Related
-
1991
- 1991-09-27 US US07/766,777 patent/US5264845A/en not_active Expired - Lifetime
- 1991-10-22 JP JP3273930A patent/JP2567167B2/ja not_active Expired - Fee Related
- 1991-10-25 DE DE4135278A patent/DE4135278A1/de active Granted
- 1991-10-25 GB GB9122714A patent/GB2249205B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005841B1 (ko) | 1993-06-25 |
| GB2249205A (en) | 1992-04-29 |
| GB9122714D0 (en) | 1991-12-11 |
| DE4135278A1 (de) | 1992-04-30 |
| KR920008613A (ko) | 1992-05-28 |
| JP2567167B2 (ja) | 1996-12-25 |
| DE4135278C2 (ja) | 1992-11-05 |
| US5264845A (en) | 1993-11-23 |
| GB2249205B (en) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707800A (en) | Adder/substractor for variable length numbers | |
| US4383304A (en) | Programmable bit shift circuit | |
| US5483478A (en) | Method and structure for reducing carry delay for a programmable carry chain | |
| JP3198379B2 (ja) | 最大値選択回路 | |
| US5262971A (en) | Bidirectional shifter | |
| US5220323A (en) | Keyboard apparatus having ghost key sensing function | |
| US4348737A (en) | Multiple-function programmable logic arrays | |
| JPH04299722A (ja) | マイクロコンピュータシステムのキースキャン回路及びその方法 | |
| US5027012A (en) | Programmable logic circuit using wired-or tristate gates | |
| US4796229A (en) | Writable logic array | |
| US3374468A (en) | Shift and rotate circuit for a data processor | |
| US5130940A (en) | Barrel shifter for data shifting | |
| US5511189A (en) | Data sorting apparatus capable of detecting completion of data sorting early and sorting method therefor | |
| US5165034A (en) | Logic circuit including input and output registers with data bypass and computation circuit with data pass | |
| US5465222A (en) | Barrel shifter or multiply/divide IC structure | |
| US4277836A (en) | Composite random access memory providing direct and auxiliary memory access | |
| US4773033A (en) | Binary data identification circuit | |
| EP0075623A1 (en) | Digital device with interconnect matrix | |
| JP3430231B2 (ja) | 論理セル及びこれを用いた半導体集積回路 | |
| EP0350966B1 (en) | Barrel shifter | |
| US4197587A (en) | Correction circuit for arithmetic operations with non-hexadecimal operands in hexadecimal arithmetic units | |
| US4771405A (en) | Hidden control bits in a control register | |
| US4086588A (en) | Signal generator | |
| EP0354534B1 (en) | Semiconductor logic circuit | |
| US4979147A (en) | Electronic device with key switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |